CN104851971A - 一种基于压电材料有源层的tft结构及其制备方法 - Google Patents
一种基于压电材料有源层的tft结构及其制备方法 Download PDFInfo
- Publication number
- CN104851971A CN104851971A CN201510281704.5A CN201510281704A CN104851971A CN 104851971 A CN104851971 A CN 104851971A CN 201510281704 A CN201510281704 A CN 201510281704A CN 104851971 A CN104851971 A CN 104851971A
- Authority
- CN
- China
- Prior art keywords
- piezoelectric
- active layer
- layer
- tft structure
- structure based
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种基于压电材料有源层的TFT结构及其制备方法,该TFT包括基板、栅极、绝缘层、有源层、源极和漏极,所述有源层是由添加有压电材料的氧化物或有机物制作而成。TFT器件采用添加有压电材料的氧化物或有机物作为有源层,由于压电材料的特性,施加栅极和漏极电压时,有源层中沟道会受到机械力而形变,增加了沟道层的载流子浓度,还提高载流子移动速度,综合起来都降低器件的阈值电压。基于压电材料的TFT结构更为精密且控制简单,可以降低阈值电压,提高迁移率,改善TFT性能。
Description
技术领域
本发明涉及一种基于压电材料有源层的TFT结构及其制备方法。
背景技术
近年来,TFT-LCD得到了迅速的发展。TFT-LCD即薄膜场效应晶体管液晶显示器,是有源矩阵类型显示器AM-LCD中的一种,可以主动对屏幕上的各个独立像素进行控制,实现无串扰的图像显示,可以大大提高反应时间。在液晶显示器中,是目前唯一在亮度、对比度、功耗、寿命、体积和重量等综合性能上全面赶超CRT的显示器件,性能优良,可大规模生产,自动化程度高,原材料成本低,已经成为新世纪的主流产品,吸引了越来越多人关注和研究。TFT-LCD的显示质量和整体性能在很大程度上取决于TFT的性能。
在研究如何改善薄膜晶体管性能的过程中,人们发现有源层的沟道厚度对TFT器件性能有很大的影响。通过理论分析与实验表明有源层厚度的减小,可以抑制亚阈特征参数S的增加,能够改善亚阈特性。适当减薄有源层厚度,将有利于关态电流的减小,但减薄超过一定的限度后,通态电流也会随着显著减小,对器件造成很坏的影响,因此有源层厚度的减薄是有一定限度的。有源层厚度的减小,阈值电压也减小,减小到一定程度后,阈值电压趋于稳定。另外,沟道的宽长比对TFT的电学性能也有影响。
以n型TFT为例,在漏源极加上正向电压(漏极接正,源极接负),引导电子从源极向漏极移动。当栅极施加零偏压,或栅极电压小于阈值电压时,沟道中感应电荷很少,基本不会有电流流过。当栅极电压大于等于阈值电压,并施加漏极电压,源极接地,沟道层中的载流子受到电场的作用,在有源层和绝缘层界面处积累,形成导电沟道。当栅极电压增大时,载流子浓度增大,载流子在沟道内会更容易漂移,从而载流子迁移率增大。
沟道长度反映了载流子在迁移过程中被界面隙态捕获的几率,沟道越长,载流子被捕获的几率越大;沟道宽度反映了载流子在迁移过程中不被界面隙态捕获的几率,沟道越宽,载流子不被捕获的几率越大。因此,沟道宽长比越大,载流子越容易漂移,阈值电压越小。导电沟道长度一般是源漏极的距离,虽然通过使导电沟道小于源漏极之间的距离,可以缩短了导电沟道的长度,从而提高TFT的导通电流和特性,但是由于刻蚀欧姆接触层来形成导电沟道,增加了工艺的复杂性。
发明内容
有鉴于此,本发明的目的是提供一种基于压电材料有源层的TFT结构及其制备方法。
为了实现上述目的,本发明采用以下一种技术方案:一种基于压电材料有源层的TFT结构,包括基板、栅极、绝缘层、压电材料有源层、源极和漏极,所述压电材料有源层是含有压电材料的半导体有源层。
优选的,所述压电材料有源层是由压电材料与半导体有源层进行混合而成的复合型有源层。
优选的,所述压电材料有源层包含由半导体材料制成的半导体有源层和由压电材料制成的压电层,所述半导体有源层的上表面和下表面中的至少一者设置有压电层。
优选的,所述压电材料包含压电陶瓷和压电聚合物中的至少一种,所述压电陶瓷包含BaTiO3、PbTiO3、Pb(TiZr)O3、Ba(TiSr)O3、改性PZT和改性BST中的任一种或多种的组合,所述压电聚合物包含PVDF和P(VDF-TrFE) 中的任一种或两种的组合。
优选的,所述复合型有源层的压电材料是由20%-80%的压电陶瓷和20%-80%的压电聚合物组成。
优选的,所述复合型有源层的厚度为0.01μm-50μm。
优选的,所述压电层的厚度为5nm-10μm,所述半导体有源层的厚度为0.01μm-50μm。
为了实现上述目的,本发明还采用以下一种技术方案:一种基于压电材料有源层的TFT结构的制备方法,包括以下步骤:
(1)清洗基板,并烘干;
(2)在基板上制作下电极;
(3)在制作好下电极的基板上制作绝缘层;
(4)采用压电材料和半导体材料在绝缘层上制作压电材料有源层;
(5)在压电材料有源层上制作保护层;
(6)在保护层上制作上电极。
优选的,所述压电材料有源层的制作方式包含原子层沉积、激光分子束外延、化学气相沉积、脉冲激光沉积、射频磁控溅射、喷墨打印和旋涂中的任一种或多种的组合。
优选的,所述压电材料的制备流程是配料、混合磨细、预烧、二次磨细、造粒、成型、排塑、烧结成瓷、外形加工、被电极、高压极化和老化测试。
与现有技术相比,本发明具有以下有益效果:该基于压电材料有源层的TFT结构更为精密且控制简单,可以减小关态电流,降低阈值电压,提高开态电流,从而提高器件性能。TFT器件采用压电材料和半导体材料制作压电材料有源层,由于压电材料的逆压电效应,施加栅极和漏极电压时,压电材料有源层中导电沟道会受到机械力而形变;选择不同的压电材料,通过调节电压,可以控制沟道厚度和宽长。施加适当的电压,减薄沟道厚度,有利于减小关态电流,降低阈值电压;减小沟道的长度,有利于提高器件的开态电流,有利于高分辨率的产品。由于工艺上对沟道的长宽控制很难,这里利用压电材料的特性,可以对沟道的宽长和厚度进行微调。
附图说明
图1为本发明实施例一的构造示意图。
图2为本发明实施例二的构造示意图。
图3为本发明实施例三的构造示意图。
图4为本发明实施例四的构造示意图。
图中标记:11、21、31、41-基板,12、22、32、42-栅极,13、23、33、43-绝缘层,14、24、34、44-压电材料有源层,241、341、441-半导体有源层,242、342-压电层,442-下压电层,443-上压电层,15、25、35、45-保护层,16、26、36、46-源极和漏极。
具体实施方式
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图,作详细说明如下。
实施例一:如图1所示,一种基于压电材料有源层的TFT结构,包括基板11、栅极12、绝缘层13、压电材料有源层14、保护层15、源极和漏极16,所述压电材料有源层14是含有压电材料的半导体有源层,具体是由压电材料与半导体有源层进行混合而成的复合型有源层。其中,所述栅极12制作于基板11上,所述绝缘层13均匀分布于基板11上,所述复合型有源层均匀分布在绝缘层13上,所述保护层15均匀分布在复合型有源层上,所述源极和漏极16分别分布在保护层15的两端。
在实施例一中,所述压电材料是一种能够将机械能和电能互相转换的功能材料,包含压电陶瓷和压电聚合物中的至少一种,如压电陶瓷中的BaTiO3、PbTiO3、Pb(TiZr)O3(即PZT)、Ba(TiSr)O3(即BST)、改性PZT、改性BST等,如压电聚合物中的PVDF、P(VDF-TrFE)等。所述压电材料的制造特点是在强直流电场下对铁电材料进行极化处理,使之具有压电效应;一般极化电场为3~5kV/mm,温度为100~150℃,时间是5~20min。所述压电材料的压电效应原理是如果对压电材料施加压力,会产生电位差,称之为正压电效应;反之施加电压,则产生机械应力,称为逆压电效应。所述压电材料的工艺流程如下:配料、混合磨细、预烧、二次磨细、造粒、成型、排塑、烧结成瓷、外形加工、被电极、高压极化和老化测试。所述压电材料电性强、介电常数高、可以加工成任意形状。
在实施例一中,所述复合型有源层的压电材料可以由20%-80%的压电陶瓷和20%-80%的压电聚合物组成,例如50%压电陶瓷和50%压电聚合物。所述绝缘层13厚度为50nm-200nm,所述复合型有源层的厚度为0.01μm-50μm,所述保护层15的厚度为20nm-200nm,所述源极和漏极16的厚度为10nm-1000nm,宽度为10μm-500μm,二者的间距为1μm-100μm。所述源极和漏极16的材质为Al、Cu、Cr、Sn、In、Zn、Ag、Au、Pt、Pd、Cd、Bi和Sb中的任一种金属或其氧化物或多种金属的合金。
在实施例一中,该基于压电材料有源层的TFT结构的制备方法,包括以下步骤:(1)清洗基板11,并烘干;(2)在基板11上制作栅极12(即下电极);(3)在制作好栅极12的基板11上制作绝缘层13;(4)在绝缘层13上采用压电材料和半导体材料进行混合制作复合型有源层;(5)在复合型有源层上制作保护层15;(6)在保护层15上制作源极和漏极16(即上电极)。具体操作如下:
步骤(1):基板11分别用丙酮和乙醇进行超声波清洗,除去上面的有机物和油迹,再用去离子水把残留在基板11上的丙酮和乙醇清洗干净,随后在干燥箱内烘干;该基板11可以是硅片、玻璃等。
步骤(2):衬底硅片可以作为TFT的栅极12,也可以在基板11上沉积栅极12,可采用喷墨打印、射频磁控溅射、化学气相沉积、电子束注入等方法。栅极12一般用ITO,也可以用金属、金属合金,如钼、钼合金或者铬、铬合金等材料。
步骤(3):在沉积好栅极12的基板11上沉积绝缘层13,可采用PECVD(等离子体化学气体沉积)、磁控溅射、喷墨打印等方法形成绝缘层13,以阻挡基板11中所含杂质进入到有源层14中,防止对TFT器件的阈值电压和漏电流等特性造成影响。
步骤(4):在绝缘层13上采用压电材料与半导体材料进行混合制作复合型有源层,可采用原子层沉积、激光分子束外延、化学气相沉积、脉冲激光沉积、射频磁控溅射、喷墨打印、旋涂等方法进行制作,压电材料如BaTiO3,可以用BaO和TiO2制备。
步骤(5):在复合型有源层上沉积保护层15。保护层15能防止沟道受到空气中的氧气和水的影响,必须绝缘,同时不能影响TFT的原有特性,使器件在使用时能够稳定、高效和延长寿命,有助于改善TFT的电学性能。
步骤(6):在保护层15上形成源极和漏极16,可采用真空蒸镀制备电极,使用掩膜版控制源漏电极的形状。源漏电极可以用金属Al、Cu、Cr、Sn、In、Zn、Ag、Au、Pt、Pd、Cd、Bi、Sb,或者这些金属的氧化物,或者这些金属元素的合金。TFT器件的沟道长度(L)和宽度(W)由蒸镀时采用的金属掩膜版确定。也可以用喷墨打印电极,这样可以不用掩膜版,简化工艺。
在实施例一中,在栅极12和漏极施加电压时,复合型有源层受到机械力,沟道发生形变,可以减小关态电流,降低阈值电压,提高开态电流。
实施例二:如图2所示,其与实施例一的区别在于:所述压电材料有源层24包含由半导体材料制成的半导体有源层241和由压电材料制成的压电层242,所述压电层242设置于半导体有源层241的上表面。
在实施例二中,该基于压电材料有源层24的TFT结构的制备方法,包括以下步骤:(1)清洗基板21,并烘干;(2)在基板21上制作栅极22;(3)在制作好栅极22的基板21上制作绝缘层23;(4)先在绝缘层23上采用半导体材料制作半导体有源层241,再在半导体有源层241上采用压电材料制作压电层242,以形成压电材料有源层24;(5)在压电材料有源层24的压电层242上制作保护层25;(6)在保护层25上制作源极和漏极26。具体操作如下:
步骤(1)-(3)与实施例一相同。
步骤(4):先在绝缘层23上制作半导体有源层241,可以采用原子层沉积、激光分子束外延、化学气相沉积、脉冲激光沉积、射频磁控溅射、喷墨打印、旋涂等方法进行制作;通过配料、混合磨细、预烧、二次磨细、造粒、成型、排塑、烧结成瓷、外形加工、被电极、高压极化和老化测试来制备压电材料,压电材料如BaTiO3,可以用BaO和TiO2制备;再在半导体有源层241上采用压电材料制作压电层242,可以采用原子层沉积、化学气相沉积、旋涂等方法进行制作。
步骤(5):在压电材料有源层24的压电层242上沉积保护层25。保护层25能防止沟道受到空气中的氧气和水的影响,必须绝缘,同时不能影响TFT的原有特性,使器件在使用时能够稳定、高效和延长寿命,有助于改善TFT的电学性能。
步骤(6)与实施例一相同。
在实施例二中,在半导体有源层241的上表面沉积压电材料以形成压电材料有源层24的压电层242,是为了在施加栅极22和漏极电压时,压电层242对导电沟道进行微调,一方面是为了让沟道能够更容易导通,防止在导通时由于沟道厚度不够而被夹断,另一方面是可以减小关态电流,降低阈值电压,提高开态电流,从而提高器件性能。
实施例三:如图3所示,其与实施例一的区别在于:所述压电材料有源层34包含由半导体材料制成的半导体有源层341和由压电材料制成的压电层342,所述压电层342设置于半导体有源层341的下表面。
在实施例三中,该基于压电材料有源层的TFT结构的制备方法,包括以下步骤:(1)清洗基板31,并烘干;(2)在基板31上制作栅极32;(3)在制作好栅极32的基板31上制作绝缘层33;(4)先在绝缘层33上采用压电材料制作压电层342,再在压电层342上采用半导体材料制作半导体有源层341,以形成压电材料有源层34;(5)在压电材料有源层34的半导体有源层341上制作保护层35;(6)在保护层35上制作源极和漏极36。具体操作如下:
步骤(1)-(3)与实施例一相同。
步骤(4):通过配料、混合磨细、预烧、二次磨细、造粒、成型、排塑、烧结成瓷、外形加工、被电极、高压极化和老化测试来制备压电材料,压电材料如BaTiO3,可以用BaO和TiO2制备;先在绝缘层33上采用压电材料制作压电层342,可以采用原子层沉积、化学气相沉积、旋涂等方法进行制作;再在压电层342上采用半导体材料制作半导体有源层341,可以采用原子层沉积、激光分子束外延、化学气相沉积、脉冲激光沉积、射频磁控溅射、喷墨打印、旋涂等方法进行制作。
步骤(5):在压电材料有源层34的半导体有源层341上沉积保护层35。保护层35能防止沟道受到空气中的氧气和水的影响,必须绝缘,同时不能影响TFT的原有特性,使器件在使用时能够稳定、高效和延长寿命,有助于改善TFT的电学性能。
步骤(6)与实施例一相同。
在实施例三中,在半导体有源层341的下表面沉积压电材料以形成压电材料有源层34的压电层342,是为了在施加栅极32和漏极电压时,压电层342对导电沟道进行微调,一方面是为了让沟道能够更容易导通,防止在导通时由于沟道厚度不够而被夹断,另一方面是可以减小关态电流,降低阈值电压,提高开态电流,从而提高器件性能。
实施例四:如图4所示,其与实施例一的区别在于:所述压电材料有源层44包含由半导体材料制成的半导体有源层441和由压电材料制成的压电层442和443,所述半导体有源层441的上表面和下表面均设置有压电层442和443。
在实施例四中,该基于压电材料有源层的TFT结构的制备方法,包括以下步骤:(1)清洗基板41,并烘干;(2)在基板41上制作栅极42;(3)在制作好栅极42的基板41上制作绝缘层43;(4)先在绝缘层43上采用压电材料制作下压电层442,再在下压电层442上采用半导体材料制作半导体有源层441,最后在半导体有源层441上采用压电材料制作上压电层443,以形成压电材料有源层44;(5)在压电材料有源层44的半导体有源层441上制作保护层45;(6)在保护层45上制作源极和漏极46。具体操作如下:
步骤(1)-(3)与实施例一相同。
步骤(4):通过配料、混合磨细、预烧、二次磨细、造粒、成型、排塑、烧结成瓷、外形加工、被电极、高压极化和老化测试来制备压电材料,压电材料如BaTiO3,可以用BaO和TiO2制备;先在绝缘层43上采用压电材料制作下压电层442,可以采用原子层沉积、化学气相沉积、旋涂等方法进行制作;再在下压电层442上采用半导体材料制作半导体有源层441,可以采用原子层沉积、激光分子束外延、化学气相沉积、脉冲激光沉积、射频磁控溅射、喷墨打印、旋涂等方法进行制作;最后在半导体有源层441上采用压电材料制作上压电层443,可以采用原子层沉积、化学气相沉积、旋涂等方法进行制作。
步骤(5):在压电材料有源层44的上压电层443上沉积保护层45。保护层45能防止沟道受到空气中的氧气和水的影响,必须绝缘,同时不能影响TFT的原有特性,使器件在使用时能够稳定、高效和延长寿命,有助于改善TFT的电学性能。
步骤(6)与实施例一相同。
在实施例四中,在半导体有源层441的上表面和下表面分别沉积压电材料以形成压电材料有源层44的上、下压电层442,是为了在施加栅极42和漏极电压时,压电层对导电沟道进行微调,一方面是为了让沟道能够更容易导通,防止在导通时由于沟道厚度不够而被夹断,另一方面是可以减小关态电流,降低阈值电压,提高开态电流,从而提高器件性能。
在实施例二至四中,所述压电层242、342、442和443的厚度为5nm-10μm,所述半导体有源层241、341和441的厚度为0.01μm-50μm。
本发明不局限于上述最佳实施方式,任何人在本发明的启示下都可以得出其他各种形式的基于压电材料有源层的TFT结构及其制备方法。凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (10)
1.一种基于压电材料有源层的TFT结构,其特征在于:包括基板、栅极、绝缘层、压电材料有源层、保护层、源极和漏极,所述压电材料有源层是含有压电材料的半导体有源层。
2.根据权利要求1所述的基于压电材料有源层的TFT结构,其特征在于:所述压电材料有源层是由压电材料与半导体有源层进行混合而成的复合型有源层。
3.根据权利要求1所述的基于压电材料有源层的TFT结构,其特征在于:所述压电材料有源层包含由半导体材料制成的半导体有源层和由压电材料制成的压电层,所述半导体有源层的上表面和下表面中的至少一者设置有压电层。
4.根据权利要求1、2或3所述的基于压电材料有源层的TFT结构,其特征在于:所述压电材料包含压电陶瓷和压电聚合物中的至少一种,所述压电陶瓷包含BaTiO3、PbTiO3、Pb(TiZr)O3、Ba(TiSr)O3、改性PZT和改性BST中的任一种或多种的组合,所述压电聚合物包含PVDF和P(VDF-TrFE) 中的任一种或两种的组合。
5.根据权利要求2所述的基于压电材料有源层的TFT结构,其特征在于:所述复合型有源层的压电材料是由20%-80%的压电陶瓷和20%-80%的压电聚合物组成。
6.根据权利要求2或5所述的基于压电材料有源层的TFT结构,其特征在于:所述复合型有源层的厚度为0.01μm-50μm。
7.根据权利要求3所述的基于压电材料有源层的TFT结构,其特征在于:所述压电层的厚度为5nm-10μm,所述半导体有源层的厚度为0.01μm-50μm。
8.一种基于压电材料有源层的TFT结构的制备方法,其特征在于,包括以下步骤:
(1)清洗基板,并烘干;
(2)在基板上制作下电极;
(3)在制作好下电极的基板上制作绝缘层;
(4)采用压电材料和半导体材料在绝缘层上制作压电材料有源层;
(5)在压电材料有源层上制作保护层;
(6)在保护层上制作上电极。
9.根据权利要求8所述的基于压电材料有源层的TFT结构的制备方法,其特征在于:所述压电材料有源层的制作方式包含原子层沉积、激光分子束外延、化学气相沉积、脉冲激光沉积、射频磁控溅射、喷墨打印和旋涂中的任一种或多种的组合。
10.根据权利要求8所述的基于压电材料有源层的TFT结构的制备方法,其特征在于:所述压电材料的制备流程是配料、混合磨细、预烧、二次磨细、造粒、成型、排塑、烧结成瓷、外形加工、被电极、高压极化和老化测试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510281704.5A CN104851971A (zh) | 2015-05-28 | 2015-05-28 | 一种基于压电材料有源层的tft结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510281704.5A CN104851971A (zh) | 2015-05-28 | 2015-05-28 | 一种基于压电材料有源层的tft结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104851971A true CN104851971A (zh) | 2015-08-19 |
Family
ID=53851457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510281704.5A Pending CN104851971A (zh) | 2015-05-28 | 2015-05-28 | 一种基于压电材料有源层的tft结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104851971A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060237711A1 (en) * | 2005-04-26 | 2006-10-26 | Sharp Kabushiki Kaisha | Field-effect transistor |
WO2007095390A2 (en) * | 2006-02-14 | 2007-08-23 | University Of Florida Research Foundation, Inc. | Method and apparatus for imaging utilizing an ultrasonic imaging sensor array |
US20100193833A1 (en) * | 2009-02-05 | 2010-08-05 | Sanyo Electric Co., Ltd. | Nitride-Based Semiconductor Device, Light Apparatus, and Method of Manufacturing Nitride-Based Semiconductor Device |
EP2251919A2 (fr) * | 2009-05-14 | 2010-11-17 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Transistor Organique à effet de champ |
US20110049579A1 (en) * | 2009-08-25 | 2011-03-03 | Honeywell International Inc. | Thin-film transistor based piezoelectric strain sensor and method |
CN103996718A (zh) * | 2014-06-05 | 2014-08-20 | 湘潭大学 | 一种硅基铁电栅薄膜晶体管及其制备方法 |
CN104362252A (zh) * | 2014-10-16 | 2015-02-18 | 中国科学院上海技术物理研究所 | 一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法 |
CN104613861A (zh) * | 2015-02-02 | 2015-05-13 | 上海集成电路研发中心有限公司 | 一种柔性有源应变或压力传感器结构及制备方法 |
CN104655000A (zh) * | 2015-02-02 | 2015-05-27 | 上海集成电路研发中心有限公司 | 一种柔性有源应变传感器结构及制备方法 |
-
2015
- 2015-05-28 CN CN201510281704.5A patent/CN104851971A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060237711A1 (en) * | 2005-04-26 | 2006-10-26 | Sharp Kabushiki Kaisha | Field-effect transistor |
WO2007095390A2 (en) * | 2006-02-14 | 2007-08-23 | University Of Florida Research Foundation, Inc. | Method and apparatus for imaging utilizing an ultrasonic imaging sensor array |
WO2007095390A3 (en) * | 2006-02-14 | 2007-11-01 | Univ Florida | Method and apparatus for imaging utilizing an ultrasonic imaging sensor array |
US20100193833A1 (en) * | 2009-02-05 | 2010-08-05 | Sanyo Electric Co., Ltd. | Nitride-Based Semiconductor Device, Light Apparatus, and Method of Manufacturing Nitride-Based Semiconductor Device |
EP2251919A2 (fr) * | 2009-05-14 | 2010-11-17 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Transistor Organique à effet de champ |
EP2251919A3 (fr) * | 2009-05-14 | 2014-03-05 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Transistor Organique à effet de champ |
US20110049579A1 (en) * | 2009-08-25 | 2011-03-03 | Honeywell International Inc. | Thin-film transistor based piezoelectric strain sensor and method |
CN103996718A (zh) * | 2014-06-05 | 2014-08-20 | 湘潭大学 | 一种硅基铁电栅薄膜晶体管及其制备方法 |
CN104362252A (zh) * | 2014-10-16 | 2015-02-18 | 中国科学院上海技术物理研究所 | 一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法 |
CN104613861A (zh) * | 2015-02-02 | 2015-05-13 | 上海集成电路研发中心有限公司 | 一种柔性有源应变或压力传感器结构及制备方法 |
CN104655000A (zh) * | 2015-02-02 | 2015-05-27 | 上海集成电路研发中心有限公司 | 一种柔性有源应变传感器结构及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101919212B1 (ko) | 박막 트랜지스터 | |
US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
JP2012146956A (ja) | チャネルエッチ型薄膜トランジスタとその製造方法 | |
US20110049509A1 (en) | Thin film transistor, display device using thin film transistor, and production method of thin film transistor | |
US20100044699A1 (en) | Thin film transistor and method of fabricating the same | |
CN102664194B (zh) | 薄膜晶体管 | |
US10121898B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
KR101460489B1 (ko) | 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층 | |
US10483294B2 (en) | Array substrate, manufacturing method thereof and display device | |
US11843057B2 (en) | Oxide semiconductor transistor having dual gate structure and method of fabricating the same | |
WO2016115824A1 (zh) | 薄膜晶体管、阵列基板及其制作方法 | |
CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
CN104218096A (zh) | 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管 | |
KR101423907B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
KR102099860B1 (ko) | 박막 트랜지스터의 제작 방법 | |
WO2009051041A1 (en) | Method of manufacturing display apparatus | |
CN109728003A (zh) | 显示基板、显示装置和显示基板的制造方法 | |
CN105304651A (zh) | 阵列基板、显示器及阵列基板的制备方法 | |
KR20160137129A (ko) | 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법 | |
JP7060366B2 (ja) | 薄膜デバイス | |
CN107768519B (zh) | 反相器及其制备方法 | |
CN104851971A (zh) | 一种基于压电材料有源层的tft结构及其制备方法 | |
CN111129150B (zh) | 一种铁电薄膜晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150819 |
|
RJ01 | Rejection of invention patent application after publication |