KR101460489B1 - 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층 - Google Patents

산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층 Download PDF

Info

Publication number
KR101460489B1
KR101460489B1 KR20130075585A KR20130075585A KR101460489B1 KR 101460489 B1 KR101460489 B1 KR 101460489B1 KR 20130075585 A KR20130075585 A KR 20130075585A KR 20130075585 A KR20130075585 A KR 20130075585A KR 101460489 B1 KR101460489 B1 KR 101460489B1
Authority
KR
South Korea
Prior art keywords
substrate
oxide semiconductor
semiconductor layer
thin film
film transistor
Prior art date
Application number
KR20130075585A
Other languages
English (en)
Inventor
이미정
박진우
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR20130075585A priority Critical patent/KR101460489B1/ko
Application granted granted Critical
Publication of KR101460489B1 publication Critical patent/KR101460489B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 졸겔(sol-gel)법을 이용한 산화물 반도체층 제조방법에 있어서, (a) 산화물 전구체 화합물을 포함하는 용액을 준비하는 단계; (b) 상기 용액을 기판 상에 도포하는 단계; (c) 상기 용액이 도포된 기판을 건조하는 단계; 및 (d) 상기 건조된 기판에 대해 150 내지 200℃의 온도에서 이루어지는 열처리 및 산소(oxygen) 플라즈마 처리를 동시에 수행하는 단계를 포함하는 산화물 반도체층 제조방법 및 이에 의해 제조된 산화물 반도체층에 대한 것이다. 본 발명에 따른 산화물 반도체층 제조방법에 의하면, 졸겔법을 이용해 산화물 반도체층을 형성할 때 열처리시 산소 플라즈마 처리를 함께 수행함으로써, 산소 플라즈마 내에 포함된 산소 라디칼 등이 반응성을 증가시켜 200℃ 이하의 저온에서 열처리 하더라도 금속산화물의 결정화를 위한 활성화 에너지를 수월하게 극복할 수 있도록 도와주기 때문에 200℃ 이하의 저온 열처리를 통해서도 우수한 전하 이동도(carrier mobility)를 가지는 고성능 반도체 소자 제작이 가능하여 유연성 LCD, 유연성 OLED, 전자 종이 등 유연성(flexible) 전자소자 제조에 유용하게 사용될 수 있다.

Description

산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층{Method for manufacturing oxide semiconductor layer using sol-gel process including oxygen plasma treatment and oxide semiconductor layer manufactured thereby}
본 발명은 산화물 반도체층 제조방법 및 그에 의해 제조된 산화물 반도체층에 대한 것으로서, 보다 상세하게는, 졸겔(sol-gel)법을 사용해 산화물 반도체층을 형성함에 있어서 저온에서 열처리가 가능하도록 열처리시 산소(oxygen) 플라즈마 처리를 동시에 수행하는 산화물 반도체층 제조방법 및 그에 의해 제조되는 산화물 반도체층에 관한 것이다.
금속 산화물 중 일부는 반도체 특성을 가지며, 이러한 산화물 반도체로는 In2O3, SnO2, ZnO, In-Zn-O계 산화물, Ga-Zn-O계 산화물, Sn-Zn-O계 산화물, In-Ga-Zn-O계 산화물, In-Sn-Zn-O계 산화물, Sn-Ga-Zn-O계 산화물 등이 알려져 있다.
상기 산화물 반도체는 실리콘계 반도체 박막보다도 안정성이 우수하여 액정 표시 장치(LCD), 플라즈마 표시 장치(PDP) 및 유기 EL(electroluminescence) 표시 장치 등과 같은 표시 장치 속에서 구동 전압을 인가하여 표시 장치를 구동시키는 스위칭 소자인 박막 트랜지스터(thin film transistor, TFT)의 활성층(active layer) 등의 반도체 박막을 이루는 소재로서 주목받고 있다.
한편, 상기한 산화물 반도체 박막은 주로 스퍼터링과 같은 진공 증착법을 통해 기판 상에 형성되는데, 이러한 제조방법은 고진공 및 고온 하의 엄격한 형성조건이 필요하게 되어 제작방법이 까다롭고, 제조단가 및 제조시간의 상승을 초래하는 등의 문제점을 가진다.
또한, 상기 진공 증착법 외에 졸겔(sol-gel) 공정을 이용해 기판 상에 투명 금속산화물 전극을 형성하는 방법이 있으나, 이러한 방법 또한 대부분 400℃ 이상의 고온에서 박막을 열처리하는 과정을 수반하게 된다.
한편, 최근 상압 및 200 ~ 250℃의 온도에서 졸겔 공정을 통해 금속산화물을 얻는 결과가 발표되었으나[비특허문헌 1], 유연성(flexible) 전자소자를 구현하기위해 PES(polyethersulfone), PEN(poly (ethylene naphthalate)), PET(polyethylene terephthalate) 등과 같은 열에 취약한 플라스틱 기판에 상기 기술을 적용하기에는 여전히 열처리 온도가 높다는 한계를 가진다.
Myung-Gil Kim, Mercouri G. Kanatzidis, Antonio Facchetti and Tobin J. Marks, Nature Materials Vol. 10, p382, 2011
본 발명이 해결하고자 하는 기술적 과제는 졸겔 공정을 이용해 산화물 반도체층을 제조할 때 열처리 온도를 낮춤으로써, 공정 비용을 낮춰 경제성을 도모하고, 플라스틱 기판 상에 소자를 제작하여 유연성(flexible) 전자 소자 제작에 적용할 수 있음은 물론, 전하이동도 1 cm2/V·s 이상의 전하 이동도(carrier mobility)를 가지는 고성능 반도체 소자 제작에 사용될 수 있는 산화물 반도체층 제조방법 및 그에 의해 형성된 산화물 반도체층을 제공함에 있다.
전술한 기술적 과제를 달성하기 위해, 본 발명은 졸겔(sol-gel)법을 이용한 산화물 반도체층 제조방법에 있어서, (a) 산화물 전구체 화합물을 포함하는 용액을 준비하는 단계; (b) 상기 용액을 기판 상에 도포하는 단계; (c) 상기 용액이 도포된 기판을 건조하는 단계; 및 (d) 상기 건조된 기판에 대해 150 내지 200℃의 온도에서 이루어지는 열처리 및 산소(oxygen) 플라즈마 처리를 동시에 수행하는 단계를 포함하는 산화물 반도체층 제조방법을 제안한다.
또한, 본 발명은 상기 산화물 반도체층 제조방법에 의해 제조된 산화물 반도체층을 제안한다.
또한, 본 발명은 기판 상에 게이트 전극, 게이트 절연층, 활성층, 소스/드레인 전극을 형성하는 박막 트랜지스터 제조방법에 있어서, 상기 활성층은 (a) 산화물 전구체 화합물을 포함하는 용액을 준비하는 단계; (b) 상기 용액을 게이트 절연층 상에 도포하여 코팅층을 형성하는 단계; (c) 상기 코팅층을 건조하는 단계; 및 (d) 상기 건조된 코팅층에 대해 150 내지 200℃의 온도에서 이루어지는 열처리 및 산소(oxygen) 플라즈마 처리를 동시에 수행하는 단계를 포함하는 졸겔(sol-gel)법에 의해 형성되는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제안한다.
또한, 본 발명은 상기 박막 트랜지스터 제조방법에 의해 제조된 박막 트랜지스터를 제안한다.
본 발명에 의하면, 졸겔법을 이용해 산화물 반도체층을 형성할 때 열처리시 산소 플라즈마 처리를 함께 수행함으로써, 산소 플라즈마 내에 포함된 산소 라디칼 등이 반응성을 증가시켜 200℃ 이하의 저온에서 열처리 하더라도 금속산화물의 결정화를 위한 활성화 에너지를 수월하게 극복할 수 있도록 도와주기 때문에 200℃ 이하의 저온 열처리를 통해서도 우수한 전하 이동도(carrier mobility)를 가지는 고성능 반도체 소자 제작이 가능하여 유연성 LCD, 유연성 OLED, 전자 종이 등 유연성(flexible) 전자소자 제조에 유용하게 사용될 수 있다.
도 1은 본 발명에 따른 산화물 반도체층 제조방법에 있어서 졸겔 공정에 따른 열처리와 동시에 수행되는 산소 플라즈마 처리 공정을 나타내는 모식도이다.
도 2는 본 발명에 따른 산화물 반도체층 제조방법에 대한 공정 순서도이다.
도 3은 본 발명의 일실시예에 따른 실리콘 웨이퍼 기판 상에 형성된 역스태거드(invert staggered) 구조의 하부 게이트 박막 트랜지스터의 단면도이다.
도 4는 본 발명의 일실시예에 따른 유연성 플라스틱 기판 상에 형성된 역스태거드(invert staggered) 구조의 하부 게이트 박막 트랜지스터의 단면도이다.
도 5(a) 내지 도 5(c)는 실시예 1-2 및 비교예 1, 2 및 4에서 제조된 박막 트랜지스터의 전압-전류 특성을 나타내는 그래프이다.
이하, 본 발명을 상세하게 설명한다.
본 발명에 따른 산화물 반도체층 제조방법은, 기판 상에 산화물 반도체층을 형성하기 위한 방법으로 졸-겔(sol-gel)법을 이용할 때, 도 1에 도시하는 바와 같이 기판 상에 도포된 졸 용액을 건조한 후 이루어지는 열처리 공정시 산소(oxygen) 플라즈마 처리 공정을 동시에 수행하는 것을 특징으로 한다.
이때, 상기 산화물 반도체층은 반도체 특성을 가지는 공지의 금속 산화물로 이루어질 수 있으며, In2O3, SnO2, ZnO, IZO(Indium Zinc Oxide), GZO(Gallium Zinc Oxide), SZO(Tin Zinc oxide), IGZO(Indium Gallium Zinc Oxide), ISZO(Indium Tin Zinc Oxide) 및 SGZO(Tin Gallium Zinc Oxide) 등을 그 구체적인 예로 들 수 있다.
또한, 상기 기판은 유리 기판, 플라스틱 기판, 실리콘 기판, 사파이어 기판, 질화물 기판, 또는 PES(polyethersulfone), PEN(poly (ethylene naphthalate)), PET(polyethylene terephthalate), PC(poly carbonate), PS(poly styrene), PI(poly imide) 또는 PE(poly ethylene) 등으로 이루어진 플라스틱 기판일 수 있으나, 이에 한정되는 것은 아니다.
구체적으로, 본 발명에 따른 투명 금속산화물 전극 형성방법은, 도 2에 도시하는 바와 같이, (a) 산화물 전구체 화합물을 포함하는 용액을 준비하는 단계; (b) 상기 용액을 기판 상에 도포하는 단계; (c) 상기 용액이 도포된 기판을 건조하는 단계; 및 (d) 상기 건조된 기판에 대해 150 내지 200℃의 온도에서 이루어지는 열처리 및 산소 플라즈마 처리를 수행하는 단계를 포함할 수 있으며, 상기 각 단계에 대해서는 이하에서 상세히 기술한다.
상기 단계 (a)는 본 발명에 의해 최종적으로 형성되는 산화물 반도체층을 이루는 산화물의 전구체가 되는 화합물을 포함하는 용액을 준비하는 단계로서, 본 단계에서는 당업계에서 통상적으로 이루어지는 공지의 방법에 따라, 전구체 화합물을 용매에 투입하고 이에 염산 등의 산 성분을 촉매로 첨가한 후 교반하여 가수분해 및 축합반응을 진행시켜 일정 부분 겔화(gelation)된 졸 용액을 형성시키고, 필요에 따라 추가적으로 가수분해 및 축합반응을 진행시켜 겔 용액이 형성되도록 일정 시간 동안 숙성(aging)시킬 수 있다.
이때, 상기 전구체 화합물은 금속 알콕사이드, 금속 아세틸아세테이트, 금속 유기산염 등의 금속 유기화합물이거나 질산염, 염화물 등의 금속 무기화합물 등 졸겔법에 있어서 졸 용액을 형성하기 위해 통상적으로 사용하는 공지의 형태의 화합물일 수 있다.
상기 단계 (b)는 상기 단계 (a)에서 준비된 용액을 기판 상에 도포하는 단계로서, 본 단계는 용액 공정을 통해 코팅층을 형성시키기 위해 사용되는 공지의 코팅방법을 통해 수행될 수 있으며, 예를 들면, 스핀 코팅(spin coating), 드롭 캐스팅(drop casting), 잉크젯 프린팅(ink-jet printing), 스크린 프린팅(screen printing), 닥터 블레이드(doctor blade) 또는 스프레잉(spraying) 등의 방법을 통해 수행될 수 있다.
상기 단계 (c)는 상기 단계 (b)에서 용액이 코팅된 기판을 건조하는 단계로서, 본 단계는 분무 건조, 트레이 건조, 동결 건조, 용매건조, 섬광 건조 등 그 방법의 제한 없이 수행될 수 있다.
상기 단계 (d)는 상기 단계 (c)를 거쳐 건조된 산화물 반도체 코팅층이 형성된 기판에 대해 열처리 및 산소 플라즈마 처리를 동시에 수행하는 단계로서, 본 단계를 수행함으로써 산화물 반도체층을 결정화시켜 전하이동도 등 반도체 특성을 향상시킴과 동시에 산화물 반도체층의 미세구조 치밀화를 달성한다.
본 단계에서 이루어지는 열처리는 후술할 산소 플라즈마 처리와 병행해 이루어짐으로써 종래보다 현저히 낮은 온도인 150 내지 200℃의 온도 범위에서 이루어진다.
본 단계에서 상기 열처리와 함께 수행되는 산소 플라즈마 처리는, 상기 열처리 온도 및 진공 분위기로 유지되는 플라즈마 처리 장치의 챔버 내에 플라즈마 발생용 기체로서 산소를 투입하면서 상호 대향 되도록 배치된 두 개의 전극 사이에 일어나는 방전을 통해 산소 플라즈마를 발생시키고, 이와 같이 발생된 산소 플라즈마로 상기 산화물 반도체층의 표면을 처리함으로써 이루어진다.
상기 산소 플라즈마는 저온 플라즈마, 즉 열역학적 불균형의 상태로 이온화된 기체로서 전자만이 고온으로 상승되고, 라디칼(radical), 이온 등 다른 에너지 종은 주위 온도로 유지되는 플라즈마인 것이 바람직한데, 이는 저온 플라즈마로 산화물 반도체층의 표면 처리를 수행하게 되면 산화물 반도체층 및 기판을 손상시키지 않으면서 저온에서 산화물의 결정화를 촉진할 수 있기 때문이다.
한편, 상기 산소 플라즈마는 플라즈마 발생장치 내에서 교류 전원을 이용해 RF 방전 또는 마이크로파 방전을 통해 발생될 수 있으나, 이에 한정되는 것은 아니며, 상기 플라즈마 처리 장치에 구비된 전극 또는 안테나의 형태는 특별히 제한되지 않으며, capacitive, Inductive, ICP, ECR, Helical, Helicon, Hollow cathode, Hot filament 등에서 적절히 선택될 수 있다.
상기와 같이 산소 플라즈마 처리를 수행함으로써, 산소 플라즈마 내에 존재하는 산소 라디칼, 산소 이온 등의 에너지 종들이 산화물 반도체층 표면에 지속적으로 충돌함으로써 층 표면의 활성화가 이루어져 산화물 반도체층의 결정화가 저온에서도 충분히 이루어질 수 있게 된다.
본 단계에서는 산소 기체의 투입 유량, 열처리 및 플라즈마 처리시간, 플라즈마 발생 전원의 전압 등을 적절히 조절함으로써 산화물 반도체층의 결정도를 조절하여 전하이동도 등의 반도체 특성을 제어할 수 있다..
종래에는 졸-겔법으로 산화물 반도체를 형성할 경우 보통 400℃ 이상의 고온에서 열처리가 이루어졌다. 이로 인해, 고온 열처리에 따른 경제성 저하는 물론, PET(polyethylene terephthalate), PC(polycarbonate) 등과 같이 열적 손상에 취약한 플라스틱 기판 상에 산화물 반도체층을 형성시키고자 할 경우 고온 열처리에 의해 기판에 열적 손상이 발생하거나 기판과 산화물 반도체층 간의 큰 열팽창계수의 차이에 기인한 응력이 발생하여 기판과 산화물 반도체층 간에 박리가 발생하는 문제점이 있었다.
반면, 본 발명에 따른 산화물 반도체층 제조방법에 의할 경우, 졸겔법을 이용해 산화물 반도체층을 형성할 때, 열처리시 산소 플라즈마 처리를 함께 수행함으로써, 산소 플라즈마 내에 포함된 산소 라디칼 등이 반응성을 증가시켜 200℃ 이하의 저온에서 열처리하더라도 산화물 반도체층의 결정화를 위한 활성화 에너지를 수월하게 극복할 수 있도록 도와주기 때문에 200℃ 이하의 저온 열처리를 통해서도 우수한 전하이동도를 가지는 산화물 반도체층을 제조할 수 있어서 유연성(flexible) 전자소자 제조에 유용하게 사용될 수 있다.
상기 본 발명에 따른 산화물 반도체층 제조방법은 트랜지스터, 인버터, 메모리 소자 등 다양한 반도체 소자의 제작에 적용 가능하며, 특히, 전계 효과 트랜지스터(field effect transistor)의 일종으로서 액정 표시 장치(LCD) 등의 각종 표시 장치에서 표시소자에 구동 전압을 인가하여 표시 장치를 구동시키는 스위칭 소자로서 널리 사용되고 있는 박막 트랜지스터(thin film transistor, TFT)의 활성층을 형성하는데 유용하게 사용될 수 있다.
상기와 관련하여, 전술한 본 발명에 따른 산화물 반도체층 제조방법을 포함하여 이루어지는 박막 트랜지스터 제조방법에 대해 이하에서 설명한다.
본 발명에 따른 산화물 반도체층 제조방법은, 기판 상에 게이트 전극, 게이트 절연층, 활성층 및 소스/드레인 전극이 순차적으로 형성되어 있는 역스태거드(invert staggered) 구조의 박막 트랜지스터는 물론, 스태거드 구조의 박막 트랜지스터 및 기판 상에 게이트 전극, 게이트 절연층, 소스/드레인 전극 및 활성층이 순차적으로 형성되어 있는 코플래너(coplanar) 구조의 박막 트랜지스터 등의 제조에도 제한 없이 적용될 수 있음은 물론이나, 이하에서는 역스태거드(invert staggered) 구조의 박막 트랜지스터를 제조하는 경우를 예로 들어 설명한다.
우선, 기판 상에 스퍼터링법, 원자층 증착법(ALD), 화학기상 증착법(CVD) 등을 이용해 게이트 전극층용 박막을 형성한 뒤 패터닝하여 게이트 전극을 형성한다. 이때, 상기 기판은 유리 기판, 플라스틱 기판, 실리콘 기판, 사파이어 기판, 질화물 기판, 또는 PES(polyethersulfone), PEN(poly (ethylene naphthalate)), PET(polyethylene terephthalate), PC(poly carbonate), PS(poly styrene), PI(poly imide) 및 PE(poly ethylene) 등으로 이루어진 유연성 플라스틱 기판일 수 있으나, 이에 한정되는 것은 아니다. 그리고, 상기 게이트 전극은 ITO(Indium Tin Oxide), ATO(Antimony-doped Tin Oxide), FTO(Fluorine-doped Tin Oxide), GZO(Gallium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), AZO(aluminum-doped zinc oxide) 등의 금속산화물이나 Al, Au, Cr, Ti, Pt 등의 금속으로 이루어질 수 있다.
다음으로, 상기와 같이 형성된 게이트 전극 위에 스퍼터링법, 원자층 증착법(ALD), 화학기상 증착법(CVD) 등을 이용해 게이트 절연막을 형성하는 단계를 수행한다. 이때, 상기 게이트 절연막은 SiNX, AlON, TiO2, AlOX, TaOX, HfOX, SiON, SiOX 등과 같은 산화물 또는 질화물로 이루어질 수 있으며, 그 중 바람직하게는 산화 알루미늄(Al2O3)으로 이루어질 수 있다.
그리고나서, 상기에서 상세히 설명한 본 발명에 따른 산화물 반도체층 제조방법을 이용해 활성층을 형성하는 단계를 실시하며, 구체적으로 (a) 산화물 전구체 화합물을 포함하는 용액을 준비하는 단계; (b) 상기 용액을 게이트 절연층 상에 도포하여 코팅층을 형성하는 단계; (c) 상기 코팅층을 건조하는 단계; 및 (d) 상기 건조된 코팅층에 대해 150 내지 200 ℃의 온도에서 이루어지는 열처리 및 산소(oxygen) 플라즈마 처리를 동시에 수행하는 단계를 포함하는 졸겔(sol-gel)법에 의해 활성층을 형성한다.
그리고, 소스 전극 및 드레인 전극을 형성함으로써 박막 트랜지스터의 제조를 완성하게 된다. 이때, 소스 전극 및 드레인 전극은 게이트 전극이 소재로서 상기에서 언급한 금속산화물 또는 금속으로 이루어질 수 있다.
도 3 및 도 4는 상기에서 설명한 본 발명에 따른 박막 트랜지스터 제조방법에 따라 제조된 박막 트랜지스터의 일례의 단면을 모식적으로 나타낸 도면으로서, 도 3에는 게이트 전극(n+ Si wafer), 게이트 절연층(SiO2), 활성층(In2O3) 및 소스/드레인 전극(Al)이 순차적으로 형성되어 있는 박막 트랜지스터가 도시되어 있고, 도 4에는 유연성 플라스틱 기판인 PES 기판 상에 게이트 전극(Al), 게이트 절연층(Al203), 활성층(In2O3) 및 소스/드레인 전극(Al)이 순차적으로 형성되어 있는 박막 트랜지스터가 도시되어 있다.
아래에서 본 발명에 대해 실시예를 기초로 하여 상세하게 설명한다. 제시된 실시예는 예시적인 것으로 본 발명의 범위를 제한하기 위한 것은 아니다.
< 실시예 1>
100nm 두께의 게이트 절연막(SiO2)이 증착된 n+ Si 웨이퍼 기판을 아세톤, 에탄올 및 탈이온수(D.I water)로 순차적으로 세정하였다. 그리고, octadecyltrichlorosilane(OTS) SAMs 처리를 통해 상기 기판 표면을 소수성 처리한 후, 쉐도우 마스크를 이용하여 In2O3가 증착될 부분만을 자외선(UV)에 노출시켰다.
한편, In2O3 전구체(precursor)를 만들기 위해 In(NO3)3H2O을 2-methoxyehanol에 0.1M 농도로 녹인 후 14.5M NH3(aq)과 acetylacetone을 넣고 12 시간 동안 교반(stirring) 하였다. 그리고나서, 상기 용액을 2μ PTFE로 필터링하였다.
상기와 같이 준비된 용액을 이용해 3500rpm 및 35s의 스핀 조건으로 상기 기판 상에 스핀 코팅을 수행한 후, 산소 플라즈마(O2 plasma) 분위기에서 180℃에서 열처리하여 In2O3으로 이루어진 활성층을 형성하였다.
그리고나서, 전자빔 증착기(e-beam evaporator)를 이용해 알루미늄으로 이루어진 50nm 두께의 소스 전극 및 드레인 전극을 형성함으로써 역스태거드(invert staggered)형 하부 게이트 박막 트랜지스터를 제조하였다.
< 실시예 2>
In2O3으로 이루어진 활성층을 형성함에 있어서 산소 플라즈마(O2 plasma) 분위기에서 200℃의 온도로 열처리하는 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
< 비교예 1>
In2O3으로 이루어진 활성층을 형성함에 있어서 산소 플라즈마 처리 없이 공기 분위기 하에서 180℃의 온도로 열처리하는 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
< 비교예 2>
In2O3으로 이루어진 활성층을 형성함에 있어서 산소 플라즈마 처리 없이 공기 분위기 하에서 200℃의 온도로 열처리하는 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
<비교예 3>
In2O3으로 이루어진 활성층을 형성함에 있어서 산소 플라즈마 처리 없이 공기 분위기 하에서 220℃의 온도로 열처리하는 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
< 비교예 4>
In2O3으로 이루어진 활성층을 형성함에 있어서 산소 플라즈마 처리 없이 공기 분위기 하에서 250℃의 온도로 열처리하는 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
< 실험예 > 실시예 1-2 및 비교예 1-3에서 제조된 박막 트랜지스터를 대상으로 한 전류-전압 특성( transfer characteristics ) 비교
도 5(a) 내지 도 5(c)는 실시예 1-2 및 비교예 1,2 및 4에서 제조된 박막 트랜지스터의 전류-전압 특성 즉, 게이트 전압(VG) 변화에 따른 드레인-소스 전극의 전류(IDS) 변화를 측정한 그래프이며, 상기 전류-전압 특성 측정 결과로부터 얻어진 포화영역에서의 전자이동도(electron mobility) 및 on/off 전류비(on/off ratio) 수치는 아래 표 1에 나타내었다.
열처리 온도(℃) 열처리시
산소 플라즈마 병행 여부
전자이동도
( cm 2 /V·s)
on / off 전류비
실시예 1 180 3.882 107
실시예 2 200 6.799 2×107
비교예 1 180 × 0 103
비교예 2 200 × 0 104
비교예 3 220 × 0.033 104
비교예 4 250 × 0.56 106
상기 표 1로부터, 동일한 온도로 열처리하여 활성층을 형성할 때, 산소 플라즈마 처리가 열처리와 동시에 수행될 경우에 전자이동도 및 on/off 전류비가 현저히 향상됨을 확인할 수 있다. 나아가, 본원 실시예 1 또는 실시예 2에서 제조된 박막 트랜지스터는 산소 플라즈마 처리 없이 250℃의 고온으로 열처리해서 제조된 비교예 4의 박막 트랜지스터와 비교해서도 훨씬 뛰어난 전자이동도 및 on/off 전류비 특성을 나타냄을 알 수 있다.

Claims (13)

  1. 기판 상에 게이트 전극, 게이트 절연층, 활성층 및 소스/드레인 전극을 형성하는 박막 트랜지스터 제조방법에 있어서,
    상기 활성층은 하기 단계를 포함하는 졸겔(sol-gel)법에 의해 형성되는 것을 특징으로 하는 박막 트랜지스터 제조방법:
    (a) 산화물 전구체 화합물을 포함하는 용액을 준비하는 단계;
    (b) 상기 용액을 게이트 절연층 상에 도포하여 코팅층을 형성하는 단계;
    (c) 상기 코팅층을 건조하는 단계; 및
    (d) 상기 건조된 코팅층에 대해 150 내지 200℃의 온도 및 진공 분위기로 유지되는 플라즈마 처리 장치의 챔버 내에서 이루어지는 열처리 및 산소(oxygen) 플라즈마 처리를 동시에 수행하는 단계.
  2. 제1항에 있어서, 상기 활성층은 In2O3, SnO2, ZnO, IZO(Indium Zinc Oxide), GZO(Gallium Zinc Oxide), SZO(Tin Zinc oxide), IGZO(Indium Gallium Zinc Oxide), ISZO(Indium Tin Zinc Oxide) 및 SGZO(Tin Gallium Zinc Oxide)로 이루어진 군에서 선택된 하나의 산화물로 이루어진 것을 특징으로 하는 박막 트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 기판은 유리 기판, 플라스틱 기판, 실리콘 기판, 사파이어 기판 및 질화물 기판으로 이루어진 군에서 선택된 1종의 기판인 것을 특징으로 하는 박막 트랜지스터 제조방법.
  4. 제3항에 있어서, 상기 플라스틱 기판은 PES(polyethersulfone), PEN(poly (ethylene naphthalate)), PET(polyethylene terephthalate), PC(poly carbonate), PS(poly styrene), PI(poly imide) 및 PE(poly ethylene)으로 이루어진 군에서 선택된 1종으로 이루어진 것을 특징으로 하는 박막 트랜지스터 제조방법.
  5. 제1항에 있어서, 상기 단계 (b)는 스핀 코팅(spin coating), 드롭 캐스팅(drop casting), 잉크젯 프린팅(ink-jet printing), 스크린 프린팅(screen printing) 또는 닥터 블레이드(doctor blade)를 이용해 수행하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  6. 제1항에 있어서, 상기 단계 (d)에서 산소 플라즈마는 RF(radio frequency) 방전 또는 마이크로파(micro wave) 방전에 의해 발생된 저온 산소 플라즈마인 것을 특징으로 하는 박막 트랜지스터 제조방법.
  7. 삭제
  8. 삭제
  9. 제1항의 제조방법에 의해 제조된 박막 트랜지스터.
  10. 제9항에 있어서, 기판 상에 게이트 전극, 게이트 절연층, 활성층 및 소스/드레인 전극이 순차적으로 형성되어 있는 역스태거드(invert staggered) 구조인 것을 특징으로 하는 박막 트랜지스터.
  11. 제9항에 있어서, 기판 상에 게이트 전극, 게이트 절연층, 소스/드레인 전극 및 활성층이 순차적으로 형성되어 있는 코플래너(coplanar) 구조인 것을 특징으로 하는 박막 트랜지스터.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 기판은 유연성(flexible) 기판인 것을 특징으로 하는 박막 트랜지스터.
  13. 제12항에 있어서, 상기 유연성 기판은 PES(polyethersulfone), PEN(poly (ethylene naphthalate)), PET(polyethylene terephthalate), PC(poly carbonate), PS(poly styrene), PI(poly imide) 및 PE(poly ethylene)으로 이루어진 군에서 선택된 1종으로 이루어진 것을 특징으로 하는 박막 트랜지스터.

KR20130075585A 2013-06-28 2013-06-28 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층 KR101460489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130075585A KR101460489B1 (ko) 2013-06-28 2013-06-28 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130075585A KR101460489B1 (ko) 2013-06-28 2013-06-28 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층

Publications (1)

Publication Number Publication Date
KR101460489B1 true KR101460489B1 (ko) 2014-11-11

Family

ID=52287727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130075585A KR101460489B1 (ko) 2013-06-28 2013-06-28 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층

Country Status (1)

Country Link
KR (1) KR101460489B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685543B2 (en) 2015-03-04 2017-06-20 Industry-Academic Cooperation Foundation, Yonsei University Thin film activation method using electrical energy and thin film transistor fabrication method
KR20190083991A (ko) * 2018-01-05 2019-07-15 서울대학교산학협력단 대기압 플라즈마 공정을 이용한 용액공정 금속산화물 tft의 제조방법
KR20210013981A (ko) * 2019-07-29 2021-02-08 광운대학교 산학협력단 산소 열처리가 적용된 저온 용액 공정에 의해 제작된 산화물 박막 기반의 유연 저항 변화 메모리 및 이의 제조방법
KR102238749B1 (ko) * 2019-11-07 2021-04-08 김은도 인듐아연 산화물 박막 트랜지스터 및 그 제조 방법
KR102297581B1 (ko) * 2020-05-18 2021-09-06 충북대학교 산학협력단 가스 유량에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102299641B1 (ko) * 2020-05-18 2021-09-10 충북대학교 산학협력단 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR20210142419A (ko) * 2020-05-18 2021-11-25 충북대학교 산학협력단 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR20220020507A (ko) * 2020-08-12 2022-02-21 김성진 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법
KR20220020508A (ko) * 2020-08-12 2022-02-21 김성진 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316633A (ja) * 2006-05-02 2007-12-06 Sharp Corp マイクロレンズ構造を形成するためのゾルゲル膜を緻密化する方法およびマイクロレンズ
KR20090072494A (ko) * 2007-12-28 2009-07-02 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법
KR20100072977A (ko) * 2008-12-22 2010-07-01 연세대학교 산학협력단 산화물 반도체 박막 및 산화물 박막 트랜지스터의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316633A (ja) * 2006-05-02 2007-12-06 Sharp Corp マイクロレンズ構造を形成するためのゾルゲル膜を緻密化する方法およびマイクロレンズ
KR20090072494A (ko) * 2007-12-28 2009-07-02 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법
KR20100072977A (ko) * 2008-12-22 2010-07-01 연세대학교 산학협력단 산화물 반도체 박막 및 산화물 박막 트랜지스터의 제조방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685543B2 (en) 2015-03-04 2017-06-20 Industry-Academic Cooperation Foundation, Yonsei University Thin film activation method using electrical energy and thin film transistor fabrication method
KR20190083991A (ko) * 2018-01-05 2019-07-15 서울대학교산학협력단 대기압 플라즈마 공정을 이용한 용액공정 금속산화물 tft의 제조방법
KR102168574B1 (ko) * 2018-01-05 2020-10-21 서울대학교산학협력단 대기압 플라즈마 공정을 이용한 용액공정 금속산화물 tft의 제조방법
KR20210013981A (ko) * 2019-07-29 2021-02-08 광운대학교 산학협력단 산소 열처리가 적용된 저온 용액 공정에 의해 제작된 산화물 박막 기반의 유연 저항 변화 메모리 및 이의 제조방법
KR102222884B1 (ko) * 2019-07-29 2021-03-03 광운대학교 산학협력단 산소 열처리가 적용된 저온 용액 공정에 의해 제작된 산화물 박막 기반의 유연 저항 변화 메모리 및 이의 제조방법
KR102238749B1 (ko) * 2019-11-07 2021-04-08 김은도 인듐아연 산화물 박막 트랜지스터 및 그 제조 방법
KR102297581B1 (ko) * 2020-05-18 2021-09-06 충북대학교 산학협력단 가스 유량에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102299641B1 (ko) * 2020-05-18 2021-09-10 충북대학교 산학협력단 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR20210142419A (ko) * 2020-05-18 2021-11-25 충북대학교 산학협력단 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102364105B1 (ko) * 2020-05-18 2022-02-17 충북대학교 산학협력단 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR20220020507A (ko) * 2020-08-12 2022-02-21 김성진 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법
KR20220020508A (ko) * 2020-08-12 2022-02-21 김성진 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법
KR102431921B1 (ko) * 2020-08-12 2022-08-11 김성진 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법
KR102431924B1 (ko) * 2020-08-12 2022-08-11 김성진 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR101460489B1 (ko) 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층
EP2020686B1 (en) Thin film transistor and its production method
JP5724157B2 (ja) 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
KR101212626B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
CN110767745A (zh) 复合金属氧化物半导体及薄膜晶体管与应用
WO2014181777A1 (ja) 薄膜トランジスタおよびその製造方法
KR20110053978A (ko) 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
WO2017186094A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置
Tan et al. The annealing effects on the properties of solution-processed alumina thin film and its application in TFTs
JP2007150156A (ja) トランジスタおよびその製造方法
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
CN103022077B (zh) 一种含氧化物薄膜晶体管的oled装置
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
KR101705406B1 (ko) 갈륨을 포함하는 p형 산화물 반도체를 이용한 유기 발광 다이오드 및 이의 제조 방법
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法
US20220059661A1 (en) Oxide semiconductor material, thin film transistor and preparation method therefor, and display panel
KR102000829B1 (ko) 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
KR101876368B1 (ko) 극저온 공정을 이용한 용액형 산화물 박막의 제조 방법, 산화물 박막 및 이를 포함하는 전자소자
KR101934165B1 (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
CN107799415B (zh) 一种化学溶液法制备硼掺杂氧化物介电薄膜的方法
CN112467002B (zh) 一种氧化物发光场效应晶体管
CN111171625B (zh) 一种墨水的快速制备方法、薄膜的制备方法和氧化物薄膜晶体管的制备方法
KR102245154B1 (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
KR101451926B1 (ko) 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 6