CN104849928B - 一种tft阵列基板、显示面板及显示装置 - Google Patents

一种tft阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN104849928B
CN104849928B CN201510181771.XA CN201510181771A CN104849928B CN 104849928 B CN104849928 B CN 104849928B CN 201510181771 A CN201510181771 A CN 201510181771A CN 104849928 B CN104849928 B CN 104849928B
Authority
CN
China
Prior art keywords
blank
area
cabling
leaving
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510181771.XA
Other languages
English (en)
Other versions
CN104849928A (zh
Inventor
金慧俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai AVIC Optoelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201510181771.XA priority Critical patent/CN104849928B/zh
Publication of CN104849928A publication Critical patent/CN104849928A/zh
Priority to US15/003,792 priority patent/US9653494B2/en
Application granted granted Critical
Publication of CN104849928B publication Critical patent/CN104849928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种TFT阵列基板、显示面板及显示装置，通过将栅极驱动电路及其栅极驱动电路元件集成在显示区中，从而节省了现有技术中在非显示区即边框区域布置栅极驱动电路元件的空间，从而可以实现窄边框甚至无边框设计。

Description

一种TFT阵列基板、显示面板及显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种TFT阵列基板、显示面板及显示装置。
背景技术
目前来说，为了实现显示产品的轻薄化，在显示面板的扫描驱动电路的设计上，一般会采用阵列基板行驱动(Gate Driver on Array，GOA)技术即将栅极开关电路集成在阵列基板上形成对显示面板的逐行扫描驱动，从而替代原先的单独的栅极驱动集成电路部分的设计。如图1所示，位于阵列基板上的低温多晶硅栅极驱动电路100(vertical shiftregister，VSR，简称栅极驱动电路)一般设置在显示区101的一侧或者两侧，会占用显示面板的边框区域的较大面积，而目前显示产品的主流设计是要求尽量减少边框区域的面积。
如图2所示，图2为栅极驱动电路1000中各个部件布局的示意图。一般来说，栅极驱动电路1000包括VSR(vertical shift register)Bus(共通)走线111、VSR电容112及VSRTFT器件113，现有技术中，VSR电容112所包括两块电极板，通常采用的是栅极金属层112b和源/漏极金属层112a。但是由于栅极金属层112b或源漏极金属层112a一般是由不透光的材料制成，故这种不透光的VSR电容112会影响显示面板边框的透过率，在紫外光照射固化封框胶时，由于VSR电容区域不透光，从而使得封框胶固化不良。
由栅极驱动电路的元件基本都是布置在阵列基板上的非显示区，必定是占用较大的空间，从而使得实现窄边框或者无边框的设计理念变更较为困难。
发明内容
针对现有技术中存在的问题，本发明的目的是提供一种TFT阵列基板、显示面板及显示装置。
根据本发明的一个示范性的实施例，提供一种TFT阵列基板，包括：一基板，所述基板上设有显示区；
所述基板上设置有半导体层，位于所述半导体层上的栅极金属层，位于所述栅极金属层上的源漏极金属层和位于所述源漏极金属层上的公共电极层；
所述基板上设置覆盖所述公共电极层的像素电极层；
所述显示区包括多条形成于栅极金属层上的扫描线、多条形成于源漏极金属层上的数据线、多条所述扫描线与多条所述数据线交错定义出多个呈阵列布置的子像素；
多个所述子像素相互分离设置，并形成有留空区；
所述显示区还包括多个设置于所述留空区的栅极驱动电路元件；且所述公共电极层覆盖所述栅极驱动电路元件。
根据本发明的一个示范性的实施例，提供一种显示面板，包括上述的TFT阵列基板、彩膜基板及位于两者之间的显示介质层。
根据本发明的一个示范性的实施例，提供一种显示装置，包括上述的显示面板。
通过上述技术方案，本发明公开了一种TFT阵列基板、显示面板及显示装置，通过将栅极驱动电路及其栅极驱动电路元件集成在显示区中，从而节省了现有技术中在非显示区即边框区域布置栅极驱动电路元件的空间，从而可以实现窄边框甚至无边框设计。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中公开的一栅极驱动电路区示意图；
图2为现有技术中公开的又一栅极驱动电路区示意图；
图3为本发明实施例中公开的一种栅极驱动电路VSR示意图；
图4为图3中栅极驱动电路VSR的等效电路图；
图5为本发明实施例中公开的一种阵列基板示意图；
图6为本发明实施例中公开的一个像素单元P的放大示意图；
图7为图6中沿aa线方向的截面示意图；
图8为本发明实施例中公开的信号控制线的布置方式一示意图；
图9为本发明实施例中公开的信号控制线的布置方式又一示意图；
图10为图9中沿bb线方向的截面示意图；
图11为本发明实施例中公开的第一种TFT的布置方式示意图；
图12为图11中沿dd线方向的截面示意图；
图13为本发明实施例中公开的第二种TFT的布置方式示意图；
图14为图13中沿ee线方向的截面示意图；
图15为本发明实施例中公开的第三种TFT的布置方式示意图；
图16为图15中沿ff线方向的截面示意图；
图17为本发明实施例中公开的第四种TFT的布置方式示意图；
图18为图17中沿cc线方向的截面示意图；
图19为本发明实施例中公开的一二极管型的TFT的布置方式示意图；
图20为图19中沿gg线方向的截面示意图；
图21为本发明实施例中公开的又一二极管型的TFT的布置方式示意图；
图22为图21中沿hh线方向的截面示意图；
图23为本发明实施例中公开的第一种电容器布置方式示意图；
图24为图23中沿ii线方向的截面示意图；
图25为本发明实施例中公开的第二种电容器布置方式示意图；
图26为图25中沿jj线方向的截面示意图；
图27为本发明实施例中公开的第三种电容器布置方式示意图；
图28为本发明实施例中公开的第四种电容器布置方式示意图；
图29为本发明实施例中公开的一电容器等效电路图；
图30为本发明实施例中公开的一种显示面板示意图；
图31为本发明实施例中公开的一种显示装置示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中各器件的形状和大小不反映其真实比例，目的只是示意说明本发明内容。
如图3-图7所示，本发明公开了一种TFT阵列基板1，包括：一基板11，在基板11上包括显示区AA和非显示区；其中，
如图7(图7为图6中沿aa虚线的截面图)所示，基板11上设置有半导体层13、覆盖半导体层13栅极金属层13、覆盖栅极金属层13上的源漏极金属层14和覆盖所述源漏极金属层的公共电极层16；
另外，基板11上还设置覆盖所述公共电极层16的像素电极层17。
如图5-7所示，在显示区内设有多条形成于栅极金属层12上的扫描线、多条形成于源漏极金属层14上的数据线、多条扫描线与多条数据线交错定义出多个呈阵列布置的子像素；其中，多个子像素相互分离设置，并形成有留空区(如图5中的虚线方框所示)；
如图3-4所示，在显示区AA中还包括多个设置于留空区(如图5中的虚线方框所示)的栅极驱动电路VSR元件；另外，为了避免栅极驱动电路VSR工作时对阵列基板处于显示状态下的影响，需要设置公共电极层16将栅极驱动电路VSR元件覆盖，通过公共电极层16来屏蔽来自栅极驱动电路VSR元件上的干扰信号。
继续参考图7(图7为图6中沿aa虚线的截面图)所示，为了更好的屏蔽来自栅极驱动电路VSR元件上的干扰信号对阵列基板处于显示状态下的影响，需要在源漏极金属层14和公共电极层16之间设有第一非导电介质层15。一般来说，第一非导电介质层15可以是钝化层或有机膜层。对于钝化层的材料，一般为氮化硅或者氧化硅等等。另外，为了进一步的保证阵列基板在显示状态下的无干扰信号，对第一非导电介质层15的厚度是有一定要求的，至少厚度为0.8μm，且小于等于5μm，在此厚度范围内，厚度越大，对干扰信号的屏蔽效果越好。当然，从工艺的角度出发，较佳地，钝化层或有机膜层的厚度范围为2-3μm。在此厚度范围内，既可以保证对干扰信号屏蔽基本完全，同时膜层厚度合适，不会使得阵列基板的整体厚度过大，从而违背当前技术中对产品轻薄化的要求。
继续参考图7所示，半导体层13是被栅极金属层12所覆盖，故从薄膜晶体管TFT的类型来说，是一种顶栅结构，即TFT的栅极是位于TFT的半导体之上。这种结构，当半导体层的材料为低温多晶硅(low temperature p-Si，LTPS)半导体材料，会使得TFT的工作性质表现优异，同时在工艺制程上更为简单易行，具体来说，LTPS工艺形成的p-Si结构是由许多Si原子的小规模结晶颗粒组而成，采用工艺温度低于600℃的低温多晶硅技术，可以使得TFT的电子迁移率达到300cm2/V.S。当采用“顶栅结构”时，TFT中的寄生电容可以通过栅极自对准工艺降低值最小，降低功耗，且在ELA(eximer laser annealing准分子激光退火)工艺时能够比较容易得到均匀的p-Si。目前来说顶栅结构是LTPS-TFT的主流结构。本发明实施例是基于上述的“顶栅结构”为例进行阐述。
为了能够在阵列基板上的显示区AA中设置多个栅极驱动电路VSR元件，故需要在显示区AA中设置多个留空区，以下将详细阐述留空区的具体设置方式：
在显示区AA中为了尽可能大的拉开子像素之间的间隙，以有足够的空间放置栅极驱动电路VSR的元件，故需要对子像素的结构有特殊的设计。具体来说，如图5和图6所示，其中图6是图5中一个第一像素单元P的局部放大图，在显示区AA包括多个第一像素单元P，如图6所示，每个第一像素单元P包括相邻设置的第一子像素P1和第二子像素P1；相邻设置的第一数据线D1和第二数据线D2位于所述第一子像素P1和所述第二子像素P2之间，且第一子像素P1和第二子像素P2分别与第一数据线D1和第二数据线D2电连接。以第一子像素P1为例，具体来说，第一子像素P1中的像素电极通过其所对应的薄膜晶体管TFT的源/漏极连接到第一数据线D1上，当第一子像素P1处于显示状态时，第一数据线D1向其传输显示数据信号。
参考图5-6所示，由于第一数据线D1和第二数据线D2是相邻设置，那么两个相邻的像素单元P之间无数据线设置，则可以在两个相邻的像素单元P之间设置沿数据线方向延伸的第一预设留空区G1(如图5中虚线方框所示)，如图5所示。
继续参考图5-6所示，虽然第一数据线D1和第二数据线D2是相邻设置，但为了将栅极驱动电路元件能够布置在显示区AA中，故将第一数据线D1和第二数据线D2之间距离拉大，在两者之间设置沿数据线方向延伸的第二预设留空区G2(如图5中虚线方框所示)。
以上的留空区均是沿数据线方向延伸而设置的，以下将详细阐述沿扫描线方向延伸的留空区的具体设置方式：
继续参考图5所示，在显示区AA中位于同一行的多个子像素连接到同一条扫描线上；其中，显示区AA包括多个在列方向(即数据线延伸方向)上相邻设置的第三子像素P3和第四子像素P4；第三子像素P3和第四子像素P4分别连接到第一扫描线S1和第二扫描线S2，且第一扫描线S1是位于第三子像素P3和第四子像素P4之间，也就是说第一扫描线S1和第二扫描线S2是相互间隔设置；
其中，在第一扫描线S1和第三子像素P3之间设置有，沿扫描线方向延伸的第三预设留空区G3(如图5中虚线方框所示)；
在第二扫描线S2和第子四像素P4之间设置有，沿扫描线方向延伸的第四预设留空区G4(如图5中虚线方框所示)；
在第一扫描线S1和第子四像素P4之间设置有，沿扫描线方向延伸的第五预设留空区G5(如图5中虚线方框所示)。
其中，第一预设留空区G1的面积大于第二预设留空区G2；第五预设留空区G5的面积大于第三预设留空区G3；第五预设留空区G5的面积大于第四预设留空区G4。另外，由于第三预设留空区G3和第四预设留空区G4均是设置于子像素和对应的扫描线之间，故两者的面积基本是相同的。其中，留空区包括第一至第五预设留空区。
通过在阵列基板1的显示区AA内，设置多个沿着数据线方向延伸和扫描线方向延伸的留空区，具体为第一预设留空区至第五预设留空区，如此保证了在显示区AA中具有足够的空间来布置栅极驱动电路VSR元件，以实现栅极驱动电路尽量不占用边框区域(即非显示区)，从而达到窄边框甚至无边框的设计理念。
另需说明的是，基于本发明实施例基础上，也可以通过将两条扫描线相邻设置，且分别连接到对应的行的子像素上，如此可以形成沿着扫描线方向延伸的第一预设留空区，其他的留空区也是类似与上述实施例中所描述的留空区，不同的是延伸方向不同。同样可以将栅极驱动电路元件设置在这些留空区中，由于其设置方式可以参考本实施例中的公开的设置方式，故在此就不再赘述。但本发明并不限于具体实施例中留空区的设置方式。
以下将具体阐述将多个栅极驱动电路VSR元件布置在阵列基板上显示区的具体方式：
如图3-4所示，其中图4是图3的栅极驱动电路VSR的等效电路图，在栅极驱动电路VSR中包括多个栅极驱动电路元件，一般至少包括信号控制线、薄膜晶体管(TFT器件)和电容器。
另需说明的，本发明实施例中仅以图3和图4为示例来说明，具体各个栅极驱动电路元件的数目及相互之间的连接关系并不限于此。
在本发明实施例中，栅极驱动电路VSR即扫描驱动电路中的移位寄存器(verticalshift register)，采用低温多晶硅作为薄膜晶体管中的半导体，其作用是周而复始的逐条开启或者关闭扫描线，在每经过一个时钟周期(clock)，便将其输入级的逻辑状态，传送到其输出级。
对于栅极驱动电路VSR来说，其中的信号控制线B1，一般可以是初始信号输入线(start trigger voltage line，STV line)、时钟信号控制线(clock line，CKline)、高电平信号输入线(voltage high line，VGH line)、低电平信号输入线(voltagelow line，VGLline)、复位信号线(Reset line)、正/反扫控制线(forward/backwardline，FW/BW line)等等；
对于栅极驱动电路VSR来说，其中电容器C一般为平行板电容器，用于储存和释放电荷。
对于本发明实施中的栅极驱动器中的薄膜晶体管TFT中的栅极、源/漏极、半导体均是与子像素中所对应的TFT中各个部分是同一膜层形成的。另外，该栅极驱动电路中还可以包括二极管型的薄膜晶体管(TFT)(图3和4中未示出)，即将通常具有三极管型的薄膜晶体管(TFT)中的栅极与源极或者漏极短接在一起，这样便形成了二极管型的薄膜晶体管TFT。
以下将详细阐述信号控制线B1在阵列基板上显示区AA的具体设置方式：
如图8所示，由于栅极驱动电路VSR中的信号控制线B1一端是需要连接到位于非显示区DA的驱动IC(集成电路，integrate circuit)上，故可以通过如图8所示，可以通过信号控制线B1的一部分围绕显示区AA***布置，信号控制线B1的中需要与其他元件连接的一部分布置在显示区AA内。
对于布置在显示区AA内的信号控制线B1的具体方式如图9-10所示，其中图10是图9中沿bb线方向上的截面图，信号控制线B1设置于第一预设留空区G1中，且沿数据线D1、D2方向延伸且与扫描线S绝缘交叉设置。
另外，信号控制线B1的主体部分为第一信号走线B11是与扫描线同层设置的。为了实现与扫描线S的交叉绝缘，则需要设置跨桥连接部分即第二信号走线B12，将多个第一信号走线B11连接成一个完整的信号控制线B1。
具体来说，信号控制线B1包括第一信号走线B11和第二信号走线B12。其中，主体部分即第一信号走线B11由栅极金属层12图案化形成；跨桥连接部分即第二信号走线B12由源漏极金属层13图案化形成，也就是说，第二信号走线B12与数据线是同层设置。
参考图10所示，由于第一信号走线B11和第二信号走线B12布置在不同金属层，两者需要通过第一过孔结构K11实现电连接。第一信号走线B11通过跨桥结构实现与扫描线S之间是同层交叉绝缘设置。
另外，由于信号控制线B1是设置在第一预设留空区G1中，考虑到阵列基板上在有限的空间内，需要布置各种金属走线，导致第一预设留空区G1在沿扫描线方向上的宽度是比较小的，故信号控制线B1的在沿扫描线S方向上的线宽比较小，但在沿数据线D1、D2方向上的长度很长，如此导致单根的信号控制线B1的电阻会比较大了，可能会带来信号传输延缓(delay)的问题。
为了克服由于单根信号控制线B1电阻过大的问题，该栅极驱动电路元件中还包括有信号控制线组，即由至少两条设置于不同的第一预设留空区G1且相互并联的信号控制线B1组成，利用将多个单根的信号控制线B1相互并联，使得总体电阻降低的原理来实现整个信号控制线组低电阻的目的，从而改善信号传输延缓问题。当然由于多个信号控制线B1相互并联，故每个信号控制线B1上所施加的信号相同。
如图9所示，对于多个信号控制线B1相互并联的具体方式为：多个信号控制线B1通过至少一条第一连接走线连接L11连接。在本发明实施中，为了从工艺易行和降低成本的角度出发，第一连接走线L11可以由栅极金属层图案化形成，从而实现第一连接走线L11与对应的信号控制线B1直接连接，无需另设跨桥结构，使得金属走线布置简化。当然，第一连接走线连接也可以由其他金属层图案化得到，例如源漏极金属层，只有能够实现多个信号控制线之间在电学上的并联即可。
另外，为了从金属走线相互间的布置格局优化的角度，第一连接走线L11可以平行于数据线进行设置，也就是第一连接走线L11与对应的信号控制线B1同层交错从而实现直接连接。另外，第一连接走线L11可以设置在第三预设留空区G3、第四预设留空区G4或者第五预设留空区G5等等，以及设置多少个第一连接走线L11可以实现信号控制线B1上的电阻最优化，可以根据实际的情况而定，本发明不限于此。
以下将详细阐述薄膜晶体管TFT在阵列基板上显示区AA的具体设置方式：
如图11-19所示(图12是图11中沿dd线方向的截面图；图14是图13中沿ee线方向的截面图；图16是图15中沿ff线方向的截面图；图18是图12中沿cc线方向的截面图)，由于栅极驱动电路ASG中的薄膜晶体管TFT包括栅极g11、第一半导体c111、源极s11和漏极d11。其中，第一半导体c111由半导体层图案化形成，且与栅极g11相对设置；栅极g11由栅极金属层图案化形成；源极s11由栅极金属层和源漏极金属层图案化形成；漏极d11由栅极金属层和源漏极金属层图案化形成。
以下将具体阐述栅极驱动电路VSR中薄膜晶体管TFT在留空区的不同种布置方式：
如图11-12所示，本发明实施例中公开的第一种薄膜晶体管TFT在留空区的设置方式。具体来说，其中，栅极g11平行于扫描线S设置，其作用不仅是能够控制TFT打开和关闭的作用，还起到将栅极g11与其他器件连接的作用，如连接外接控制信号、与其他TFT器件的栅极电连接等作用。
另外栅极g11设置于第五预设留空区G5中，且源极s11或者漏极d11的正向投影不能在栅极g11存在交叠，其原因是由于本发明实施例中的TFT均为顶栅结构，即栅极覆盖半导体，源/漏极需要与半导体具有欧姆接触，一般通过过孔结构实现；如果源极或者漏极的正向投影与栅极有交叠的话，则由于过孔结构的存在，会使得源/漏极和栅极电连接在一起，而使得TFT无法正常工作。
鉴于上述原因，对于第一半导体c111而言，其由于是需要和栅极g11相对设置，故第一半导体c111需要与g111设置在相同的区域，另外，在考虑TFT的宽长比的因素，较佳的，可以将第一半导体c111设置第五预设留空区G5和第一预设留空区G1所形成的第一交叠区域OL1处。如此，既可以保证栅极与源/漏极的正向投影不交叠，也可以使得TFT具有较为合适的宽长比，可以满足栅极驱动电路工作。继续参考如图7和图12所示，第一半导体c111与子像素中的TFT的半导体是同层设置，即均由半导体层13图案化形成。
对于源极s11的具体方式如下：
源极s11包括平行于数据线D设置的第一源极走线s111和平行于扫描线S设置的第二源极走线s112；其中，第一源极走线s111是源极s11的主体部分，第二源极走线s112起到将源极s11与其他器件连接的作用，如连接外接控制信号、与其他TFT器件的源极电连接等作用。
其中，第一源极走线s111由源漏极金属层14图案化形成，由于源极s11需要与第一半导体c111形成欧姆接触，故第一源极走线s111需要与第一半导体c111相对设置，且位于第一预设留空区G1中；另外，由于第二源极走线s112的作用是连接外接信号等功能，如图3-4所示，例如连接到信号控制线B1上，为了避免需要换线结构而带来的布线复杂问题，可以将第二源极走线s112与信号控制线B1同层设置，在本发明实施例中可以通过栅极金属层图案化形成第二源极走线s112。再者，为了实现第二源极走线s112与信号控制线B1的电连接，可以将第二源极走线s112垂直于信号控制线B1设置，具体来说，可以将第二源极走线s112设置于第三预设留空区G3。当然可以根据实际情况而定，本发明不限于此。
由于第一源极走线s111和第二源极走线s112是异层设置，为了实现两者的连通，可以采用第二过孔结构K12电连接，如图11和图12所示。另外，第二过孔结构K12的具***置可以设置在第一源极走线s111和第二源极走线s112的交叠区域，在本发明实施例中，即第二过孔结构K12可以设置在第一预设留空区G1和第三预设留空区G3的交叠区域。
对于漏极d11的具体方式如下：
漏极d11包括平行于数据线D设置的第一漏极走线d111和平行于扫描线S设置的第二漏极走线d112；其中，第一漏极走线d111是漏极d11的主体部分，第二漏极走线d112起到将漏极d11与其他器件连接的作用，如连接外接控制信号、与其他TFT器件的漏极电连接等作用。
其中，第一漏极走线d111由源漏极金属层14图案化形成，由于漏极d11需要与第一半导体c111形成欧姆接触，故第一漏极走线d111需要与第一半导体c111相对设置，且位于第一预设留空区G1中；另外，由于第二漏极走线d112的作用是连接外接信号等功能，如图3-4所示，例如连接到信号控制线B1上，为了避免需要换线结构而带来的布线复杂问题，可以将第二漏极走线d112与信号控制线B1同层设置，在本发明实施例中可以通过栅极金属层图案化形成第二漏极走线d112。再者，为了实现第二漏极走线d112与信号控制线B1的电连接，可以将第二漏极走线d112垂直于信号控制线B1设置，使得两者同层交错，实现直接连接。具体来说，可以将第二漏极走线d112设置于第四预设留空区G4。当然可以根据实际情况而定，本发明不限于此。
由于第一漏极走线d111和第二漏极走线d112是异层设置，为了实现两者的连通，可以采用第三过孔结构K13电连接，如图11和图12所示。另外，第三过孔结构K13的具***置可以设置在第一漏极走线d111和第二漏极走线d112的交叠区域，在本发明实施例中，即第三过孔结构K13可以设置在第一预设留空区G1和第预设四留空区G4的交叠区域。
另需说明的是，对于薄膜晶体管TFT而言，一般情况下，源极和漏极的功能和位置是可以互换的，故在本发明实施例中，源极s11和漏极d11的设置方式和具***置可以相互调换。
继续参考图11和12所示，本发明实施例中的栅极动电路元件还包括至少一个薄膜晶体管组，具体来说，薄膜晶体管组包括多个设置于不同留空区的，相互并联的薄膜晶体管TFT。以图11和图12中两个相互并联的薄膜晶体管TFT为例，两者的栅极g11、源极s11、漏极d11相互并联，具体为：两个TFT的栅极g11直接连接；两个TFT的源极s11通过各自的第二源极走线s112直接连接；两个TFT的漏极d11通过第二漏极走线d112直接连接。
以上将多个薄膜晶体管TFT并联形成薄膜晶体管组的原因与设置信号控制线组的目的是相同的，即降低电阻的作用。如果薄膜晶体管TFT中电阻较大，会使得薄膜晶体管TFT的响应速度较慢或者阈值电压不够导致薄膜晶体管TFT无法正常开启，从而影响薄膜晶体管TFT的工作性能，进而导致阵列基板在显示时会出现画面延迟等问题。故通过多个薄膜晶体管TFT相互并联，降低电阻来克服以上问题。
当然由于多个薄膜晶体管TFT相互并联，故相互并联的每个薄膜晶体管TFT上所施加的信号相同。
如图13-14所示，在上述实施例的基础上，本发明实施例中公开的第二种薄膜晶体管TFT在留空区的设置方式。
其中，薄膜晶体管TFT中的第一半导体层c111、栅极g11和源极s11的设置方式以及具体的连接关系均与上述实施例中的对应相同的部件是相同，在此就不再赘述，以下将详细阐述与其不同之处：
漏极d11包括分别位于第一预设留空区G1和另一第五预设留空区G5的第一漏极走线d111和第二漏极走线d112，其中，第一漏极走线d111和第二漏极走线d112分别由源漏极金属层和栅极金属层图案化形成，两者通过设置于第一预设留空区G1和另一第五预设留空区G5的交叠区域中的第三过孔结构K13实现电连接。本实施方式中，通过将第二漏极走线d112设置于另一第五预设留空区G5，其面积大于位于子像素区域内(像素电极和对应的扫描线之间)的第四预设留空区G4，可以使得第二漏极走线d112与其相邻的扫描线的寄生电容较小，减小对扫描线S上的信号干扰程度，另外从工艺角度上，可以第二漏极走线d112与相邻的扫描线S之间发生短路现象，使得合格品的良率更高。
继续参考图13和14所示，本发明实施例中的栅极动电路元件还包括至少一个薄膜晶体管组，具体来说，薄膜晶体管组包括多个设置于不同留空区的，相互并联的薄膜晶体管TFT。以图13和图14中两个相互并联的薄膜晶体管TFT为例，两者的栅极g11、源极s11、漏极d11相互并联，具体为：两个TFT的栅极g11直接连接；两个TFT的源极s11通过各自的第二源极走线s112直接连接；两个TFT的漏极d11通过第二漏极走线d112直接连接。
如图15-16所示，在上述实施例的基础上，本发明实施例中公开的由一种薄膜晶体管TFT在留空区的设置方式。
其中，薄膜晶体管TFT中的第一半导体c111、栅极g11的设置方式以及具体的连接关系均与上述实施例中的对应相同的部件是相同，在此就不再赘述，以下将详细阐述与其不同之处：
对于源极s11而言，除了包括与上述实施例中相同的第一源极走线s111、第二源极走线s112，同时还包括平行于扫描线S设置的第三源极走线s113，另外，第三源极走线s113位于第一交叠区域OL1中，与第一半导体层c111相对设置；
对于漏极d11而言，除了包括与上述实施例中相同的第一漏极走线d111、第二漏极走线d112，同时还包括平行于扫描线S设置的第三漏极走线d113，另外，第三漏极走线d113位于第一交叠区域OL1中，与第一半导体层c111相对设置；
其中，第三源极走线s113与第三漏极走线d113相对平行设置，且沿沿数据线方向延伸，具有比第二源极走线s112和第二漏极走线d112宽的线宽。
另外，源极s11通过在第三源极走线s113上设置多个过孔结构实现与第一半导体层c111的欧姆接触；漏极d11通过在第三漏极走线d113上设置多个过孔结构实现与第一半导体层c111的欧姆接触。
通过设置上述的第三源极走线s113与第三漏极走线d113，由于在沿数据线方向上的线宽较大，且设置有多个过孔结构，使得其电阻较小，从而使得TFT的整体电阻降低；另外，还可以提高TFT的宽长比，使其工作性能更为稳定。
继续参考图15和16所示，另需说明的是，本发明实施例中的栅极动电路元件还包括至少一个薄膜晶体管组，具体来说，薄膜晶体管组包括多个设置于不同留空区的，相互并联的薄膜晶体管TFT。以图15和图16中两个相互并联的薄膜晶体管TFT为例，两者的栅极g11、源极s11、漏极d11相互并联，具体为：两个TFT的栅极g11直接连接；两个TFT的源极s11通过各自的第二源极走线s112直接连接；两个TFT的漏极d11通过第二漏极走线d112直接连接。
如图17-18所示，在上述实施例的基础上，本发明实施例中公开的第三种薄膜晶体管TFT在留空区的设置方式。
其中，薄膜晶体管TFT中的第一半导体c111、栅极g11和源极s11的形成方式以及具体的连接关系均与上述实施例中的对应相同的部件是相同，在此就不再赘述，以下将详细阐述与其不同之处：
源极s11包括分别位于第一预设留空区G1和第五预设留空区G5的第一源极走线s111和第二源极走线s112，其中，第一源极走线s111和第二源极走线s112分别由源漏极金属层和栅极金属层图案化形成，两者通过设置于第一预设留空区G1和第五预设留空区G5的交叠区域中的第二过孔结构K12实现电连接；
漏极d11包括分别位于第一预设留空区G1和另一第五预设留空区G5的第一漏极走线d111和第二漏极走线d112，其中，第一漏极走线d111和第二漏极走线d112分别由源漏极金属层和栅极金属层图案化形成，两者通过设置于第一预设留空区G1和另一第五预设留空区G5的交叠区域中的第三过孔结构K13实现电连接。
栅极g11是设置于位于两个第五预设留空区G5之间的第四预设留空区G4中；由于第一半导体c111需要设置在栅极与源漏极主体部分的交叠区域，即第一半导体c111设置于第四预设留空区G4和第一预设留空区G1形成的第二交叠区OL2。
本实施方式，通过将第二源极走线s112和第二漏极走线d112设置于相邻的两个第五预设留空区G5，其面积大于位于子像素区域内的第四预设留空区G4，可以使得第二源极走线s112、第二漏极走线d112分别与其相邻的扫描线的寄生电容较小，减小对扫描线S上的信号干扰程度，另外从工艺角度上，可以第二源极走线s112、第二漏极走线d112与相邻的扫描线S之间发生短路现象，使得合格品的良率更高。
另外，该栅极驱动电路VSR中还可以包括二极管型的薄膜晶体管TFT，其结构为将上述实施例中的三极管型的薄膜晶体管TFT中的栅极与源极短接，或者栅极与漏极短接。
如图19和20所示(图20是图19沿gg线方向的截面示意图)，由于本发明实施例中公开的二极管型的薄膜晶体管TFT是基于上述三极管型的薄膜晶体管TFT基础之上的，其栅极g11、源极s11(包括第一源极走线s111和第二源极走线s112)、漏极d11(包括第一漏极走线d111和第二漏极走线d112)和第一半导体c111具体的结构和布置位置可以与上述三极管型的薄膜晶体管TFT相同，在此就不再赘述。
在上述公开第三种薄膜晶体管TFT(如图17-18)的实施例的基础上，本实施例公开了第一种二极管型的薄膜晶体管TFT:
以下将详细阐述栅极与源/漏极的连接方式：
如图19和20所示(图20是图19沿gg线方向的截面示意图)，以栅极g11与源极s11相互短接为例，两者通过第二连接走线L12实现电连接。具体来说，第二连接走线L12可以通过由栅极金属层图案化形成于第二预设留空区G2，并延伸连接栅极g11和第二源极走线s112。如图20所示，第二连接走线L12、栅极g11和第二源极走线s112位于同一金属层，是属于一体化结构。从而实现第二连接走线L12与对应的栅极和源极直接连接，无需另设跨桥结构，使得金属走线布置简化。当然，第二连接走线L12也可以由其他金属层图案化得到，例如源漏极金属层；同时，第二连接走线L12也可以设置在其他留空区，如第一预设留空区G1等，只要能够实现栅极和漏极之间在电学上连接即可。
另外，栅极g11与源极s11可以通过跨线结构或者直接连接的方式实现电连接实现短接而形成二极管型的TFT，具体的连接方式可以采用本领域中常规的过孔结构实现，故在此不再赘述。
当然栅极g11与源极s11之间也可以通过第二连接走线L12实现相互电连接，具体连接方式类似与栅极g11与漏极d11的连接，故就不再详述。
继续参考图19和20所示，本发明实施例中的栅极动电路元件还包括至少一个二极管型的薄膜晶体管组，具体来说，二极管型的薄膜晶体管组包括多个设置于不同留空区的，相互并联的二极管型的薄膜晶体管TFT。以图19和图20中两个相互并联的二极管型的薄膜晶体管TFT为例，两者的栅极g11、源极s11、漏极d11相互并联，具体为：两个TFT的栅极g11直接连接；两个TFT的源极s11通过各自的第二源极走线s112直接连接；两个TFT的漏极d11通过各自的第二漏极走线d112直接连接。
以上将多个二极管型的薄膜晶体管TFT并联形成薄膜晶体管组的原因与设置信号控制线组的目的是相同的，即降低电阻的作用。
在上述公开第一种薄膜晶体管TFT(如图11-12)实施例的基础上，本实施例公开了第二种二极管型的薄膜晶体管TFT:
以下将详细阐述栅极与源/漏极的连接方式：
如图21和22所示(图22是图21沿hh线方向的截面示意图)，以栅极g11与漏极d11相互短接为例，两者通过第二连接走线L12实现电连接。具体来说，第二连接走线L12可以通过由栅极金属层图案化形成于第二预设留空区G2，并延伸连接栅极g11和第二漏极走线d112。如图22所示，第二连接走线L12、栅极g11和第二漏极走线d112位于同一金属层，是属于一体化结构。从而实现第二连接走线L12与对应的栅极和漏极直接连接，无需另设跨桥结构，使得金属走线布置简化。当然，第二连接走线也可以由其他金属层图案化得到，例如源漏极金属层；同时，第二连接走线也可以设置在其他留空区，如第一预设留空区G1等，只要能够实现栅极和漏极之间在电学上连接即可。
另外，栅极g11与源极s11可以通过跨线结构或者直接连接的方式实现电连接实现短接而形成二极管型的TFT，具体的连接方式可以采用本领域中常规的过孔结构实现，故在此不再赘述。
当然栅极g11与源极s11之间也可以通过第二连接走线实现相互电连接，具体连接方式类似与栅极g11与漏极d11的连接，故就不再详述。
继续参考图21和22所示，本发明实施例中的栅极动电路元件还包括至少一个二极管型的薄膜晶体管组，具体来说，二极管型的薄膜晶体管组包括多个设置于不同留空区的，相互并联的二极管型的薄膜晶体管TFT。以图21和图22中两个相互并联的二极管型的薄膜晶体管TFT为例，两者的栅极g11、源极s11、漏极d11相互并联，具体为：两个TFT的栅极g11直接连接；两个TFT的源极s11通过各自的第二源极走线s112直接连接；两个TFT的漏极d11通过各自的第二漏极走线d112直接连接。
以下将详细阐述电容器C在阵列基板上显示区AA的具体设置方式：
如图23至图29所示(其中图23是图24中沿ii线的截面示意图；其中图26是图25中沿jj线的截面示意图)，该栅极驱动电路VSR中的电容器C，一般为平行板电容器，其中多个电容电极是相对设置于不同的金属层中，以实现电容器功能。
具体来说，每个电容器C至少包括相对设置于留空区且相对设置的第一电容电极C11和第二电容电极C12；第一电容电极C11由栅极金属层图案化形成；第二电容电极C12由源漏极金属层图案化形成。
以下将详细阐述电容电极的具体布置方式：
如图23-24所示，在上述实施例的基础上，本发明实施例中公开的第一种电容器C在留空区的设置方式：
第一电容电极C11和第二电容电极C12相对设置于第一预设留空区G1，且两者的延伸方向平行于数据线D。
如图23、24和图29(图29为电容器C1是等效电路图)所示，第一电容电极C11通过第三连接走线L13连接至第一电位V1。另外，从属金属走线简化布置的角度出发，可以将第三连接走线L13与第一电容电极C11同层设置，即均由栅极金属层图案化形成，从而实现第三连接走线L13与对应的第一电容电极C11直接连接，无需另设跨桥结构。当然，第三连接走线L13也可以由其他金属层图案化得到，例如源漏极金属层。
如图23、24和图29所示，第二电容电极C12通过第四连接走线L14连接至第二电位V2。为了最大程度的简化金属走线布置和提高栅极金属层的利用率，可以通过栅极金属层图案化形成第四连接走线L14。由于第二电容电极C12是位于源漏极金属层，故需要通过第四过孔结构K14实现第二电容电极C12和第四连接走线L14的电连接。当然，第四连接走线也可以由其他金属层图案化得到，只要能够保证第二电容电极C12可以连接到对应的第二电位V2即可，具体的结构和连接方式在此不做限定。
另外，在此实施例中，第三连接走线L13需与扫描线S平行设置，故可以将其置于第四预设留空区G4中；第四连接走线L14需与扫描线S平行设置，可以将其置于第五预设留空区G5中。故第四过孔结构K14可以设置在第五预设留空区G5和第一预设留空区G1的交叠区域。
在上述实施方式的基础上，如图25-26和图29所示，本发明实施例中还公开了的第二种电容器C在留空区的设置方式：
其中，第一电容电极C11和第二电容电极C12相对设置于第一预设留空区G1，且两者的延伸方向平行于数据线D，以下将阐述与其不同之处：
第一电容电极C11通过第三连接走L13连接到第一电位V1上，其中，第三连接走线L13包括第一子连接走线L113和第二子连接走线L123，其中第一子连接走线L113与数据线D平行设置于第一预设留空区G1中，且由源漏极金属层图案化形成；第二子连接走线L123与扫描线S平行设置于另一第五预设留空区G5中，属于第三连接走线L13与外接器件连接的部分，且由栅极金属层图案化形成。其中，由于第一子连接走线L113和第二子连接走线L123位于不同的金属层，两者需要通过过孔结构实现电连接。再者，由于第一电容电极C11是由栅极金属层连接，故也是需要通过过孔结构与第一子连接走线L113实现电连接。
本实施方式中，通过将第四连接走线L14和第二子连接走线L123设置在两个相邻的第五留空区G5中，其面积大于位于子像素区域内的第四预设留空区G4，可以使得第四连接走线L14和第二子连接走线L123分别与其相邻的扫描线的寄生电容较小，减小对扫描线S上的信号干扰程度，另外从工艺角度上，可以第四连接走线L14和第二子连接走线L123与相邻的扫描线S之间发生短路现象，使得合格品的良率更高。
如图27所示，在上述实施方式的基础上，本发明实施例中还公开了的第三种电容器C在留空区的设置方式：
第一电容电极C11和第二电容电极C12相对设置于第一预设留空区G1，其中第二电容电极C12还包括与第四连接走线L14平行设置的第一延伸电极C13，该第一延伸电极C13与第二电容电极C12为一体化结构，即是由源漏极金属层图案化形成。
具体来说，第一电容电极C11和与其直接连接的第三连接走线L13分别设置于第一预设留空区G1和第五预设留空区G5；第二电容电极C12和通过第四过孔结构K14连接的第四连接走线L14分别设置于第一预设留空区G1和第三预设留空区G3。另外第二电容电极C12还包括沿扫描线S方向延伸的第一延伸电极C13，该第一延伸电极C13与第三连接走线L13相对设置，且设置于第五预设留空区G5。
本实施例中通过设置第一延伸电极C13，使得第三连接走线L13与其相对设置，如此可以增加第一电容电极C1和第二电容电极C2的基板的正对面积，从而增大整个电容器的存储电荷的能力。
如图28所示，在上述第三种电容器C(图27中所示)设置方式的基础上，本发明实施例中还公开了的第四种电容器C在留空区的设置方式：
第一电容电极C11和第二电容电极C12相对设置于第一预设留空区G1，其中第二电容电极C12还包括与第四连接走线L14平行设置的第一延伸电极C13，其相互的连接关系和形成方式与上述。第三种电容器C设置方式方向，在此就不再赘述，以下将详细阐述，与其不同之处：
如图28所示，第一电容电极C11通过第三连接走L13连接到第一电位V1上。其中，第三连接走线L13包括第一子连接走线L113和第二子连接走线L123，其中第一子连接走线L113与数据线D平行设置于第一预设留空区G1中，且由源漏极金属层图案化形成；第二子连接走线L123与扫描线S平行设置于另一第五预设留空区G5中，属于第三连接走线L13的与外接器件连接的部分，，且由栅极金属层图案化形成。其中，由于第一子连接走线L113和第二子连接走线L123位于不同的金属层，两者需要通过过孔结构实现电连接。再者，由于第一电容电极C11是由栅极金属层连接，故也是需要通过过孔结构与第一子连接走线L113实现电连接。该种电容器C的设置方式，既增大了电容电极相互之间的正对面积增大电容量，同时防止工艺上的扫描线和连接走线之间短路现象，从而提升了产品的良率。
继续参考图23至28所示，本发明实施例中的栅极动电路元件还包括至少一个电容器组，具体来说，电容器组包括多个设置于不同所述留空区，且相互并联的电容器C。
以图23至图28中两个相互并联的电容器C1和电容C2为例，两个第一电容电极C11通过第三连接走线L13直接连接；两个第二电容电极C12通过第四连接走线L14直接连接。
以上将多个电容器C并联形成电容器组的目的是，通过并联方式提高电容量，相互并联的电容器C的个数越多，整体电容量提高越大。可以根据实际对电容器的存储电容的大小来调节并联电容器C的个数，在此不做任何限制。
本发明通过将栅极驱动电路及其栅极驱动电路元件集成在显示区中，从而节省了现有技术中在非显示区即边框区域布置栅极驱动电路元件的空间，从而可以实现窄边框甚至无边框设计。
如图30所示，本发明还公开一种显示面板10，包括上述的TFT阵列基板10b、彩膜基板10c及位于两者之间的显示介质层10a。
如图31所示，本发明还公开一种显示装置200，包括上述的显示面板10。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述液晶显示面板的实施例，重复之处不再赘述。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (28)

1.一种TFT阵列基板，包括：一基板，所述基板上设有显示区；
所述基板上设置有半导体层、覆盖所述半导体层的栅极金属层、覆盖所述栅极金属层的源漏极金属层、和覆盖所述源漏极金属层的公共电极层；
所述基板上设置有覆盖所述公共电极层的像素电极层；
所述显示区包括多条形成于栅极金属层上的扫描线、多条形成于源漏极金属层上的数据线、多条所述扫描线与多条所述数据线交错定义出多个呈阵列布置的子像素；
多个所述子像素相互分离设置，并形成有留空区；
所述显示区还包括多个设置于所述留空区的栅极驱动电路元件；且所述公共电极层覆盖所述栅极驱动电路元件；
所述栅极驱动电路元件包括信号控制线；
所述显示区包括多个第一像素单元；每个所述第一像素单元包括相邻设置的第一子像素和第二子像素；相邻设置的第一数据线和第二数据线位于所述第一子像素和所述第二子像素之间，且所述第一子像素和第二子像素分别与所述第一数据线和第二数据线电连接；
所述留空区包括，设置于两个相邻的所述像素单元之间的第一预设留空区，所述第一预设留空区沿所述数据线方向延伸；
其中，所述信号控制线设置于所述第一预设留空区中，所述信号控制线沿所述数据线方向延伸且与所述扫描线绝缘交叉。
2.如权利要求1所述的TFT阵列基板，其特征在于，所述源漏极金属层和所述公共电极层之间设有第一非导电介质层。
3.如权利要求2所述的TFT阵列基板，其特征在于，所述第一非导电介质层为钝化层或有机膜层。
4.如权利要求3所述的TFT阵列基板，其特征在于，所述有机膜层的厚度为0.8-5μm；钝化层的厚度为0.8-5μm。
5.如权利要求1所述的TFT阵列基板，其特征在于，所述半导体层为低温多晶硅半导体材料。
6.如权利要求1所述的TFT阵列基板，其特征在于，
所述留空区还包括，设置于所述第一数据线和第二数据线之间的第二预设留空区，所述第二预设留空区沿所述数据线方向延伸。
7.如权利要求6所述的TFT阵列基板，其特征在于，在所述显示区中位于同一行的多个所述子像素连接到同一条所述扫描线上；其中，所述显示区包括多个相邻设置的第三子像素和第四子像素；所述第三子像素和第四子像素分别连接到第一扫描线和第二扫描线；其中，所述第一扫描线位于所述第三子像素和所述第四子像素之间；
所述留空区包括，设置于所述第一扫描线和所述第三子像素之间的第三预设留空区，所述第三预设留空区沿所述扫描线方向延伸；
所述留空区还包括，设置于所述第二扫描线和所述第四子像素之间的第四预设留空区，所述第四预设留空区沿所述扫描线方向延伸；
所述留空区还包括，设置于所述第一扫描线和所述第四子像素电极之间的第五预设留空区，所述第五预设留空区沿所述扫描线方向延伸。
8.如权利要求7所述的TFT阵列基板，其特征在于，所述栅极驱动电路元件至少还包括薄膜晶体管和电容器。
9.如权利要求1所述的TFT阵列基板，其特征在于，所述信号控制线包括第一信号走线和第二信号走线；所述第一信号走线由所述栅极金属层图案化形成；所述第二信号走线由所述源漏极金属层图案化形成；所述第一信号走线和第二信号走线通过第一过孔结构连接。
10.如权利要求9所述的TFT阵列基板，其特征在于，所述栅极驱动电路元件还包括至少一个信号控制线组，所述信号控制线组至少包括两条设置于不同的所述第一预设留空区，且相互并联的所述信号控制线；所述信号控制线相互间通过至少一条第一连接走线连接。
11.如权利要求10所述的TFT阵列基板，其特征在于，所述第一连接走线由所述栅极金属层图案化形成，且平行与所述数据线。
12.如权利要求8所述的TFT阵列基板，其特征在于，所述薄膜晶体管包括第一半导体、栅极、源极和漏极；
所述第一半导体由所述半导体层图案化形成，且与所述栅极相对设置；
所述栅极由所述栅极金属层图案化形成；
所述源极由所述栅极金属层和所述源漏极金属层图案化形成；
所述漏极由所述栅极金属层和所述源漏极金属层图案化形成。
13.如权利要求12所述的TFT阵列基板，其特征在于，所述第一半导体设置于由所述第一预设留空区和第五预设留空区形成的第一交叠区域；
所述栅极设置于所述第五预设留空区；
所述源极包括平行于所述数据线设置的第一源极走线和平行于所述扫描线设置的第二源极走线；
其中，所述第一源极走线由所述源漏极金属层图案化形成且设置于所述第一预设留空区；所述第二源极走线由所述栅极金属层图案化形成且设置于所述第三预设留空区；所述第一源极走线与所述第二源极走线通过第二过孔结构电连接；
所述漏极包括平行于所述数据线设置的第一漏极走线和平行于所述扫描线设置的第二漏极走线；
其中，所述第一漏极走线由所述源漏极金属层图案化形成且设置于所述第一预设留空区；所述第二漏极走线由所述栅极金属层图案化形成且设置于所述第四预设留空区或另一所述第五预设留空区；所述第一漏极走线与所述第二漏极走线通过第三过孔结构电连接。
14.如权利要求13所述的TFT阵列基板，其特征在于，所述源极还包括平行于所述扫描线设置的第三源极走线，所述第三源极走线位于所述第一交叠区域；
所述漏极还包括平行于所述扫描线设置的第三漏极走线，所述第三漏极走线位于所述第一交叠区域；
所述第三源极走线与所述第三漏极走线相对设置。
15.如权利要求12所述的TFT阵列基板，其特征在于，所述第一半导体设置于由所述第一预设留空区和第四预设留空区形成的第二交叠区域；
所述栅极设置于所述第四预设留空区；
所述源极包括平行于所述数据线设置的第一源极走线和平行于所述扫描线设置的第二源极走线；
其中，所述第一源极走线由所述源漏极金属层图案化形成且设置于所述第一预设留空区；所述第二源极走线由所述栅极金属层图案化形成且设置于所述第五预设留空区；所述第一源极走线与所述第二源极走线通过第二过孔结构电连接；
所述漏极包括平行于所述数据线设置的第一漏极走线和平行于所述扫描线设置的第二漏极走线；
其中，所述第一漏极走线由所述源漏极金属层图案化形成且设置于所述第一预设留空区；所述第二漏极走线由所述栅极金属层图案化形成且设置于与所述第二源极走线所在的第五预设留空区不同的第五预设留空区；所述第一漏极走线与所述第二漏极走线通过第三过孔结构电连接。
16.如权利要求13或15所述的TFT阵列基板，其特征在于，所述栅极驱动电路元件还包括至少一个薄膜晶体管组，所述薄膜晶体管组包括多个设置于不同所述留空区，且相互并联的所述薄膜晶体管。
17.如权利要求13或15所述的TFT阵列基板，其特征在于，所述薄膜晶体管还包括二极管型薄膜晶体管，所述二极管型薄膜晶体管中的所述栅极与所述源极通过第二连接走线电连接；
或所述二极管型薄膜晶体管中的所述栅极与所述漏极通过第二连接走线电连接。
18.如权利要求17所述的TFT阵列基板，其特征在于，所述第二连接走线由所述栅极金属层图案化形成，且设置于所述第二预设留空区或所述第一预设留空区。
19.如权利要求18所述的TFT阵列基板，其特征在于，所述栅极驱动电路元件还包括至少一个二极管型薄膜晶体管组，所述二极管型薄膜晶体管组包括多个设置于不同所述留空区，且相互并联的所述二极管型薄膜晶体管。
20.如权利要求8所述的TFT阵列基板，其特征在于，所述电容器至少包括位于所述留空区且相对设置的第一电容电极和第二电容电极；所述第一电容电极由所述栅极金属层图案化形成；所述第二电容电极由所述源漏极金属层图案化形成。
21.如权利要求20所述的TFT阵列基板，其特征在于，所述第一电容电极和所述第二电容电极相对设置于所述第一预设留空区，且平行于所述数据线；
所述第一电容电极通过第三连接走线连接至第一电位，所述第三连接走线由所述栅极金属层图案化形成；
所述第二电容电极通过第四连接走线连接至第二电位，所述第四连接走线由所述栅极金属层图案化形成；所述第二电容电极与所述第四连接走线通过第四过孔结构电连接。
22.如权利要求21所述的TFT阵列基板，其特征在于，所述第三连接走线设置于所述第三预设留空区、所述第四预设留空区或所述第五预设留空区，且与所述扫描线线平行；
所述第四连接走线设置于所述第三预设留空区、所述第四预设留空区或所述第五预设留空区，且与所述扫描线线平行。
23.如权利要求21所述的TFT阵列基板，其特征在于，所述第二电容电极还包括与所述第四连接走线平行设置的第一延伸电极；所述第一延伸电极由所述源漏极金属层图案化形成于所述第五预设留空区。
24.如权利要求23所述的TFT阵列基板，其特征在于，所述第一电容电极还包括与所述第三连接走线平行设置的第二延伸电极；所述第二延伸电极由所述栅极金属层图案化形成于所述第五预设留空区；所述第二延伸电极与所述第一延伸电极相对设置。
25.如权利要求21所述的TFT阵列基板，其特征在于，所述栅极驱动电路元件还包括至少一个电容器组，所述电容器组包括多个设置于不同所述留空区，且相互并联的所述电容器。
26.如权利要求7所述的TFT阵列基板，其特征在于，所述第一预设留空区的面积大于所述第二预设留空区；所述第五预设留空区的面积大于所述第三预设留空区；所述第五预设留空区的面积大于所述第四预设留空区。
27.一种显示面板，包括如权利要求1-26任一所述的TFT阵列基板。
28.一种显示装置，包括如权利要求27所述的显示面板。
CN201510181771.XA 2015-04-16 2015-04-16 一种tft阵列基板、显示面板及显示装置 Active CN104849928B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510181771.XA CN104849928B (zh) 2015-04-16 2015-04-16 一种tft阵列基板、显示面板及显示装置
US15/003,792 US9653494B2 (en) 2015-04-16 2016-01-21 Array substrate, display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510181771.XA CN104849928B (zh) 2015-04-16 2015-04-16 一种tft阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN104849928A CN104849928A (zh) 2015-08-19
CN104849928B true CN104849928B (zh) 2019-04-05

Family

ID=53849684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510181771.XA Active CN104849928B (zh) 2015-04-16 2015-04-16 一种tft阵列基板、显示面板及显示装置

Country Status (2)

Country Link
US (1) US9653494B2 (zh)
CN (1) CN104849928B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102292514B1 (ko) * 2014-11-19 2021-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104898333B (zh) * 2015-06-17 2017-07-28 合肥鑫晟光电科技有限公司 一种阵列基板及其线不良维修方法、显示装置
KR102481785B1 (ko) * 2015-12-30 2022-12-26 엘지디스플레이 주식회사 액정표시장치
KR102485374B1 (ko) * 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
TWI590434B (zh) * 2016-03-16 2017-07-01 錸寶科技股份有限公司 顯示面板
CN106128354B (zh) * 2016-09-12 2018-01-30 武汉华星光电技术有限公司 平面显示装置及其扫描驱动电路
CN106205398B (zh) * 2016-09-29 2020-06-12 昆山工研院新型平板显示技术中心有限公司 一种柔性折叠显示屏及制备方法
CN106950770B (zh) * 2017-03-28 2019-08-02 厦门天马微电子有限公司 阵列基板及其制造方法和显示装置
US10424602B2 (en) * 2017-05-12 2019-09-24 Au Optronics Corporation Display panel
KR20190010052A (ko) * 2017-07-20 2019-01-30 엘지전자 주식회사 디스플레이 디바이스
TWI677864B (zh) * 2018-06-28 2019-11-21 友達光電股份有限公司 顯示裝置
JP7036921B2 (ja) * 2018-06-29 2022-03-15 京セラ株式会社 表示装置
WO2020107663A1 (zh) 2018-11-29 2020-06-04 惠科股份有限公司 阵列基板和显示面板
CN109298575A (zh) * 2018-11-29 2019-02-01 惠科股份有限公司 阵列基板和显示面板
CN109557733B (zh) * 2018-12-28 2022-04-12 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN112185267B (zh) * 2019-06-12 2022-03-29 云谷（固安）科技有限公司 电路基板、显示面板及显示装置
TWI726564B (zh) 2019-12-31 2021-05-01 財團法人工業技術研究院 具備閘極驅動器的畫素陣列及矩陣式感測器陣列
CN111123574B (zh) * 2020-01-16 2022-05-03 深圳市华星光电半导体显示技术有限公司 一种显示面板、显示装置及电子设备
JP2023520104A (ja) * 2020-03-31 2023-05-16 ジョンソン、マッセイ、パブリック、リミテッド、カンパニー Ｉｎ－ｓｉｔｕでのｐｔ固定によるアンモニアスリップ触媒
WO2021203422A1 (zh) * 2020-04-10 2021-10-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20220079760A (ko) * 2020-12-04 2022-06-14 삼성디스플레이 주식회사 디스플레이 장치
CN112764284A (zh) * 2021-02-07 2021-05-07 Tcl华星光电技术有限公司 阵列基板及显示面板
TWI767701B (zh) * 2021-05-13 2022-06-11 友達光電股份有限公司 電路基板以及檢測方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983132A (zh) * 2012-11-29 2013-03-20 京东方科技集团股份有限公司 阵列基板和显示装置
CN203455566U (zh) * 2013-09-17 2014-02-26 上海天马微电子有限公司 一种薄膜晶体管阵列基板及液晶显示装置
CN104464533A (zh) * 2014-12-10 2015-03-25 京东方科技集团股份有限公司 一种显示面板、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545653B1 (en) * 1994-07-14 2003-04-08 Matsushita Electric Industrial Co., Ltd. Method and device for displaying image signals and viewfinder
US20010043175A1 (en) * 1996-10-22 2001-11-22 Masahiro Yasukawa Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
JP4460784B2 (ja) * 2001-01-31 2010-05-12 シャープ株式会社 液晶表示装置
KR101111995B1 (ko) * 2003-12-02 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 디스플레이 장치 및 액정 디스플레이장치, 그리고 그 제조방법
US7691685B2 (en) * 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2006011671A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
JP2006139058A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 液晶表示装置および電子機器
JP5427552B2 (ja) * 2009-10-30 2014-02-26 株式会社ジャパンディスプレイ 液晶表示装置
EP3564742B1 (en) * 2012-10-30 2022-02-23 Sharp Kabushiki Kaisha Active-matrix substrate and display panel including the same
US9001285B2 (en) * 2013-01-22 2015-04-07 Htc Corporation Electronic device and display panel thereof
CN104240658B (zh) * 2014-07-24 2016-08-24 京东方科技集团股份有限公司 一种阵列基板及显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983132A (zh) * 2012-11-29 2013-03-20 京东方科技集团股份有限公司 阵列基板和显示装置
CN203455566U (zh) * 2013-09-17 2014-02-26 上海天马微电子有限公司 一种薄膜晶体管阵列基板及液晶显示装置
CN104464533A (zh) * 2014-12-10 2015-03-25 京东方科技集团股份有限公司 一种显示面板、显示装置

Also Published As

Publication number Publication date
US20160307937A1 (en) 2016-10-20
US9653494B2 (en) 2017-05-16
CN104849928A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN104849928B (zh) 一种tft阵列基板、显示面板及显示装置
CN104793417B (zh) 一种tft阵列基板、显示面板及显示装置
CN207380420U (zh) 一种阵列基板及显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN103941507B (zh) 一种阵列基板、显示面板及显示装置
CN102135691B (zh) 阵列基板及其制造方法和液晶显示器
CN104483771B (zh) 一种tft阵列基板、显示面板及显示装置
CN101299122B (zh) 液晶显示面板及其制造方法
CN100422806C (zh) 液晶显示装置
CN101097333B (zh) 液晶显示器件及其制造方法
JP6332953B2 (ja) アレイ基板およびその駆動制御方法並びに表示装置
CN102156359A (zh) 阵列基板、液晶面板和液晶显示器及驱动方法
CN104253132B (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN106125421B (zh) 一种阵列基板、驱动方法、显示面板及显示装置
CN108711575A (zh) 显示面板和显示装置
CN104977740A (zh) 显示基板及其制备方法、显示装置
CN103760702A (zh) 显示面板
CN102629059B (zh) 阵列基板及制造方法、液晶面板和液晶显示器
WO2010111848A1 (zh) 像素电极结构
JP6789120B2 (ja) アレイ基板及びその駆動方法と表示装置
WO2018049927A1 (zh) 阵列基板及显示器件
CN106405963A (zh) 阵列基板及包括该阵列基板的显示面板
CN106547127A (zh) 阵列基板、液晶显示面板和显示装置
CN105655348B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
US8723901B2 (en) Liquid crystal display and method of driving the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201208

Address after: Room A-430, 4th Floor, Block A, Phase II, Guangxi Huike Science and Technology Co., Ltd., 336 East Extension Line of Beihai Avenue, Beihai Industrial Park, Guangxi Zhuang Autonomous Region

Patentee after: BEIHAI HKC PHOTOELECTRIC TECHNOLOGY Co.,Ltd.

Address before: 5-6 / F, building D, huilongda Industrial Park, Shuitian Private Industrial Park, Shiyan street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Haiyun Communication Co.,Ltd.

Effective date of registration: 20201208

Address after: 5-6 / F, building D, huilongda Industrial Park, Shuitian Private Industrial Park, Shiyan street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Haiyun Communication Co.,Ltd.

Address before: 201108 Shanghai city Minhang District Huaning Road No. 3388

Patentee before: Shanghai AVIC Optoelectronics Co.,Ltd.

Patentee before: Tianma Micro-Electronics Co.,Ltd.

TR01 Transfer of patent right