CN104835836B - 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 - Google Patents
一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 Download PDFInfo
- Publication number
- CN104835836B CN104835836B CN201510267181.9A CN201510267181A CN104835836B CN 104835836 B CN104835836 B CN 104835836B CN 201510267181 A CN201510267181 A CN 201510267181A CN 104835836 B CN104835836 B CN 104835836B
- Authority
- CN
- China
- Prior art keywords
- column
- drift region
- buffer layer
- channel
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000002146 bilateral effect Effects 0.000 title claims abstract description 11
- 238000009792 diffusion process Methods 0.000 title claims abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 10
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 10
- 230000005669 field effect Effects 0.000 title claims abstract description 9
- 230000009977 dual effect Effects 0.000 title claims abstract description 7
- 230000005684 electric field Effects 0.000 claims abstract description 21
- 230000000694 effects Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000009826 distribution Methods 0.000 abstract description 6
- 108091006146 Channels Proteins 0.000 description 12
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出了一种具有双电场调制效应的横向超结双扩散金属氧化物半导体场效应管(Super junction LDMOS SJ‑LDMOS)。该器件中，超结漂移区的缓冲层与沟道之间以外延层突起的结构形成间隔，使得缓冲层边缘对靠近沟道的超结漂移区电场产生调制作用；超结漂移区中P柱的长度短于N柱，即P柱与漏区保持距离，避免P柱与漏区连接产生的高峰电场，并且使得P柱边缘对靠近漏区的超结漂移区电场产生调制作用。这样，利用超结漂移区下方的部分缓冲层和漂移区上部分P柱的结构对器件的漂移区进行两处电场调制，使得器件表面的电场分布趋于均匀，在保证器件低导通电阻的条件下，大幅度提高了器件的击穿电压。
Description
技术领域
本发明涉及半导体器件领域，特别是涉及一种横向超结双扩散金属氧化物半导体场效应管。
背景技术
以横向双扩散MOS(Lateral Double-diffused MOS，LDMOS)为代表的高耐压、低导通电阻的横向功率器件广泛应用在高压集成电路(high voltage integrated circuit，HVIC)和智能功率集成电路(smart power integrated circuit，SPIC)中。超结SJ(SuperJunction)技术能够使得在一定的击穿电压BV(Breakdown Voltage)条件下具有非常低的导通电阻RON，被应用于LDMOS形成SJ-LDMOS结构打破了传统功率MOS器件的极限关系。然而在SJ-LDMOS实现的过程中遇到了许多问题，包括衬底辅助耗尽效应SAD(SubstrateAssisted Depletion)，即在P型硅衬底上实现的SJ-LDMOS，由于N柱漂移区同时被相邻P柱和P型衬底辅助耗尽，导致Super Junction的电荷不能完全补偿，造成BV大幅度降低。传统具有缓冲层结构的Super Junction能够有效的消除衬底辅助耗尽效应，但是器件的击穿电压仍然不够理想。
发明内容
本发明提出了一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管，能够有效优化器件表面的电场分布，有效提高器件的击穿电压。
本发明的技术方案如下：
具有双电场调制效应的横向超结双扩散金属氧化物半导体场效应管，包括：
半导体材料的衬底；
在所述衬底上生长的外延层；
在所述外延层上形成的基区和缓冲层；
位于缓冲层上的超结漂移区和漏区，超结漂移区由若干相间排列的N柱和P柱构成；
在所述基区上形成的沟道，沟道与超结漂移区相接，在所述基区上形成沟道衬底接触并与靠近沟道一侧短接形成源区；
对应于沟道的栅绝缘层以及栅极；
分别在源区和漏区上形成的源极和漏极；
在以上与现有技术相同的共同基础上，本发明的结构改变主要是：
所述缓冲层与沟道之间以外延层突起的结构形成间隔，使得缓冲层边缘对靠近沟道的超结漂移区电场产生调制作用；
所述P柱的长度短于N柱，即P柱与漏区保持距离，避免P柱与漏区连接产生的高峰电场，并且使得P柱边缘对靠近漏区的超结漂移区电场产生调制作用。
基于上述基本方案，本发明还进一步做如下优化限定：
上述缓冲层与沟道的距离约为超结漂移区长度的1/3。
上述P柱的长度比N的长度短大约1/3。
缓冲层掺杂的浓度与缓冲层厚度的乘积满足电荷平衡原理，使得能够有效消除衬底辅助耗尽效应。在缓冲层厚度相同的情况下，本发明的“部分缓冲层”掺杂的浓度比传统的“全部缓冲层”的掺杂浓度高2倍左右。例如：在缓冲层厚度为2μm时，传统结构的缓冲层掺杂浓度约为2×1015cm-3，本发明的缓冲层的掺杂浓度为4×1015cm-3。
本发明技术方案的有益效果如下：
利用超结漂移区下方的部分缓冲层和漂移区上部分P柱的结构对器件的漂移区进行两处电场调制，使得器件表面的电场分布趋于均匀，在保证器件低导通电阻的条件下，大幅度提高了器件的击穿电压。
在Super Junction LDMOS超结漂移区的下方采用部分缓冲层的结构，部分缓冲层的边缘对靠近器件沟道的漂移区上的电场进行调制，引入第一个电场峰；P柱的长度短于N柱，使得P柱与漏端不连接，一方面避免了P柱与漏端连接时产生的高峰电场，另一方面P柱边缘对漂移区电场调制，引入第二个电场峰，使得器件漂移区表面的电场分布更加均匀，大幅度有效地提高了器件的击穿电压。
在缓冲层厚度相同的情况下，本发明的“部分缓冲层”掺杂的浓度比传统的“全部缓冲层”的掺杂浓度高2倍左右，能够有效的消除衬底辅助耗尽效应，达到电荷完全补偿的效果。
附图说明
图1为本发明实施例的结构示意图(正视图)；
图2为本发明实施例的三维剖视示意图(为了便于标注，对超结、漂移区绝缘层以及阶梯场氧化层等作了部分立体断面)；
附图标号说明：
1-源极；2-栅极；3-栅绝缘层；41-42-超结漂移区；41-N柱；42-P柱(P柱长度小于N柱)；5-漏电极；6-漏区；7-部分缓冲层；8-外延层；9-衬底；10-基区；11-源区；12-沟道。
具体实施方式
如图1所示，本发明为具有双电场调制的横向超结双扩散金属氧化物半导体场效应管的结构包括：
半导体材料的衬底9；
位于衬底上的外延层8；
外延层上左端为基区10，中间部分为部分缓冲层7，右端为漏区6；
基区10上左端为源区11，源区上为源电极1；
基区10上右端为沟道12，沟道上为栅绝缘层3，栅绝缘层3上为栅电极2，漏区6上为漏电极5。
将Super Junction应用于LDMOS可以有效的降低了漂移区的导通电阻。又由于Super Junction下方为缓冲层，可以有效地降低衬底辅助耗尽效应，使得器件具有很高的击穿电压。为了进一步优化器件表面的电场分布，利用部分缓冲层结构对器件漂移区的电场进行调制，引入第一个电场峰；P柱的长度短于N柱，避免了P柱与漏端连接时的高峰电场，并且P柱边缘对靠近漏端附近的漂移区电场进行调制引入第二个电场峰。两个电场峰的引入使得器件表面的电场分布更加均匀，大幅度提高了器件的击穿电压。
以N沟道LDMOS为例，具体可以通过以下步骤进行制备：
1)半绝缘材料(包括Si、SiC和GaAs等)的衬底上外延高电阻率的P型层；
2)在外延层上形成P型基区；
3)在外延层上形成部分N型缓冲层，掺杂浓度比传统的全部缓冲层的掺杂浓度高2倍左右；
4)利用离子注入技术在缓冲层上从P型基区边缘到另一端形成N柱与P柱相间排列的超结漂移区，P柱的长度比N的长度短大约1/3；缓冲层与沟道的距离约为超结漂移区长度的1/3；
5)在器件表面形成有源区；
6)在有源区上形成栅氧化层；
7)在栅氧化层上淀积多晶硅刻蚀形成栅电极；
8)进行高浓度N型离子注入，在基区形成沟道，同时在器件超结边缘形成漏区；
9)进行高浓度P型离子注入，形成沟道衬底接触；
10)在器件表面淀积钝化层，并刻蚀接触孔。
11)淀积金属并刻蚀形成漏极和源极。
经实验，该器件与传统器件在漂移区相同的情况下，击穿电压提高约40％。
当然，本发明中的LDMOS也可以为P型沟道，其结构与N沟道LDMOS等同，亦应属于本申请权利要求的保护范围，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。
Claims (3)
1.一种具有双电场调制效应的横向超结双扩散金属氧化物半导体场效应管，包括：
半导体材料的衬底；
在所述衬底上生长的外延层；
在所述外延层上形成的基区和缓冲层；
位于缓冲层上的超结漂移区和漏区，超结漂移区与缓冲层直接接触，超结漂移区由若干相间排列的N柱和P柱构成；
在所述基区上形成的沟道，沟道与超结漂移区相接；
在所述基区上形成的源区；
对应于沟道的栅绝缘层以及栅极；
分别在源区和漏区上形成的源极和漏极；
其特征在于：
所述缓冲层与沟道之间以外延层突起的结构形成间隔，使得缓冲层边缘对靠近沟道的超结漂移区电场产生调制作用；所述缓冲层的掺杂浓度与缓冲层厚度的乘积满足电荷平衡原理，达到电荷完全补偿；
所述P柱的长度短于N柱，即P柱与漏区保持距离，避免P柱与漏区连接产生的高峰电场，并且使得P柱边缘对靠近漏区的超结漂移区电场产生调制作用。
2.根据权利要求1所述的横向超结双扩散金属氧化物半导体场效应管，其特征在于：所述缓冲层与沟道的距离为超结漂移区长度的1/3。
3.根据权利要求1所述的横向超结双扩散金属氧化物半导体场效应管，其特征在于：所述P柱的长度比N柱的长度短1/3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510267181.9A CN104835836B (zh) | 2015-05-22 | 2015-05-22 | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510267181.9A CN104835836B (zh) | 2015-05-22 | 2015-05-22 | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104835836A CN104835836A (zh) | 2015-08-12 |
| CN104835836B true CN104835836B (zh) | 2018-11-30 |
Family
ID=53813601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510267181.9A Active CN104835836B (zh) | 2015-05-22 | 2015-05-22 | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104835836B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870189B (zh) * | 2016-04-21 | 2019-07-19 | 西安电子科技大学 | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 |
| CN106206677B (zh) * | 2016-08-25 | 2019-09-27 | 电子科技大学 | 横向高压功率器件的结终端结构 |
| CN108198850B (zh) * | 2017-12-26 | 2020-08-21 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN108258050B (zh) * | 2017-12-26 | 2020-08-21 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 |
| CN110212032B (zh) * | 2019-05-31 | 2021-04-13 | 西安电子科技大学 | 一种栅控双极-场效应复合元素半导体基横向双扩散金属氧化物半导体晶体管 |
| CN113410298B (zh) * | 2020-03-16 | 2023-04-25 | 电子科技大学 | 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130012A (zh) * | 2010-12-31 | 2011-07-20 | 中国科学院上海微***与信息技术研究所 | Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法 |
| CN104124274A (zh) * | 2014-01-14 | 2014-10-29 | 西安后羿半导体科技有限公司 | 超结横向双扩散金属氧化物半导体场效应管及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4534303B2 (ja) * | 2000-04-27 | 2010-09-01 | 富士電機システムズ株式会社 | 横型超接合半導体素子 |
| US8692324B2 (en) * | 2005-07-13 | 2014-04-08 | Ciclon Semiconductor Device Corp. | Semiconductor devices having charge balanced structure |
-
2015
- 2015-05-22 CN CN201510267181.9A patent/CN104835836B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130012A (zh) * | 2010-12-31 | 2011-07-20 | 中国科学院上海微***与信息技术研究所 | Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法 |
| CN104124274A (zh) * | 2014-01-14 | 2014-10-29 | 西安后羿半导体科技有限公司 | 超结横向双扩散金属氧化物半导体场效应管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104835836A (zh) | 2015-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9947779B2 (en) | Power MOSFET having lateral channel, vertical current path, and P-region under gate for increasing breakdown voltage | |
| CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| US8742495B2 (en) | High-voltage vertical transistor with a varied width silicon pillar | |
| US7626233B2 (en) | LDMOS device | |
| US8466513B2 (en) | Semiconductor device with enhanced mobility and method | |
| CN101300679B (zh) | 制造半导体器件的方法 | |
| JP2018186270A (ja) | トレンチ下部にオフセットを有するＳｉＣ半導体デバイス | |
| US8680608B2 (en) | Power semiconductor device with a low on resistence | |
| CN111816707B (zh) | 消除体内曲率效应的等势降场器件及其制造方法 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN107093622B (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN109935633B (zh) | Ldmos器件 | |
| CN108807541A (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| US10068972B2 (en) | Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage | |
| CN104733532A (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| CN105845736A (zh) | 一种ldmos器件结构及制作方法 | |
| CN107564965A (zh) | 一种横向双扩散mos器件 | |
| CN111725321B (zh) | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| CN105870189A (zh) | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 | |
| US20110169080A1 (en) | Charge balance power device and manufacturing method thereof | |
| CN108258050A (zh) | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN107180874A (zh) | 一种积累型的深槽超结dmos器件 | |
| CN108198850B (zh) | 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |