CN104124274A - 超结横向双扩散金属氧化物半导体场效应管及其制作方法 - Google Patents

超结横向双扩散金属氧化物半导体场效应管及其制作方法 Download PDF

Info

Publication number
CN104124274A
CN104124274A CN201410016374.2A CN201410016374A CN104124274A CN 104124274 A CN104124274 A CN 104124274A CN 201410016374 A CN201410016374 A CN 201410016374A CN 104124274 A CN104124274 A CN 104124274A
Authority
CN
China
Prior art keywords
super
semiconductor substrate
conduction type
district
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410016374.2A
Other languages
English (en)
Inventor
段宝兴
袁小宁
董超
范玮
朱樟明
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN HOOYI SEMICONDUCTOR TECHNOLOGY Co Ltd
Xidian University
Original Assignee
XI'AN HOOYI SEMICONDUCTOR TECHNOLOGY Co Ltd
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN HOOYI SEMICONDUCTOR TECHNOLOGY Co Ltd, Xidian University filed Critical XI'AN HOOYI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201410016374.2A priority Critical patent/CN104124274A/zh
Publication of CN104124274A publication Critical patent/CN104124274A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件领域，公开了一种超结横向双扩散金属氧化物半导体场效应管及其制作方法。该SJ-LDMOS的有源区包括横向超结结构和形成在横向超结结构下方的埋区，通过设置埋区与半导体衬底的导电类型不同，从而半导体衬底和埋区可以同时辅助耗尽横向超结结构的N型柱区和P型柱区，补偿了衬底辅助效应造成的N型柱区和P型柱区之间的电荷不平衡，可以获得较高的横向击穿电压。同时，半导体衬底和埋区之间的PN结向半导体衬底的表面和纵向方向各引入了一个高电场峰，可以通过电场调制效应得到更均匀的横向和纵向电场分布，因而可以获得更高的横向和纵向击穿电压。

Description

超结横向双扩散金属氧化物半导体场效应管及其制作方法
技术领域
本发明涉及半导体器件领域，特别是涉及一种超结横向双扩散金属氧化物半导体场效应管及其制作方法。
背景技术
横向双扩散金属氧化物半导体场效应管（Lateral Double-diffused MOSFET，简称LDMOS）由于具有易于与低压器件集成等优点，而成为智能功率集成电路和片上***设计中的关键器件。其主要特征在于基区和漏区之间加入一段相对较长的轻掺杂漂移区，该漂移区的掺杂类型与漏区一致，通过加入漂移区，可以起到分担击穿电压的作用，提高了LDMOS的击穿电压。LDMOS的优化目标是低的导通电阻，使传导损失最小化。
超结（super junction）结构是交替排列的N型柱区和P型柱区，如果用超结结构来取代LDMOS的漂移区，就形成了超结LDMOS，简称SJ-LDMOS。理论上，超结结构通过N型柱区和P型柱区之间的电荷平衡能够得到高的击穿电压，而通过重掺杂的N型柱区和P型柱区可以获得很低的导通电阻，因此，超结器件可以在击穿电压和导通电阻两个关键参数之间取得一个很好的折衷。
但是对于SJ-LDMOS，由于衬底辅助耗尽N型柱（或P型柱），使得器件击穿时，P型柱（或N型柱）不能完全耗尽，打破了N型柱区和P型柱区之间的电荷平衡，降低了SJ-LDMOS器件的横向击穿电压。
发明内容
本发明提供一种超结横向双扩散金属氧化物半导体场效应管及其制作方法，用以解决衬底辅助耗尽效应降低了SJ-LDMOS的横向击穿电压的问题，并且进一步提高器件的横向和纵向击穿电压。
为解决上述技术问题，本发明提供一种超结横向双扩散金属氧化物半导体场效应管，包括第一导电类型的半导体衬底和形成在所述半导体衬底表面的有源区和栅区，所述有源区包括：
第一导电类型的基区；
第二导电类型的源区，形成在所述基区中；
第二导电类型的漏区，所述源区和漏区位于所述栅区的两侧；
横向超结结构，包括横向交替排列的N型柱区和P型柱区，位于所述基区和漏区之间，其中，
所述有源区还包括第二导电类型的埋区，形成在所述半导体衬底中，并位于所述横向超结结构的下方。
本发明还提供一种如上所述的超结横向双扩散金属氧化物半导体场效应管的制作方法，包括在一第一导电类型的半导体衬底的表面形成有源区和栅区的步骤，所述形成有源区的步骤包括：
在所述半导体衬底中形成第一导电类型的基区；
在所述基区中形成第二导电类型的源区；
在所述半导体衬底中形成第二导电类型的漏区，所述源区和漏区位于所述栅区的两侧；
在所述体区和漏区之间形成横向超结结构，所述横向超结结构包括横向交替排列的N型柱区和P型柱区，其中，
所述形成有源区的步骤还包括：
在所述半导体衬底中形成第二导电类型的埋区，所述埋区位于所述横向超结结构的下方。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过在横向超结结构的下方形成与半导体衬底导电类型不同的埋区，从而半导体衬底和埋区可以同时辅助耗尽横向超结结构的N型柱区和P型柱区，补偿了衬底辅助效应造成的N型柱区和P型柱区之间的电荷不平衡，可以获得较高的横向击穿电压。同时，半导体衬底和埋区之间的PN结向半导体衬底的表面和纵向方向各引入了一个高电场峰，可以通过电场调制效应得到更均匀的横向和纵向的电场分布，因而可以获得更高的横向和纵向击穿电压。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中SJ-LDMOS结构的三维视图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
如图1所示，本发明提供一种超结横向双扩散金属氧化物半导体场效应管，简称SJ-LDMOS，其包括P型半导体衬底7和形成在半导体衬底7表面的有源区和栅区2。有源区包括N型源区1、N型漏区5、P型基区8和横向超结结构。其中，基区8作为MOS管的沟道，源区1形成在基区8中，源区1和漏区5位于栅区2的两侧。横向超结结构包括横向交替排列的N型柱区3和P型柱区4，重掺杂的N型柱区3和P型柱区4降低了SJ-LDMOS的导通电阻，使传导损失最小化。
本发明中SJ-LDMOS的有源区还包括N型埋区6，形成在半导体衬底7中，并位于所述横向超结结构的下方。通过设置导电类型不同的半导体衬底7埋区6，能够同时辅助耗尽横向超结结构的N型柱区3和P型柱区4，补偿了衬底辅助效应造成的N型柱区3和P型柱区4之间的电荷不平衡，可以获得较高的横向击穿电压。同时，半导体衬底7和埋区6之间的PN结向半导体衬底7的表面和纵向方向引入了一个高电场峰，可以通过电场调制效应得到更均匀的横向和纵向的电场分布，因而可以获得更高的横向和纵向的击穿电压，大大提高了SJ-LDMOS的性能。
本发明的工作原理为：
对于传统的SJ-LDMOS，由于P型半导体衬底7辅助耗尽所述超结结构的N型柱区3，使得器件达到临界击穿时，P型柱区4不能完全耗尽，因而其耐压值较低。而本发明中当N型埋区6上面的P型半导体衬底7耗尽时，N型埋区6中的多数载流子发挥其作用，辅助P型柱区4耗尽，从而克服了SJ-LDMOS器件中的衬底辅助效应，获得了较高的击穿电压值。其次，P型半导体衬底7和N型埋区6之间的PN结向半导体衬底7的表面引入了一个高电场峰，它可以通过电场调制效应得到一个更均匀的电场分布，因而可以获得更高的横向电压。
需要说明的是，为了便于描述，本发明中定义半导体衬底形成有有源区和栅区的表面的延伸方向为横向。
其中，埋区6的上方到所述横向超结结构下方的距离小于数微米。埋区6的横截面和纵截面可以为规则图形，如方形、圆形。
进一步地，本实施例中的埋区6靠近漏区5设置，由于半导体衬底7和埋区6之间的PN结降低了体内电场的高电场峰值，新产生的高电场峰值通过调制体内电场的分布，能够降低靠近漏区5的体电场，提高SJ-LDMOS的纵向击穿电压，进一步提高SJ-LDMOS的性能。
在实际工艺过程中，制作埋区6时的离子注入为高能耗，且对超结的结构和浓度产生影响。为解决上述技术问题，本实施例中形成埋区的步骤包括：
在所述半导体衬底中形成N型区域；
在所述N型区域的表面形成轻掺杂的外延层。
通过上述步骤可以降低离子注入的能耗，并减少对超结的结构和浓度的影响。其中，所述外延层的导电类型为P型。
进一步地，设置埋区6的宽度小于横向超结结构的宽度，这里的宽度是指埋区6和横向超结结构从靠近源区1的一侧到靠近漏区5的一侧的长度。
需要说明的是：埋区6到上述超结结构底部和漏区5底部的距离，需要根据对具体SJ-LDMOS击穿特性、导通特性和固有体二极管的要求来具体设定；埋区6的掺杂浓度、长度、厚度和宽度，也可以根据对具体SJ-LDMOS击穿特性、导通特性和固有体二极管的要求来具体设定。
所述超结结构的N型柱区和P型柱区的掺杂浓度、长度、厚度和宽度，可以根据对具体SJ-LDMOS击穿特性、导通特性和固有体二极管的要求来具体设定；所述超结结构的N型柱区和P型柱区的数量和排列方式，可以根据对具体SJ-LDMOS击穿特性、导通特性和固有体二极管的要求来具体设定。
本发明的技术方案通过在横向超结结构的下方形成与半导体衬底导电类型不同的埋区，从而半导体衬底和埋区可以同时辅助耗尽横向超结结构的N型柱区和P型柱区，补偿了衬底辅助效应造成的N型柱区和P型柱区之间的电荷不平衡，可以获得较高的横向击穿电压。同时，半导体衬底和埋区之间的PN结向半导体衬底的表面和纵向方向各引入了一个高电场峰，可以通过电场调制效应得到更均匀的横向和纵向电场分布，因而可以获得更高的横向和纵向击穿电压。
实施例二
基于同一发明构思，本发明还提供一种制作实施例一中的SJ-LDMOS的方法，包括在一第一导电类型的半导体衬底的表面形成有源区和栅区的步骤，所述形成有源区的步骤包括：
在所述半导体衬底中形成第一导电类型的基区；
在所述基区中形成第二导电类型的源区；
在所述半导体衬底中形成第二导电类型的漏区，所述源区和漏区位于所述栅区的两侧；
在所述基区和漏区之间形成，所述横向超结结构包括横向交替排列的N型柱区和P型柱区。
所述形成有源区的步骤还包括：
在所述半导体衬底中形成第二导电类型的埋区，所述埋区位于所述横向超结结构的下方。
通过上述步骤，在横向超结结构的下方形成与半导体衬底导电类型不同的埋区，从而半导体衬底和埋区可以同时辅助耗尽横向超结结构的N型柱区和P型柱区，补偿了衬底辅助效应造成的N型柱区和P型柱区之间的电荷不平衡，可以获得较高的横向击穿电压。同时，半导体衬底和埋区之间的PN结向半导体衬底的表面和纵向方向各引入了一个高电场峰，它可以通过电场调制效应得到一个更均匀的横向和纵向电场分布，因而可以获得更高的横向和纵向击穿电压。
优选地，在靠近所述漏区的位置形成所述埋区。由于半导体衬底和埋区之间的PN结降低了体内电场的高电场峰值，新产生的高电场峰值通过调制体内电场的分布，能够降低靠近漏区的体电场，提高SJ-LDMOS的纵向击穿电压，进一步提高SJ-LDMOS的性能。
进一步地，为了降低制作埋区时离子注入的能耗，并减少对超结的结构和浓度产生影响，本实施例中形成埋区的步骤包括：
在所述半导体衬底中形成第二导电类型的区域；
在所述第二导电类型的区域的表面形成轻掺杂的外延层。
通过上述步骤形成的埋区可以降低离子注入时的能耗，并减少对超结的结构和浓度的影响。
其中，所述外延层的类型为第一导电类型。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (8)

1.一种超结横向双扩散金属氧化物半导体场效应管，包括第一导电类型的半导体衬底和形成在所述半导体衬底表面的有源区和栅区，所述有源区包括：
第一导电类型的基区；
第二导电类型的源区，形成在所述基区中；
第二导电类型的漏区，所述源区和漏区位于所述栅区的两侧；
横向超结结构，包括横向交替排列的N型柱区和P型柱区，位于所述基区和漏区之间，其特征在于，
所述有源区还包括第二导电类型的埋区，形成在所述半导体衬底中，并位于所述横向超结结构的下方。
2.根据权利要求1所述的超结横向双扩散金属氧化物半导体场效应管，其特征在于，所述埋区靠近所述漏区设置。
3.根据权利要求1所述的超结横向双扩散金属氧化物半导体场效应管，其特征在于，所述埋区的宽度小于横向超结结构的宽度。
4.根据权利要求1-3任一项所述的超结横向双扩散金属氧化物半导体场效应管，其特征在于，所述埋区的横截面为规则图形。
5.根据权利要求1-3任一项所述的超结横向双扩散金属氧化物半导体场效应管，其特征在于，所述埋区的纵截面为规则图形。
6.一种如权利要求1-5任一项所述的超结横向双扩散金属氧化物半导体场效应管的制作方法，包括在一第一导电类型的半导体衬底的表面形成有源区和栅区的步骤，所述形成有源区的步骤包括：
在所述半导体衬底中形成第一导电类型的基区；
在所述基区中形成第二导电类型的源区；
在所述半导体衬底中形成第二导电类型的漏区，所述源区和漏区位于所述栅区的两侧；
在所述基区和漏区之间形成横向超结结构，所述横向超结结构包括横向交替排列的N型柱区和P型柱区，其特征在于，
所述形成有源区的步骤还包括：
在所述半导体衬底中形成第二导电类型的埋区，所述埋区位于所述横向超结结构的下方。
7.根据权利要求6所述的制作方法，其特征在于，在靠近所述漏区的位置形成所述埋区。
8.根据权利要求6所述的制作方法，其特征在于，在所述半导体衬底中形成第二导电类型的埋区的步骤包括：
在所述半导体衬底中形成第二导电类型的区域；
在所述第二导电类型的区域的表面形成第一导电类型轻掺杂的外延层。
CN201410016374.2A 2014-01-14 2014-01-14 超结横向双扩散金属氧化物半导体场效应管及其制作方法 Pending CN104124274A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410016374.2A CN104124274A (zh) 2014-01-14 2014-01-14 超结横向双扩散金属氧化物半导体场效应管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410016374.2A CN104124274A (zh) 2014-01-14 2014-01-14 超结横向双扩散金属氧化物半导体场效应管及其制作方法

Publications (1)

Publication Number Publication Date
CN104124274A true CN104124274A (zh) 2014-10-29

Family

ID=51769624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410016374.2A Pending CN104124274A (zh) 2014-01-14 2014-01-14 超结横向双扩散金属氧化物半导体场效应管及其制作方法

Country Status (1)

Country Link
CN (1) CN104124274A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835836A (zh) * 2015-05-22 2015-08-12 西安电子科技大学 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN106169503A (zh) * 2015-05-19 2016-11-30 飞思卡尔半导体公司 具有垂直浮动环的半导体装置及其制造方法
CN106601785A (zh) * 2015-10-16 2017-04-26 立锜科技股份有限公司 上桥功率元件及其制造方法
CN107359195A (zh) * 2017-07-31 2017-11-17 电子科技大学 一种高耐压横向超结器件
CN107768424A (zh) * 2017-09-11 2018-03-06 西安电子科技大学 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管
CN108767013A (zh) * 2018-06-05 2018-11-06 电子科技大学 一种具有部分埋层的sj-ldmos器件
CN110021655A (zh) * 2019-04-19 2019-07-16 西安电子科技大学 一种具有阶梯n型重掺杂埋层的半超结横向双扩散金属氧化物半导体场效应管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130012A (zh) * 2010-12-31 2011-07-20 中国科学院上海微***与信息技术研究所 Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法
CN102376762A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 超级结ldmos器件及制造方法
US20130082326A1 (en) * 2011-09-30 2013-04-04 Grace Semiconductor Manufacturing Corporation Superjunction ldmos and manufacturing method of the same
CN103268890A (zh) * 2013-05-28 2013-08-28 电子科技大学 一种具有结型场板的功率ldmos器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376762A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 超级结ldmos器件及制造方法
CN102130012A (zh) * 2010-12-31 2011-07-20 中国科学院上海微***与信息技术研究所 Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法
US20130082326A1 (en) * 2011-09-30 2013-04-04 Grace Semiconductor Manufacturing Corporation Superjunction ldmos and manufacturing method of the same
CN103268890A (zh) * 2013-05-28 2013-08-28 电子科技大学 一种具有结型场板的功率ldmos器件

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169503A (zh) * 2015-05-19 2016-11-30 飞思卡尔半导体公司 具有垂直浮动环的半导体装置及其制造方法
CN106169503B (zh) * 2015-05-19 2021-06-29 恩智浦美国有限公司 具有垂直浮动环的半导体装置及其制造方法
CN104835836A (zh) * 2015-05-22 2015-08-12 西安电子科技大学 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN104835836B (zh) * 2015-05-22 2018-11-30 西安电子科技大学 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN106601785A (zh) * 2015-10-16 2017-04-26 立锜科技股份有限公司 上桥功率元件及其制造方法
CN107359195A (zh) * 2017-07-31 2017-11-17 电子科技大学 一种高耐压横向超结器件
CN107359195B (zh) * 2017-07-31 2020-12-29 电子科技大学 一种高耐压横向超结器件
CN107768424A (zh) * 2017-09-11 2018-03-06 西安电子科技大学 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管
CN107768424B (zh) * 2017-09-11 2021-06-18 西安电子科技大学 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管
CN108767013A (zh) * 2018-06-05 2018-11-06 电子科技大学 一种具有部分埋层的sj-ldmos器件
CN110021655A (zh) * 2019-04-19 2019-07-16 西安电子科技大学 一种具有阶梯n型重掺杂埋层的半超结横向双扩散金属氧化物半导体场效应管

Similar Documents

Publication Publication Date Title
CN102610643B (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN104124274A (zh) 超结横向双扩散金属氧化物半导体场效应管及其制作方法
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
CN104183627B (zh) 一种超结功率器件终端结构
US20130214355A1 (en) High voltage ldmos device
CN104201206A (zh) 一种横向soi功率ldmos器件
KR101929639B1 (ko) 측면 확산된 금속 산화 반도체 디바이스 및 그 제조 방법
CN103219386B (zh) 一种具有高k绝缘区的横向功率器件
CN106816468B (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管
CN102376762A (zh) 超级结ldmos器件及制造方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN102263125B (zh) 一种横向扩散金属氧化物功率mos器件
US9490354B2 (en) Insulated gate bipolar transistor
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN108054194B (zh) 一种具有三维横向变掺杂的半导体器件耐压层
CN107425070B (zh) 一种具有辅助氧化埋层的半超结mosfet
CN105140269A (zh) 一种横向高压功率器件的结终端结构
CN202454560U (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN102569404B (zh) 低导通电阻的横向扩散mos半导体器件
CN107359119B (zh) 一种超结功率器件及其制造方法
CN204144266U (zh) 注入增强型绝缘栅双极型晶体管
CN219513115U (zh) 一种车规级4H-SiC基超结功率MOSFET元器件
CN219513114U (zh) 一种4H-SiC基超结功率场效应晶体管元件
CN203242638U (zh) 横向扩散型低导通电阻mos器件
CN104009090A (zh) 一种横向双扩散金属氧化物半导体场效应管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141029

RJ01 Rejection of invention patent application after publication