CN104835805A - 毫米波段用半导体封装件以及毫米波段用半导体装置 - Google Patents

毫米波段用半导体封装件以及毫米波段用半导体装置 Download PDF

Info

Publication number
CN104835805A
CN104835805A CN201410452961.6A CN201410452961A CN104835805A CN 104835805 A CN104835805 A CN 104835805A CN 201410452961 A CN201410452961 A CN 201410452961A CN 104835805 A CN104835805 A CN 104835805A
Authority
CN
China
Prior art keywords
hole
millimere
wave band
metal blocks
band semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410452961.6A
Other languages
English (en)
Other versions
CN104835805B (zh
Inventor
高木一考
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104835805A publication Critical patent/CN104835805A/zh
Application granted granted Critical
Publication of CN104835805B publication Critical patent/CN104835805B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Aerials (AREA)
  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

本发明涉及毫米波段用半导体封装件以及毫米波段用半导体装置。本发明的一个实施方式提供一种毫米波段用半导体封装件。毫米波段用半导体封装件具备第一金属区块、第二金属区块以及电路基板。第一金属区块具有第一贯通孔以及第二贯通孔，该第一和第二贯通孔各自的内表面形成有平坦化膜。第二金属区块具有第一非贯通孔以及第二非贯通孔，该第一和第二非贯通孔各自的内表面形成有平坦化膜。电路基板配置在第一金属区块与第二金属区块之间，正面设置有输入用信号线路以及输出用信号线路。第一金属区块以及第二金属区块配置成：第一非贯通孔和第一贯通孔构成第一导波管，第二非贯通孔和第二贯通孔构成第二导波管。

Description

毫米波段用半导体封装件以及毫米波段用半导体装置
本申请以日本专利申请2014-022064号(申请日：2014年2月7日)为基础，并且享有该申请的优先权。本申请通过引用将该申请的全部内容包含于此。
技术领域
本发明的实施方式涉及毫米波段用半导体封装件以及毫米波段用半导体装置。
背景技术
安装了在30GHz以上的毫米波段等中工作的半导体芯片的以往的毫米波段用半导体封装件具有：基体，用于载置半导体芯片；信号线，一端连接半导体芯片，另一端作为天线发挥功能；以及盖体，以覆盖半导体芯片的方式设置在基体上。这种以往的毫米波段用半导体封装件是通过将信号线***到与外部电气电路等相连接的导波管内来使用的。
但是，例如日本专利第3485520号公报所公开的以往的毫米波段用半导体封装件，其在每个输入端子和输出端子分别具有天线结合用导波管区块(block)，并分成了两个区块，因此，导波管区块相对于天线的安装状态在每个输入端子和输出端子上会发生变化。因此，毫米波段用半导体封装件以及在该封装件中安装了半导体芯片的毫米波段用半导体装置存在着再现性差的问题。
进而，特别是由于在毫米波段中金属表面的平坦性会对被导波的毫米波的损失产生影响，因而无法通过廉价的铸造方式制造基体和盖体等金属部件，金属部件通过使用所谓的切削或金属模具铸造的(铝压铸)手段来进行制造。但是，切削手段虽然可以应对少量生产，但是制造成本会变高。另外，金属模具铸造(铝压铸)的手段虽然也可以应对，但是由于使用了高价的金属，同样会导致制造成本变高。
发明内容
本发明的目的在于提供一种再现性优异的毫米波段用半导体封装件、以及在该封装件中安装了半导体芯片的毫米波段用半导体装置。
实施方式提供一种毫米波段用半导体封装件。毫米波段用半导体封装件具备第一金属区块、第二金属区块以及电路基板。第一金属区块具有第一贯通孔以及第二贯通孔，该第一和第二贯通孔各自的内表面形成有平坦化膜。第二金属区块具有第一非贯通孔以及第二非贯通孔，该第一和第二非贯通孔各自的内表面形成有平坦化膜。电路基板配置在第一金属区块与第二金属区块之间，正面设置有输入用信号线路以及输出用信号线路。第一金属区块以及第二金属区块配置成：第一非贯通孔和第一贯通孔构成第一导波管，第二非贯通孔和第二贯通孔构成第二导波管。
实施方式提供一种毫米波段用半导体装置。毫米波段用半导体装置具备第一金属区块、第二金属区块、电路基板以及半导体芯片。第一金属区块具有第一贯通孔以及第二贯通孔，该第一和第二贯通孔各自的内表面形成有平坦化膜。第二金属区块具有第一非贯通孔以及第二非贯通孔，该第一和第二非贯通孔各自的内表面形成有平坦化膜。电路基板配置在第一金属区块与第二金属区块之间，该电路基板的一部分上具有贯通孔，正面设有输入用信号线路以及输出用信号线路。半导体芯片配置在电路基板的贯通孔内，并且与输入用信号线路以及输出用信号线路电连接。第一金属区块以及第二金属区块配置成：第一非贯通孔和第一贯通孔构成第一导波管，第二非贯通孔和第二贯通孔构成第二导波管。
上述结构的毫米波段用半导体封装件以及毫米波段用半导体装置具有优异的再现性。
附图说明
图1是从斜上方观察涉及第一实施例的毫米波段用半导体装置时的模式化分解立体图。
图2是从斜下方观察涉及第一实施例的毫米波段用半导体装置时的模式化分解立体图。
图3A是从斜上方观察涉及第一实施例的毫米波段用半导体封装件的基体时的模式化立体图。
图3B是沿着图3A的点划线A-A’示出的基体的模式化剖面图。
图4A是从斜上方观察涉及第一实施例的毫米波段用半导体封装件的电路基板时的模式化立体图。
图4B是从上方观察涉及第一实施例的毫米波段用半导体封装件的电路基板时的模式化俯视图。
图4C是从下方观察涉及第一实施例的毫米波段用半导体封装件的电路基板时的模式化仰视图。
图4D是沿着图4A的点划线B-B’示出的电路基板的模式化剖面图。
图5A是从斜上方观察涉及第一实施例的毫米波段用半导体封装件的盖体时的模式化立体图。
图5B是沿着图5A的点划线C-C’示出的盖体的模式化剖面图。
图6是示出涉及第一实施例的毫米波段用半导体装置的、与图3B、图4D以及图5B相对应的剖面图。
图7A是从斜上方观察涉及第二实施例的毫米波段用半导体封装件的基体时的模式化立体图。
图7B是沿着图7A的点划线A-A’示出的基体的模式化剖面图。
图8A是从斜上方观察涉及第二实施例的毫米波段用半导体封装件的盖体时的模式化立体图。
图8B是沿着图8A的点划线C-C’示出的盖体的模式化剖面图。
图9是示出涉及第二实施例的毫米波段用半导体装置的、与图7B以及图8B相对应的剖面图。
图10A是从斜上方观察涉及第二实施例的变形例的毫米波段用半导体封装件的盖体时的模式化立体图。
图10B是图10A的点划线C-C’示出的盖体的模式化剖面图。
具体实施方式
以下，对涉及本实施例的毫米波段用半导体封装件以及毫米波段用半导体装置进行说明。
(第一实施例)
图1是从斜上方观察涉及第一实施例的毫米波段用半导体装置时的模式化分解立体图。另外，图2是从斜下方观察涉及第一实施例的毫米波段用半导体装置时的模式化分解立体图。如图1以及图2所示，在涉及第一实施例的毫米波段用半导体装置10中，在毫米波段用半导体封装件20内部安装着半导体芯片11。毫米波段用半导体封装件20具有作为第一金属区块的基体21、具备信号线路22等的电路基板23、以及作为第二金属区块的盖体24。
构成毫米波段用半导体封装件20的作为第一金属区块的基体21、以及作为第二金属区块的盖体24分别是长方体状的金属区块。另外，电路基板23在电介质基板25的正面上形成了期望的电路图案(pattern)等，并且在背面上形成了期望的图案。
以下，对这样的毫米波段用半导体封装件20进行详细说明。
图3A是从斜上方观察涉及第一实施例的毫米波段用半导体封装件20的基体21时的模式化立体图。另外，图3B是沿着图3A的点划线A-A’示出的基体21的模式化剖面图。
如图3A以及图3B所示，在长方体状的作为第一金属区块的基体21上分别设置有从正面21a朝着侧面21b、21c贯通基体21的L字状的第一贯通孔26以及第二贯通孔27。第一贯通孔26从正面21a朝着第一侧面21b贯通基体21，第二贯通孔27从正面21a朝着与第一侧面21b相对置的第二侧面21c贯通基体21。这些贯通孔26、27分别与后述的盖体24的非贯通孔35、36一起构成用于对毫米波进行导波的导波管12。
如图3A所示，各个贯通孔26、27是各自的截面为横长形状、即所谓的E面弯型的贯通孔，但是，各个贯通孔26、27也可以是截面为纵长形状、即所谓的H面弯型的贯通孔。但是，当贯通孔26、27分别是H面弯型时，基体21会变厚。因此，各个贯通孔26、27优选为如图所示那样，分别是所谓的E面弯型的贯通孔。
另外，基体21可以是金属制的，但是为了对从载置在基体21的正面21a上的半导体芯片11(图1以及图2)发出的热量具有良好的散热性，优选为由例如铜(Cu)等导热性优异的金属构成。
例如，可以通过将经过切削加工的金属制板贴合的方式来制造以上说明的基体21。但是，当这样制造时，制造成本会变高，且量产性差。由此，为了实现量产化，通过使用砂铸型或者石膏铸型的铸造法来制造基体21。但是，当通过铸造来制造基体21时，由例如200μm左右的沙铸型以及例如25μm左右的石膏铸型制造而成的基体21的表面粗糙度变大。因此，贯通孔26、27内表面的表面粗糙度变大。由于贯通孔26、27是导波管12的一部分，因此当贯通孔26、27内表面的表面粗糙度变大时，经由导波管12进行导波的毫米波的损失会变大。
由此，为了降低毫米波的损失，在贯通孔26、27的内表面形成有平坦化膜26a、27a。平坦化膜26a、27a例如是含有银(Ag)纳米粒子的膜。通过设置这种平坦化膜26a、27a，相比于没有设置平坦化膜26a、27a的情况，能够将贯通孔26、27内表面的表面粗糙度降低到1/10左右。
此外，压铸作为表面粗糙度较小的铸造法而为人所知。但是，由于受使用的金属模具的限制，压铸是只适用于例如铝(Al)等熔点低的金属的铸造方法，但是无法适用于像铜(Cu)那样导热性优异但熔点高的金属。
图4A是从斜上方观察涉及本实施例的毫米波段用半导体封装件20的电路基板23时的模式化立体图。另外，图4B是从上方观察涉及本实施例的毫米波段用半导体封装件20的电路基板23时的模式化俯视图，图4C是从下方观察涉及本实施例的毫米波段用半导体封装件20的电路基板23时的模式化仰视图。另外，图4D是沿着图4A的点划线B-B’示出的电路基板23的模式化剖面图。
如图4A～图4D所示，电路基板23在电介质基板25的正面上形成了期望的电路图案等，并且在背面上形成了期望的图案。
电介质基板25例如是由陶瓷等构成的板状部件，在大致中央区域设置有用于配置半导体芯片11等的大致长方形形状的贯通孔28。
如图4A、4B以及4D所示，通过例如铜(Cu)等的金属薄膜在该电介质基板25的正面上设有电路图案，该电路图案包括输入输出用信号线路22a、22b、多条偏压供给线路29以及第一接地图案30。
在电介质基板25的正面上，输入用信号线路22a从大致长方形形状的贯通孔28的长边上朝着电介质基板25的一侧延伸规定距离。该输入用信号线路22a在一端接收经由后述的导波管12导波的毫米波。另外，输入用信号线路22a在另一端将接收到的毫米波导波至与其另一端电连接的半导体芯片11。
在电介质基板25的正面上，输出用信号线路22b从与输入用信号线路22a所连接的长边相对置的上述贯通孔28的长边上朝着与输入用信号线路22a的延伸方向相反的方向延伸规定距离。该输出用信号线路22b在一端接收从与其一端电连接的半导体芯片11导波的毫米波。另外，输出用信号线路22b在另一端将接收到的毫米波发送到导波管12。
因此，输入用信号线路22a以及输出用信号线路22b中的规定距离分别是指，比这些信号线路22a、22b作为用于发送和接收在导波管12中导波的毫米波的单极天线而发挥作用的长度更长的距离。
在电介质基板25的正面上，多条偏压供给线路29分别从大致长方形形状的贯通孔28的例如短边上沿着电介质基板25的周边部延伸，并且以连接电介质基板25的一边的方式延伸。这些偏压供给线路29是用于分别向半导体芯片11供给DC偏压的线路。
第一接地图案30以与输入用信号线路22a、输出用信号线路22b以及多条偏压供给线路29绝缘的方式，设置在电介质基板25正面上的几乎整个面上。该第一接地图案30在输入用信号线路22a的一端附近被去掉呈大致长方形形状的部分，另外，第一接地图案30在输出用信号线路22b的另一端附近被去掉呈大致长方形形状的部分。
此外，通过这样去掉第一接地图案30的部分而露出的电介质基板25的大致长方形形状的正面区域是包含在后述导波管12内的区域。因此，将通过去掉第一接地图案30的部分而露出的电介质基板25的大致长方形形状的正面区域称为正面导波区域31。
接下来，如图4C以及图4D所示，通过例如铜(Cu)等的金属薄膜，在电介质基板25的背面上设有第二接地图案32。第二接地图案32设置在电介质基板25背面的几乎整个面上，但是与正面导波区域31相对应的区域被去掉。第一接地图案30和第二接地图案32通过多个通孔(图中省略)电连接。
此外，通过这样去掉第二接地图案32的部分而露出的电介质基板25的大致长方形形状的背面区域也与正面区域相同，是包含在后述导波管12内的区域。因此，将通过去掉第二接地图案32的部分而露出的电介质基板25的大致长方形形状的背面区域称为背面导波区域33。
图5A是从斜上方观察涉及本实施例的毫米波段用半导体封装件20的盖体24时的模式化立体图。另外，图5B是沿着图5A的点划线C-C’示出的盖体的模式化剖面图。
如图5A、图5B以及图2分别所示，长方体状的作为第二金属区块的盖体24虽然配置在上述电路基板23上，但是为了抑制盖体24与偏压供给线路29接触，将盖体24的背面中与偏压供给线路29相对置的环状区域34浅浅地挖除。
如图5B以及图2所示，在具有这种环状区域34的盖体24上分别设置有第一非贯通孔35以及第二非贯通孔36。
第一非贯通孔35以及第二非贯通孔36设置成分别从背面朝着正面方向仅延伸规定距离且不贯通盖体24。如上所述，这些非贯通孔35、36分别与基体21的贯通孔26、27一起构成用于对毫米波进行导波的导波管12。
此外，第一非贯通孔35以及第二非贯通孔36中的规定距离是指，当盖体24被载置在电路基板23上时，从电路基板23的正面到非贯通孔35、36的底面的距离L1(图6)为λ/4(λ为所使用的毫米波的波长)的距离。
另外，如图5B以及图2所示，在盖体24的背面上位于第一非贯通孔35与第二非贯通孔36之间设有用于配置半导体芯片11的第一凹部37，另外设有第二凹部38，以使各个非贯通孔35、36与第一凹部37相连结。
以上说明的盖体24也与基体21同样，为了实现量产化，通过使用了砂铸型或者石膏铸型的铸造法来进行制造。因此，非贯通孔35、36的内表面也形成有平坦化膜35a、36a。通过设置平坦化膜35a、36a，相比于没有设置平坦化膜35a、36a的情况，能够将非贯通孔35、36内表面的表面粗糙度降低到1/10左右。
图6是示出在上述毫米波段用半导体封装件20中搭载了半导体芯片11的毫米波段用半导体装置10的、与图3B、图4D以及图5B相对应的剖面图。
如图6所示，设置于电路基板23背面的背面导波区域33配置在基体21的第一贯通孔26以及第二贯通孔27的上端上，电路基板23背面的第二接地图案32以接触基体21的正面21a的方式载置在基体21的正面21a上。另外，盖体24的第一非贯通孔35以及第二非贯通孔36配置在电路基板23的正面导波区域31上，背面以接触电路基板23正面的第一接地图案30的方式载置在电路基板23上。
而且，如图1以及图2所示，基体21、电路基板23以及盖体24上分别设有贯通各自的螺丝孔14，通过将固定用的螺丝***这些螺丝孔14，从而将基体21、电路基板23以及盖体24互相固定。
在这样构成的毫米波段用半导体封装件20中，基体21的第一贯通孔26与盖体24的第一非贯通孔35在内部构成第一导波管12a，该第一导波管12a包括电路基板23的正面导波区域31以及背面导波区域33。同样地，基体21的第二贯通孔27与盖体24的第二非贯通孔36在内部构成第二导波管12b，该第二导波管12b包括电路基板23的正面导波区域31以及背面导波区域33。
另外，在这样构成的毫米波段用半导体封装件20中，电路基板23的输入输出用信号线路22a、22b分别形成为在这种导波管12a、12b内***L2＝λ/4(λ为所使用的毫米波的波长)长度的状态，并作为单极天线发挥作用。
在以上说明的毫米波段用半导体封装件20内安装着在毫米波中工作的半导体芯片11。半导体芯片11例如是用于增幅毫米波功率的场效应晶体管(FET)。
半导体芯片11借助金属制的芯片贴装板15载置在基体21的正面上。该半导体芯片11与芯片贴装板15一起以配置在由基体21的正面、电路基板23的贯通孔28的侧面以及盖体24的第一凹部37大致围成的空间S1内的方式，载置在基板21的正面上。
此外，在盖体24的第一凹部37内配置有例如由陶瓷等电介质构成的凹状的芯片罩体16。因此，更具体地说，半导体芯片11与芯片贴装板15一起以配置在由基体21的正面、电路基板23的贯通孔28的侧面以及芯片罩体16大致围成的空间S2内的方式，载置在基板21的正面上。
如此载置的半导体芯片11通过例如电线13等的连接导体与电路基板23的输入用信号线路22a的另一端电连接，并且通过例如电线13等的连接导体与电路基板23的输出用信号线路22b的一端电连接。
通过这样在毫米波段用半导体封装件20内安装半导体芯片11而构成的毫米波段用半导体装置10中，当从图6的箭头“入”方向朝第一导波管12a内输入毫米波时，该毫米波在第一导波管12a内被导波，并在***配置于第一导波管12a内的输入用信号线路22a上被接收。
接收到的毫米波经由输入用信号线路22a被输入到半导体芯片11，并在半导体芯片11内被执行期望的信号处理(例如功率增幅)。
当进行过信号处理的毫米波从半导体芯片11被输出到输出用信号线路22b时，该毫米波从输出用信号线路22b被发送到第二导波管12b内。被发送到第二导波管12b内的毫米波在第二导波管12b内被导波，并朝图6的箭头“出”方向被输出。
根据以上说明的涉及第一实施例的毫米波段用半导体封装件20以及毫米波段用半导体装置10，由于用于对毫米波进行导波的导波管12a、12b内藏在毫米波段用半导体封装件20中，因此，能够抑制例如输入输出用信号线路22a、22b与导波管12a、12b的相对位置发生变化，从而能够提供再现性优异的毫米波段用半导体封装件20以及毫米波段用半导体装置10。
此外，输入输出用信号线路22a、22b与导波管12a、12b的相对位置只偏差例如0.5mm，毫米波就将损失3dB左右(一半左右)的功率。因此再现性优异、例如能够将输入输出用信号线路22a、22b相对于导波管12a、12b高精度地配置在期望位置这一点，在毫米波段用半导体封装件20以及毫米波段用半导体装置10中极其重要。
另外，根据涉及第一实施例的毫米波段用半导体封装件20以及毫米波段用半导体装置10，由于在用于对毫米波进行导波的导波管12a、12b的内表面形成有平坦化膜26a、27a、35a、36a，因此，即使使用平坦度差的廉价的铸造方法来制造作为第一、第二金属区块的金属部件，也能够减少被导波的毫米波的损失，从而能够通过廉价的方式提供毫米波用半导体封装件20以及毫米波用半导体装置10。
另外，根据涉及第一实施例的毫米波段用半导体封装件20以及毫米波段用半导体装置10，构成导波管12a、12b主体的第一、第二贯通孔26、27设置在基体21上，并且从正面21a朝着侧面21b、21c贯通基体21。因此，能够将基体21的背面固定在散热鳍片等的冷却机构上。其结果是能够使散热性提高。
(第二实施例)
涉及第二实施例的毫米波段用半导体封装件以及毫米波段用半导体装置与涉及第一实施例的毫米波段用半导体封装件20以及毫米波段用半导体装置10的不同之处在于，构成导波管的贯通孔设置在作为第一金属区块的盖体上，构成导波管的非贯通穴设置在作为第二金属区块的基体上。以下，对涉及第二实施例的毫米波段用半导体封装件以及毫米波段用半导体装置进行说明。此外，对与涉及第一实施例的毫米波段用半导体封装件20以及毫米波段用半导体装置10相同的结构，赋予相同的符号并且省略说明。
图7A是从斜上方观察涉及第二实施例的毫米波段用半导体封装件60的基体61时的模式化立体图。另外，图7B是沿着图7A的点划线A-A’示出的基体61的模式化剖面图。
如图7A以及图7B所示，长方体状的作为第二金属区块的基体61上设置有第一非贯通孔62以及第二非贯通孔63，该第一和第二非贯通孔62、63从正面朝着背面方向延伸规定距离且不贯通基体61。这些非贯通孔62、63各自与后述的盖体64的贯通孔65、66一起构成用于对毫米波进行导波的导波管51。
此外，第一非贯通孔62以及第二非贯通孔63中的规定距离是指，当电路基板23被载置在基体61的正面上时，从电路基板23的正面到非贯通孔62、63的底面的距离L1(图9)为λ/4(λ为所使用的毫米波的波长)的距离。
另外，基于与涉及第一实施例的毫米波段用半导体封装件20的基体21同样的理由，在以上说明的基体61的非贯通孔62、63的内表面也形成有平坦化膜62a、63a。通过设置平坦化膜62a、63a，相比于没有设置平坦化膜62a、63a的情况，能够将非贯通孔62、63内表面的表面粗糙度降低到1/10左右。
图8A是从斜上方观察涉及第二实施例的毫米波段用半导体封装件60的盖体64时的模式化立体图。另外，图8B是沿着图8A的点划线C-C’示出的盖体64的模式化剖面图。
在长方体状的作为第一金属区块的盖体64上分别设有第一贯通孔65以及第二贯通孔66，该第一以及第二贯通孔65、66是从背面64a朝着侧面64b、64c贯通盖体64的L字状的贯通孔。第一贯通孔65从背面64a朝着第一侧面64b贯通盖体64，第二贯通孔66从背面64a朝着与第一侧面64b相对置的第二侧面64c贯通盖体64。这些贯通孔65、66分别与基体61的非贯通孔62、63一起构成用于对毫米波进行导波的导波管51。
如图8A所示，各个贯通孔65、66是各自的截面为横长形状、即所谓的E面弯型的贯通孔，但是，贯通孔65、66也可以分别是截面形状为纵长形状、即所谓的H面弯型的贯通孔。
基于与涉及第一实施例的毫米波段用半导体封装件20的盖体24同样的理由，在以上说明的盖体64的贯通孔65、66的内表面也形成有平坦化膜65a、66a。通过设置平坦化膜65a、66a，相比于没有设置平坦化膜65a、66a的情况，能够将贯通孔65、66内表面的表面粗糙度降低到1/10左右。
图9是示出在具有上述基体61以及盖体64的毫米波段用半导体封装件60中搭载了半导体芯片11的毫米波段用半导体装置50的、与图7B以及图8B相对应的剖面图。
如图9所示，设置于电路基板23背面的背面导波区域33配置在基体61的第一非贯通孔62以及第二非贯通孔63的上端上，电路基板23背面的第二接地图案32以接触基体61的正面的方式载置在基体61的正面上。另外，盖体64的第一贯通孔65以及第二贯通孔66配置在电路基板23的正面导波区域31上，背面64a以接触电路基板23正面的第一接地图案30的方式载置在电路基板23上。
而且，与图1以及图2同样地，基体61、电路基板23以及盖体64上分别设有贯通各自的螺丝孔14(图7A、图8A)，通过将固定用的螺丝***这些螺丝孔14，从而将基体61、电路基板23以及盖体64互相固定。
在这样构成的毫米波段用半导体封装件60中，基体61的第一非贯通孔62与盖体64的第一贯通孔65在内部构成第一导波管51a，该第一导波管51a包括电路基板23的正面导波区域31以及背面导波区域33。同样地，基体61的第二非贯通孔63与盖体64的第二贯通孔66在内部构成第二导波管51b，该第二导波管51b包括电路基板23的正面导波区域31以及背面导波区域33。
另外，在这样构成的毫米波段用半导体封装件60中，电路基板23的输入输出用信号线路22a、22b分别形成为在这种导波管51a、51b内***L2＝λ/4(λ为所使用的毫米波的波长)长度的状态，并作为单极天线发挥作用。
与涉及第一实施例的毫米波段用半导体装置10相同，在以上说明的毫米波段用半导体封装件60内安装着在毫米波中工作的半导体芯片11。
通过这样在毫米波段用半导体封装件60内安装半导体芯片11而构成的毫米波段用半导体装置50中，当从图9的箭头“入”方向朝第一导波管51a内输入毫米波时，该毫米波在第一导波管51a内被导波，并在***配置于第一导波管51a内的输入用信号线路22a上被接收。
接收到的毫米波经由输入用信号线路22a被输入到半导体芯片11，并在半导体芯片11内被执行期望的信号处理(例如功率增幅)。
当进行过信号处理的毫米波从半导体芯片11被输出到输出用信号线路22b时，该毫米波从输出用信号线路22b被发送到第二导波管51b内。被发送到第二导波管51b内的毫米波在第二导波管51b内被导波，并朝图9的箭头“出”方向被输出。
在以上说明的涉及第二实施例的毫米波段用半导体封装件60以及毫米波段用半导体装置50中，由于用于对毫米波进行导波的导波管51a、51b内藏在毫米波段用半导体封装件60中，因而也能够提供再现性优异的毫米波段用半导体封装件60以及毫米波段用半导体装置50。
另外，在涉及第二实施例的毫米波段用半导体封装件60以及毫米波段用半导体装置50中，由于在用于对毫米波进行导波的导波管51a、51b的内表面形成有平坦化膜62a、63a、65a、66a，从而也能够提供可减少被导波的毫米波的损失的毫米波段用半导体封装件60以及毫米波段用半导体装置50。
另外，在涉及第二实施例的毫米波段用半导体封装件60以及毫米波段用半导体装置50中，构成导波管51a、51b主体的第一、第二贯通孔65、66设置在盖体64上。因此，能够将基体61的背面固定在散热鳍片等的冷却机构上。其结果是能够使散热性提高。
进而，根据涉及第二实施例的毫米波段用半导体封装件60以及毫米波段用半导体装置50，构成导波管51a、51b主体的第一、第二贯通孔65、66设置在盖体64上。因此，能够提供散热性更加优异的毫米波段用半导体封装件60以及毫米波段用半导体装置50。
即，如在第一实施例中说明的那样，即使将构成导波管12a、12b主体的第一、第二贯通孔26、27设置在基体21上，并将第一、第二非贯通孔35、36设置在盖体24上，也能够提供内藏导波管12a、12b的毫米波段用半导体封装件20以及毫米波段用半导体装置10。但是，作为对半导体芯片11所发出的热量进行散热的散热板而发挥作用的基体21，一旦在该基体21上设置构成导波管主体的第一、第二贯通孔26、27，那么第一、第二贯通孔26、27会限制散热路径，散热性将变差。
对此，如第二实施例那样，通过将构成导波管51a、51b主体的第一、第二贯通孔65、66设置在盖体64上，能够将体积比贯通孔65、66小的第一、第二非贯通孔62、63设置在基体61上，与第一实施例的情况相比，能够缓和由于具备导波管51a、51b而导致的对散热路径的限制。因此，能够提供散热性更加优异的毫米波段用半导体封装件60以及毫米波段用半导体装置50。
虽然对本发明的几个实施方式进行了说明，但是这些实施方式是作为示例提出的，并不意味着限定发明的保护范围。这些新的实施方式可以以其他多种方式实施，在不偏离发明宗旨的范围内，可以进行各种省略、替换、变更。本实施方式及其变形包含于发明的保护范围以及宗旨内，并包含于权力要求书中记载的发明及其同等的保护范围内。
例如，如图10A以及10B所示，第一、第二贯通孔65’、66’可以设置成从背面64a朝着正面64b贯通盖体64’。此外，通过在贯通孔65’、66’上形成有平坦化膜65a’、66a’，相比于没有设置平坦化膜65a’、66a’的情况，能够将贯通孔65’、66’内表面的表面粗糙度降低到1/10左右，这一点与第二实施例的盖体64相同。这样，即使在设置了第一、第二贯通孔65’、66’的情况下，也能够获得与涉及第二实施例的毫米波段用半导体封装件60以及毫米波段用半导体装置50相同的效果。

Claims (20)

1.一种毫米波段用半导体封装件，其特征在于，
具备：
第一金属区块，具有第一贯通孔以及第二贯通孔，所述第一、第二贯通孔各自的内表面形成有平坦化膜；
第二金属区块，具有第一非贯通孔以及第二非贯通孔，所述第一、第二非贯通孔各自的内表面形成有平坦化膜；以及
电路基板，配置在所述第一金属区块与所述第二金属区块之间，且正面设置有输入用信号线路以及输出用信号线路；
其中，所述第一金属区块以及所述第二金属区块配置成：所述第一非贯通孔以及所述第一贯通孔构成第一导波管，所述第二非贯通孔以及所述第二贯通孔构成第二导波管。
2.根据权利要求1所述的毫米波段用半导体封装件，其特征在于，
所述第一金属区块以及所述第二金属区块分别是通过使用了砂铸型或者石膏铸型的铸造法制造而成的。
3.根据权利要求1所述的毫米波段用半导体封装件，其特征在于，
形成在所述第一、第二贯通孔的内表面的所述平坦化膜、以及形成在所述第一、第二非贯通孔的内表面的所述平坦化膜各自含有银纳米粒子。
4.根据权利要求1所述的毫米波段用半导体封装件，其特征在于，
所述输入用信号线路的一侧端部***到所述第一导波管内，***长度为λ/4，
并且，所述输出用信号线路的一侧端部***到所述第二导波管内，***长度为λ/4。
5.根据权利要求1所述的毫米波段用半导体封装件，其特征在于，
所述第一非贯通孔的底面配置在自所述输入用信号线路朝下方相隔λ/4长度的位置，
并且，所述第二非贯通孔的底面配置在自所述输出用信号线路朝下方相隔λ/4长度的位置。
6.根据权利要求1所述的毫米波段用半导体封装件，其特征在于，
所述第一金属区块是用于在正面上配置所述电路基板的基体，
所述第二金属区块是配置于所述电路基板上的盖体。
7.根据权利要求6所述的毫米波段用半导体封装件，其特征在于，
所述基体的所述第一贯通孔以及所述第二贯通孔分别是从正面朝着侧面贯通所述基体的L字状的贯通孔。
8.根据权利要求1所述的毫米波段用半导体封装件，其特征在于，
所述第一金属区块是配置于所述电路基板上的盖体，
所述第二金属区块是用于在正面上配置所述电路基板的基体。
9.根据权利要求8所述的毫米波段用半导体封装件，其特征在于，
所述盖体的所述第一贯通孔以及所述第二贯通孔分别是从背面朝着侧面贯通所述盖体的L字状的贯通孔。
10.根据权利要求8所述的毫米波段用半导体封装件，其特征在于，
所述盖体的所述第一贯通孔以及所述第二贯通孔分别是从背面朝着正面贯通所述盖体的贯通孔。
11.一种毫米波段用半导体装置，其特征在于，
具备：
第一金属区块，具有第一贯通孔以及第二贯通孔，所述第一、第二贯通孔各自的内表面形成有平坦化膜；
第二金属区块，具有第一非贯通孔以及第二非贯通孔，所述第一、第二非贯通孔各自的内表面形成有平坦化膜；
电路基板，配置在所述第一金属区块与所述第二金属区块之间，在该电路基板的一部分上具有贯通孔，正面设置有输入用信号线路以及输出用信号线路；以及
半导体芯片，配置在所述电路基板的贯通孔内，并且与所述输入用信号线路以及所述输出用信号线路电连接；
其中，所述第一金属区块以及所述第二金属区块配置成：所述第一非贯通孔以及所述第一贯通孔构成第一导波管，所述第二非贯通孔以及所述第二贯通孔构成第二导波管。
12.根据权利要求11所述的毫米波段用半导体装置，其特征在于，
所述第一金属区块以及所述第二金属区块分别是通过使用了砂铸型或者石膏铸型的铸造法制造而成的。
13.根据权利要求11所述的毫米波段用半导体装置，其特征在于，
形成在所述第一、第二贯通孔的内表面的所述平坦化膜、以及形成在所述第一、第二非贯通孔的内表面的所述平坦化膜各自含有银纳米粒子。
14.根据权利要求11所述的毫米波段用半导体装置，其特征在于，
所述输入用信号线路的一侧端部***到所述第一导波管内，***长度为λ/4，
并且，所述输出用信号线路的一侧端部***到所述第二导波管内，***长度为λ/4。
15.根据权利要求11所述的毫米波段用半导体装置，其特征在于，
所述第一非贯通孔的底面配置在从所述输入用信号线路朝下方相隔λ/4长度的位置，
并且，所述第二非贯通孔的底面配置在从所述输出用信号线路朝下方相隔λ/4长度的位置。
16.根据权利要求11所述的毫米波段用半导体装置，其特征在于，
所述第一金属区块是用于在正面上配置所述电路基板的基体，
所述第二金属区块是配置于所述电路基板上的盖体。
17.根据权利要求16所述的毫米波段用半导体装置，其特征在于，
所述基体的所述第一贯通孔以及所述第二贯通孔分别是从正面朝着侧面贯通所述基体的L字状的贯通孔。
18.根据权利要求11所述的毫米波段用半导体装置，其特征在于，
所述第一金属区块是配置于所述电路基板上的盖体，
所述第二金属区块是用于在正面上配置所述电路基板的基体。
19.根据权利要求18所述的毫米波段用半导体装置，其特征在于，
所述盖体的所述第一贯通孔以及所述第二贯通孔分别是从背面朝着侧面贯通所述盖体的L字状的贯通孔。
20.根据权利要求18所述的毫米波段用半导体装置，其特征在于，
所述盖体的所述第一贯通孔以及所述第二贯通孔分别是从背面朝着正面贯通所述盖体的贯通孔。
CN201410452961.6A 2014-02-07 2014-09-05 毫米波段用半导体封装件以及毫米波段用半导体装置 Expired - Fee Related CN104835805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014022064A JP5921586B2 (ja) 2014-02-07 2014-02-07 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP2014-022064 2014-02-07

Publications (2)

Publication Number Publication Date
CN104835805A true CN104835805A (zh) 2015-08-12
CN104835805B CN104835805B (zh) 2017-09-22

Family

ID=51211112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410452961.6A Expired - Fee Related CN104835805B (zh) 2014-02-07 2014-09-05 毫米波段用半导体封装件以及毫米波段用半导体装置

Country Status (6)

Country Link
US (1) US20150228592A1 (zh)
EP (1) EP2911234B1 (zh)
JP (1) JP5921586B2 (zh)
KR (1) KR101630058B1 (zh)
CN (1) CN104835805B (zh)
TW (1) TWI549351B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113934088A (zh) * 2020-06-29 2022-01-14 株式会社小糸制作所 图像投影装置和车辆用灯具

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9371580B2 (en) 2013-03-21 2016-06-21 Kennametal Inc. Coated body wherein the coating scheme includes a coating layer of TiAl2O3 and method of making the same
JP2015149650A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
US9719175B2 (en) 2014-09-30 2017-08-01 Kennametal Inc. Multilayer structured coatings for cutting tools
US9650712B2 (en) 2014-12-08 2017-05-16 Kennametal Inc. Inter-anchored multilayer refractory coatings
US9650714B2 (en) 2014-12-08 2017-05-16 Kennametal Inc. Nanocomposite refractory coatings and applications thereof
SE1551226A1 (en) * 2015-09-24 2017-03-25 Gapwaves Ab A high frequency package and a method relating thereto
TWI700859B (zh) * 2018-04-26 2020-08-01 佐臻股份有限公司 整合式毫米波天線結構

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3008104A (en) * 1957-10-01 1961-11-07 Hughes Aircraft Co High temperature flexible hollow tube waveguide
US5235300A (en) * 1992-03-16 1993-08-10 Trw Inc. Millimeter module package
US5381596A (en) * 1993-02-23 1995-01-17 E-Systems, Inc. Apparatus and method of manufacturing a 3-dimensional waveguide
JPH0926457A (ja) * 1995-07-12 1997-01-28 Mitsubishi Electric Corp 半導体素子評価装置
US5808519A (en) * 1996-08-22 1998-09-15 Mitsubishi Denki Kabushiki Kaisha Hermetically sealed millimeter-wave device
JP2001267814A (ja) * 2000-03-15 2001-09-28 Kyocera Corp 配線基板、並びに配線基板と導波管との接続構造
CN1501546A (zh) * 2002-10-21 2004-06-02 ��������ͨ���о�Ժ 波导管结构化组件及其制造方法
US20040227597A1 (en) * 2003-05-12 2004-11-18 Chang Woo Jin Waveguide interconnection apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157014A (ja) * 1986-12-19 1988-06-30 Toyo Kikai Kk 高速高精度平均量計測方法
JP3791077B2 (ja) * 1996-12-11 2006-06-28 三菱電機株式会社 高周波気密モジュール
JP3464118B2 (ja) * 1997-04-25 2003-11-05 京セラ株式会社 高周波用パッケージの接続構造
DE69835633T2 (de) * 1997-04-25 2007-08-23 Kyocera Corp. Hochfrequenzbaugruppe
JP3204241B2 (ja) * 1999-02-19 2001-09-04 日本電気株式会社 導波管接続パッケージ
JP2001105121A (ja) * 1999-09-30 2001-04-17 Aisin Takaoka Ltd 石膏鋳型を用いた鋳造方法及び鋳造装置
JP3485520B2 (ja) * 2000-03-31 2004-01-13 日本無線株式会社 化合物半導体ベアチップ実装型ミリ波帯モジュール及びその製造方法
JP2002280809A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 高周波部品及び高周波伝送路変換回路の一体化構造
FR2847723B1 (fr) * 2002-11-22 2006-02-03 United Monolithic Semiconduct Composant electronique en boitier pour applications a des frequences millimetriques
FR2869725A1 (fr) * 2004-04-29 2005-11-04 Thomson Licensing Sa Element de transition sans contact entre un guide d'ondes et une ligne mocroruban
JP4575247B2 (ja) * 2005-07-11 2010-11-04 株式会社東芝 高周波パッケージ装置
KR101200813B1 (ko) * 2009-01-16 2012-11-13 한양대학교 산학협력단 금속 나노 입자를 포함하는 플래시 기억 소자 및 그 제조 방법
JP5163715B2 (ja) * 2010-08-27 2013-03-13 トヨタ自動車株式会社 光輝性を有する電磁波透過性塗膜、これを形成するための電磁波透過性塗料組成物、これを用いた電磁波透過性塗膜形成方法
JPWO2014189105A1 (ja) * 2013-05-23 2017-02-23 日本電気株式会社 ミリ波モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3008104A (en) * 1957-10-01 1961-11-07 Hughes Aircraft Co High temperature flexible hollow tube waveguide
US5235300A (en) * 1992-03-16 1993-08-10 Trw Inc. Millimeter module package
US5381596A (en) * 1993-02-23 1995-01-17 E-Systems, Inc. Apparatus and method of manufacturing a 3-dimensional waveguide
JPH0926457A (ja) * 1995-07-12 1997-01-28 Mitsubishi Electric Corp 半導体素子評価装置
US5808519A (en) * 1996-08-22 1998-09-15 Mitsubishi Denki Kabushiki Kaisha Hermetically sealed millimeter-wave device
JP2001267814A (ja) * 2000-03-15 2001-09-28 Kyocera Corp 配線基板、並びに配線基板と導波管との接続構造
CN1501546A (zh) * 2002-10-21 2004-06-02 ��������ͨ���о�Ժ 波导管结构化组件及其制造方法
US20040227597A1 (en) * 2003-05-12 2004-11-18 Chang Woo Jin Waveguide interconnection apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113934088A (zh) * 2020-06-29 2022-01-14 株式会社小糸制作所 图像投影装置和车辆用灯具
CN113934088B (zh) * 2020-06-29 2023-11-24 株式会社小糸制作所 图像投影装置和车辆用灯具

Also Published As

Publication number Publication date
JP5921586B2 (ja) 2016-05-24
EP2911234A1 (en) 2015-08-26
KR101630058B1 (ko) 2016-06-13
EP2911234B1 (en) 2016-11-30
TW201532339A (zh) 2015-08-16
US20150228592A1 (en) 2015-08-13
CN104835805B (zh) 2017-09-22
KR20150093571A (ko) 2015-08-18
JP2015149420A (ja) 2015-08-20
TWI549351B (zh) 2016-09-11

Similar Documents

Publication Publication Date Title
CN104835805A (zh) 毫米波段用半导体封装件以及毫米波段用半导体装置
JP6058225B1 (ja) 高周波回路の電磁シールド構造及び高周波モジュール
WO2018021209A1 (ja) 半導体素子実装用基板および半導体装置
CN109863591A (zh) 高频基体、高频封装件以及高频模块
TW201513271A (zh) 半導體封裝及半導體裝置
JP6319525B1 (ja) 半導体装置
JP6122309B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
CN107750478B (zh) 无埋块rf功率放大器
JP5986488B2 (ja) パワー半導体モジュールおよびその製造方法
CN106471871A (zh) 电路结构体
JP6224322B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
CN104835807A (zh) 毫米波段用半导体封装件以及毫米波段用半导体装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
KR102348252B1 (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
JP2012033596A (ja) 半導体装置用基体、およびそれを備えた半導体装置
CN104835806A (zh) 毫米波段半导体用封装件以及毫米波段用半导体装置
US20110215970A1 (en) High-frequency package
JP6239970B2 (ja) Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
JP6829106B2 (ja) 電子部品実装用基板、電子部品実装用パッケージおよび電子装置
WO2022111149A1 (zh) 一种封装结构、封装方法
JP6408661B2 (ja) Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置
CN104283022A (zh) 连接器
JP2007258369A (ja) 半導体パッケージ及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170922

Termination date: 20190905

CF01 Termination of patent right due to non-payment of annual fee