KR102348252B1 - 파워 앰프 모듈 패키지 및 그 패키징 방법 - Google Patents

파워 앰프 모듈 패키지 및 그 패키징 방법 Download PDF

Info

Publication number
KR102348252B1
KR102348252B1 KR1020160157993A KR20160157993A KR102348252B1 KR 102348252 B1 KR102348252 B1 KR 102348252B1 KR 1020160157993 A KR1020160157993 A KR 1020160157993A KR 20160157993 A KR20160157993 A KR 20160157993A KR 102348252 B1 KR102348252 B1 KR 102348252B1
Authority
KR
South Korea
Prior art keywords
power amplifier
amplifier module
ceramic
metal
layer
Prior art date
Application number
KR1020160157993A
Other languages
English (en)
Other versions
KR20170017857A (ko
Inventor
이경학
한민석
김영기
Original Assignee
주식회사 워프솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150111710A external-priority patent/KR101686745B1/ko
Application filed by 주식회사 워프솔루션 filed Critical 주식회사 워프솔루션
Priority to KR1020160157993A priority Critical patent/KR102348252B1/ko
Publication of KR20170017857A publication Critical patent/KR20170017857A/ko
Application granted granted Critical
Publication of KR102348252B1 publication Critical patent/KR102348252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

파워 앰프(power amplifier) 모듈 패키징 방법은 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 제공하는 단계; 상기 일체형 패턴을 금속층에 접합하는 단계; 및 상기 금속층에 접합된 상기 일체형 패턴에 적어도 하나의 외부 신호 연결 리드선이 형성된 세라믹 측벽을 증착하는 단계를 포함한다.

Description

파워 앰프 모듈 패키지 및 그 패키징 방법{POWER AMPLIFIER MODULE PACKAGE AND PACKAGING METHOD THEREOF}
아래의 실시예들은 파워 앰프 모듈 패키지 및 그 패키징 방법에 관한 것으로, 보다 구체적으로 일체형 패턴을 이용하여 파워 앰프 모듈을 패키징하는 기술에 대한 것이다.
기존의 파워 앰프 모듈 패키징 기술은 금속 물질로 형성된 패키지 베이스를 이용하여 파워 앰프 모듈을 패키징한다. 이 때, 패키지 베이스는 세라믹층 및 패턴이 삽입되는 홈을 포함하는 금속 측벽을 갖도록 금속 물질로 제작된다.
따라서, 기존의 파워 앰프 모듈 패키징 기술은 패키지 베이스의 측벽이 모두 금속 물질로 제작되기 때문에, 비싼 제작 비용을 갖는 문제점이 있다.
또한, 기존의 파워 앰프 모듈 패키징 기술은 파워 앰프 모듈 패키지를 제공한 후, 패턴을 삽입하는 과정에서 절연을 위한 세라믹층을 패키지 베이스에 박막/후막하고 식각하는 추가적인 공정을 수행해야 하는 단점이 있다.
이에, 아래의 실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용함으로써, 제작 비용을 낮추고, 세라믹층을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않는 기술을 제안한다.
일실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용하는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공한다.
구체적으로, 일실시예들은 세라믹 측벽을 이용함으로써, 제작 비용을 낮추는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공한다.
또한, 일실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용함으로써, 세라믹층을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공한다.
일실시예에 따르면, 파워 앰프(power amplifier) 모듈 패키징 방법은 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 제공하는 단계; 상기 일체형 패턴을 금속층에 접합하는 단계; 및 상기 금속층에 접합된 상기 일체형 패턴에 적어도 하나의 외부 신호 연결 리드선이 형성된 세라믹 측벽을 증착하는 단계를 포함한다.
상기 세라믹 측벽은 상기 패턴과 상기 적어도 하나의 외부 신호 연결 리드선을 연결하도록 생성된 적어도 하나의 수직 비아 홀을 포함할 수 있다.
상기 일체형 패턴을 금속층에 접합하는 단계는 상기 금속층의 표면에 금속 코팅층을 코팅한 후, 상기 금속 코팅층이 코팅된 표면에 상기 일체형 패턴을 접합하는 단계를 포함할 수 있다.
상기 파워 앰프 모듈 패키징 방법은 상기 일체형 패턴에 포함되는 상기 세라믹층에 형성된 홈에 상기 패턴과 연결되도록 칩을 집적하는 단계를 더 포함할 수 있다.
상기 세라믹 측벽을 증착하는 단계는 상기 세라믹 측벽의 상부에 금속 라인을 형성하는 단계를 포함할 수 있다.
상기 금속 라인을 형성하는 단계는 상기 세라믹 측벽과 상기 금속 라인 사이에 절연층을 배치하는 단계를 포함할 수 있다.
상기 파워 앰프 모듈 패키징 방법은 상기 금속층에 접합된 상기 일체형 패턴에 증착된 상기 세라믹 측벽에 커버를 장착하는 단계를 더 포함할 수 있다.
일실시예에 따르면, 파워 앰프 모듈 패키징 방법은 금속층에 세라믹 측벽을 증착하는 단계; 및 상기 세라믹 측벽에 적어도 하나의 외부 신호 연결 리드선을 형성하는 단계를 포함한다.
상기 적어도 하나의 외부 신호 연결 리드선을 형성하는 단계는 상기 세라믹 측벽의 상부에 금속 라인을 형성하는 단계를 포함할 수 있다.
상기 금속 라인을 형성하는 단계는 상기 세라믹 측벽과 상기 금속 라인 사이에 절연층을 배치하는 단계를 포함할 수 있다.
일실시예에 따르면, 파워 앰프(power amplifier) 모듈 패키지는 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴; 상기 일체형 패턴이 접합되는 금속층; 및 상기 금속층에 접합된 상기 일체형 배턴에 증착되는 세라믹 측벽-상기 세라믹 측벽에는 적어도 하나의 외부 신호 연결 리드선이 형성됨-을 포함한다.
상기 세라믹 측벽은 상기 패턴과 상기 적어도 하나의 외부 신호 연결 리드선을 연결하도록 생성된 적어도 하나의 수직 비아 홀을 포함할 수 있다.
상기 일체형 패턴은 상기 금속층의 표면에 금속 코팅층이 코팅된 후, 상기 금속 코팅층이 코팅된 표면에 접합될 수 있다.
파워 앰프 모듈 패키지는 금속층; 상기 금속층에 증착되는 세라믹 측벽; 및 상기 세라믹 측벽에 형성되는 적어도 하나의 외부 신호 연결 리드선을 포함한다.
일실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용하는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공할 수 있다.
구체적으로, 일실시예들은 세라믹 측벽을 이용함으로써, 제작 비용을 낮추는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공할 수 있다.
또한, 일실시예들은 세라믹층 및 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 이용함으로써, 세라믹층을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않는 파워 앰프 모듈 패키징 방법 및 이에 따라 제작되는 파워 앰프 모듈 패키지를 제공할 수 있다.
도 1a 내지 1b는 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 도면이다.
도 2는 일실시예에 따른 금속층을 설명하기 위한 도면이다.
도 3은 일실시예에 따른 일체형 패턴과 금속층이 접합되는 과정을 설명하기 위한 도면이다.
도 4는 일실시예에 따른 파워 앰프 모듈 패키징 방법을 나타낸 도면이다.
도 5a 내지 5b는 다른 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 도면이다.
도 6은 다른 일실시예에 따른 파워 앰프 모듈 패키징 방법을 나타낸 도면이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1a 내지 1b는 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 도면이다. 구체적으로, 도 1a는 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 사시도이고, 도 1b는 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 단면도이다.
도 1a 내지 1b를 참조하면, 파워 앰프 모듈 패키지(100)는 세라믹층(111)과 세라믹층(111)에 패터닝되는 패턴(112)을 포함하는 일체형 패턴(110), 일체형 패턴(110)이 접합되는 금속층(120) 및 금속층(120)에 접합된 일체형 배턴(110)에 증착되는 세라믹 측벽(130)을 포함한다. 여기서, 세라믹 측벽(130)에는 적어도 하나의 외부 신호 연결 리드선(131)이 형성된다. 이하, 일실시예에 따른 파워 앰프 모듈 패키지(100)는 도 5a 내지 5b를 참조하여 후술되는 다른 일실시예에 따른 파워 앰프 모듈 패키지와 달리, 일체형 패턴(110)을 포함하도록 패키징되는 일체형 패키지일 수 있다.
패턴(112)은 파워 앰프 모듈 패키지(100)의 용도에 따라 세라믹층(111)에 미리 패터닝될 수 있다. 여기서, 세라믹층(111)은 다양한 절연 물질로 구성될 수 있다. 예를 들어, 패턴(112)은 세라믹층(111)에 형성된 홈(113)의 위치에 따라(예컨대, 홈(113)이 위치하는 영역을 제외한 나머지 영역 상에), 칩(114)이 연결되어 집적될 수 있도록 패터닝될 수 있다. 도면에는 칩(114)이 집적되어 패턴(112)에 포함되는 경우로 도시하였으나, 이에 제한되거나 한정되지 않고, 칩(114)은 파워 앰프 모듈 패키지(100)를 제공받는 측에서 집적시킬 수 있도록 패턴(112)에 포함되지 않을 수도 있다.
일체형 패턴(110)은 금속층(120)의 표면에 Ni과 같은 금속 코팅층(그러나, 이에 제한되거나 한정되지 않고, 다양한 금속 물질 또는 금속 혼합 물질이 이용될 수 있음)이 코팅된 후, 금속 코팅층이 코팅된 표면에 접합될 수 있다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다.
여기서, 금속층(120)은 파워 앰프 모듈 패키지(100)를 다른 모듈들과 연결하는 적어도 하나의 연결 프레임(121)을 포함하도록 형성될 수도 있다. 이 때, 금속층(120)은 Cu 및 Graphite의 혼합 물질로 구성될 수 있다. 그러나, 이에 제한되거나 한정되지 않고, 금속층(120)은 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다. 이에 대한 상세한 설명은 도 2를 참조하여 기재하기로 한다.
이하, 금속층(120)에 접합된 일체형 배턴(110)에 증착되는 세라믹 측벽(130)은 세라믹 물질로 형성되는 것으로 설명하나, 이에 제한되거나 한정되지 않고, 전도성 물질 또는 절연성 물질 등을 포함하는 다양한 물질로 구성될 수 있다. 이와 같은 세라믹 측벽(130)에는 적어도 하나의 외부 신호 연결 리드선(131)이 형성되어 있다. 예를 들어, 적어도 하나의 외부 신호 연결 리드선(131)은 세라믹 측벽(130)의 상부에 접합되어 형성될 수 있다. 이 때, 적어도 하나의 외부 신호 연결 리드선(131)은 다양한 전도성 물질로 형성될 수 있다.
또한, 세라믹 측벽(130)은 패턴(112)과 적어도 하나의 외부 신호 연결 리드선(131)을 연결하도록 생성된 적어도 하나의 수직 비아 홀(132)을 포함할 수 있다. 예를 들어, 적어도 하나의 수직 비아 홀(132)은 적어도 하나의 외부 신호 연결 리드선(131)과 패턴(112)을 연결하도록 세라믹 측벽(130) 내부에 형성된 홀에 금속 물질이 채워져서 생성될 수 있다. 따라서, 패턴(112)은 적어도 하나의 수직 비아 홀(132) 및 적어도 하나의 외부 신호 연결 리드선(131)을 통하여 외부와 전기적으로 연결될 수 있다.
또한, 세라믹 측벽(130)의 상부에는 금속 라인(140)이 형성되어 있을 수 있다. 따라서, 금속층(120)에 접합된 일체형 패턴(110)에 증착된 세라믹 측벽(130)에는 금속 라인(140)에 의해 커버(150)가 장착될 수 있다. 이 때, 커버(150)는 금속층(120)을 구성하는 물질과 같은 다양한 금속 물질 또는 금속 혼합 물질로 형성되거나, 유전체 물질로 형성될 수도 있다. 또한, 금속 라인(140)은 레이저 웰딩으로 lid 장착에 의해 커버(150)가 결합될 수 있도록 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
여기서, 여기서, 금속 라인(140)은 세라믹 측벽(130)에 형성되는 적어도 하나의 외부 신호 연결 리드선(131)과의 절연을 위한 절연층(141)의 상부에 형성될 수 있다.절연층(141)은 세라믹층(111)을 구성하는 다양한 절연 물질로 형성될 수 있다.
도 2는 일실시예에 따른 금속층을 설명하기 위한 도면이다.
도 2를 참조하면, 일실시예에 따른 일체형 패턴이 접합되는 금속층은 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
예를 들어, 금속층은 도면에 도시된 바와 같이, W 및 Cu의 혼합 물질보다 높은 열전도율을 갖는 Cu 및 Graphite의 혼합 물질, Cu 및 Diamond의 혼합 물질, Al 및 Diamond의 혼합 물질, Al 및 Graphite의 혼합 물질, Cu 및 C-Fiber의 혼합 물질, W 및 Graphite의 혼합 물질, Fe 및 Graphite의 혼합 물질, PP 및 Cu의 혼합 물질 또는 Be 등과 같은 금속 혼합 물질 또는 금속 물질로 형성될 수 있다.
또한, 금속층의 표면에 코팅되는 금속 코팅층, 적어도 하나의 외부 신호 연결 리드선, 일체형 패턴에 포함되는 패턴, 적어도 하나의 수직 비아 홀, 커버, 금속 라인 역시 Cu 및 Graphite의 혼합 물질, Cu 및 Diamond의 혼합 물질, Al 및 Diamond의 혼합 물질, Al 및 Graphite의 혼합 물질, Cu 및 C-Fiber의 혼합 물질, W 및 Graphite의 혼합 물질, Fe 및 Graphite의 혼합 물질, PP 및 Cu의 혼합 물질 또는 Be 등과 같은 금속 혼합 물질 또는 금속 물질로 형성될 수 있다.
도 3은 일실시예에 따른 일체형 패턴과 금속층이 접합되는 과정을 설명하기 위한 도면이다.
도 3을 참조하면, 일실시예에 따른 세라믹층(311) 및 세라믹층(311)에 패터닝되는 패턴(312)을 포함하는 일체형 패턴(310)은 금속층(320)의 표면에 금속 코팅층(321)을 코팅한 후, 금속 코팅층(321)이 코팅된 표면에 접합될 수 있다.
도 4는 일실시예에 따른 파워 앰프 모듈 패키징 방법을 나타낸 도면이다.
도 4를 참조하면, 일실시예에 따른 파워 앰프 모듈 패키징 시스템은 세라믹층(411) 및 세라믹층(411)에 패터닝되는 패턴(412)을 포함하는 일체형 패턴(410)을 제공한다.
여기서, 파워 앰프 모듈 패키징 시스템은 파워 앰프 모듈 패키징 공정을 수행하기 이전에, 파워 앰프 모듈 패키지의 용도에 따라, 홈(413)이 형성된 세라믹층(411)에 패턴(412)을 패터닝할 수 있다. 여기서, 세라믹층(111)은 다양한 절연 물질로 구성될 수 있다. 예를 들어, 파워 앰프 모듈 패키징 시스템은 패턴(412)을 세라믹층(411)에 형성된 홈(413)의 위치에 따라(예컨대, 칩(414)이 집적될 홈(413)이 위치하는 영역을 제외한 나머지 영역 상에), 패터닝될 수 있다.
이어서, 파워 앰프 모듈 패키징 시스템은 일체형 패턴(410)을 금속층(420)에 접합한다. 예를 들어, 파워 앰프 모듈 패키징 시스템은 금속층(420)의 표면에 Ni과 같은 금속 코팅층(그러나, 이에 제한되거나 한정되지 않고, 다양한 금속 물질 또는 금속 혼합 물질이 이용될 수 있음)을 코팅한 후, 금속 코팅층이 코팅된 표면에 일체형 패턴(410)을 접합할 수 있다.
여기서, 금속층(420)은 파워 앰프 모듈 패키지를 다른 모듈들과 연결하는 적어도 하나의 연결 프레임(421)을 포함하도록 형성할 수도 있다. 이 때, 파워 앰프 모듈 패키징 시스템은 금속층(420)을 Cu 및 Graphite의 혼합 물질로 구성할 수 있다. 그러나, 이에 제한되거나 한정되지 않고, 파워 앰프 모듈 패키징 시스템은 금속층(420)을 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성할 수 있다.
그 다음, 파워 앰프 모듈 패키징 시스템은 금속층(420)에 접합된 일체형 패턴(410)에 적어도 하나의 외부 신호 연결 리드선(431)이 형성된 세라믹 측벽(430)을 증착한다. 여기서, 세라믹 측벽(430)의 상부에는 적어도 하나의 외부 신호 연결 리드선(431)이 접합되어 형성되어 있을 수 있다. 이 때, 적어도 하나의 외부 신호 연결 리드선(431)은 다양한 전도성 물질로 형성될 수 있다.
또한, 세라믹 측벽(430)에는 적어도 하나의 수직 비아 홀(432)이 생성되어 있을 수 있다. 예를 들어, 파워 앰프 모듈 패키징 시스템은 적어도 하나의 외부 신호 연결 리드선(431)과 패턴(412)이 연결되도록 적어도 하나의 수직 비아 홀(432)을 세라믹 측벽(430) 내부에 형성된 홀에 금속 물질을 채워서 생성할 수 있다.
또한, 세라믹 측벽(430)의 상부에는 금속 라인(440)이 형성되어 있을 수 있다. 금속 라인(440)은 후술되는 커버(450)가 레이저 웰딩으로 lid 장착에 의해 세라믹 측벽(430)에 결합되도록 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다. 또한, 세라믹 측벽(430) 상에 금속 라인(440)과 적어도 하나의 외부 신호 연결 리드선(431) 사이에는 절연층(441)이 배치될 수 있다. 절연층(441)은 세라믹층(411)을 구성하는 다양한 절연 물질로 형성될 수 있다.
그 다음, 파워 앰프 모듈 패키징 시스템은 일체형 패턴(410)에 포함되는 세라믹층(411)의 홈(413)에 칩(414)을 집적할 수 있다. 그러나 이에 제한되거나 한정되지 않고, 칩(414)은 파워 앰프 모듈 패키지를 제공받는 측에서 집적시킬 수 있다. 또한, 칩(414)은 세라믹 측벽(430)이 금속층(420)에 접합된 일체형 패턴(410)에 증착되는 과정에서 집적될 수도 있다.
그 후, 파워 앰프 모듈 패키징 시스템은 금속층(420)에 접합된 일체형 패턴(410)에 증착된 세라믹 측벽(430)에 커버(450)를 장착할 수 있다. 이 때, 파워 앰프 모듈 패키징 시스템은 금속층(420)을 구성하는 물질과 같은 다양한 금속 물질, 금속 혼합 물질 또는 유전체 물질로 커버(450)를 형성할 수도 있다.
이와 같이, 일실시예에 따른 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(430)을 이용함으로써, 제작 비용을 낮춰서 파워 앰프 모듈 패키지를 제조할 수 있다. 또한, 파워 앰프 모듈 패키징 시스템은 세라믹층(411) 및 세라믹층(411)에 패터닝되는 패턴(412)을 포함하는 일체형 패턴(410)을 이용하여, 세라믹층(411)을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않음으로써, 제조 공정을 단순화하여 파워 앰프 모듈 패키지를 제조할 수 있다.
도 5a 내지 5b는 다른 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 도면이다. 구체적으로, 도 5a는 다른 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 사시도이고, 도 5b는 다른 일실시예에 따른 파워 앰프 모듈 패키지를 나타낸 단면도이다.
도 5a 내지 5b를 참조하면, 파워 앰프 모듈 패키지(500)는 금속층(510), 금속층(510)에 증착되는 세라믹 측벽(520) 및 세라믹 측벽(520)에 형성되는 적어도 하나의 외부 신호 연결 리드선(521)을 포함한다. 이하, 다른 일실시예에 따른 파워 앰프 모듈 패키지(500)는 도 1a 내지 1b를 참조하여 상술된 일실시예에 따른 파워 앰프 모듈 패키지와 달리, 일체형 패턴을 포함하지 않고 패키징되는 분리형 패키지(일체형 패턴은 파워 앰프 모듈 패키지(500)를 제공받는 측에 의해 세라믹 측벽(520)의 내부 영역(530)에 삽입될 예정임)일 수 있다.
금속층(510)은 파워 앰프 모듈 패키지(500)를 다른 모듈들과 연결하는 적어도 하나의 연결 프레임(511)을 포함하도록 형성될 수도 있다. 이 때, 금속층(510)은 Cu 및 Graphite의 혼합 물질로 구성될 수 있다. 그러나, 이에 제한되거나 한정되지 않고, 금속층(510)은 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
이하, 금속층(510)에 증착되는 세라믹 측벽(520)은 세라믹 물질로 형성되는 것으로 설명하나, 이에 제한되거나 한정되지 않고, 전도성 물질 또는 절연성 물질 등을 포함하는 다양한 물질로 구성될 수 있다. 이와 같은 세라믹 측벽(520)에는 적어도 하나의 외부 신호 연결 리드선(521)이 형성될 수 있다. 예를 들어, 적어도 하나의 외부 신호 연결 리드선(521)은 세라믹 측벽(520)의 상부에 접합되어 형성될 수 있다. 이 때, 적어도 하나의 외부 신호 연결 리드선(521)은 다양한 전도성 물질로 형성될 수 있다.
여기서, 세라믹 측벽(520)은 금속층(510)의 표면에 Ni과 같은 금속 코팅층(그러나, 이에 제한되거나 한정되지 않고, 다양한 금속 물질 또는 금속 혼합 물질이 이용될 수 있음)이 코팅된 후, 금속 코팅층이 코팅된 표면에 증착될 수 있다(도 3을 참조하여 도시된 일체형 패턴과 금속층이 접합되는 과정과 동일한 방식).
또한, 세라믹 측벽(520)의 상부에는 금속 라인(540)이 형성되어 있을 수 있다. 따라서, 금속층(510)에 증착된 세라믹 측벽(520)에는 금속 라인(540)에 의해 커버(550)가 장착될 수 있다. 이 때, 커버(550)는 금속층(510)을 구성하는 물질과 같은 다양한 금속 물질 또는 금속 혼합 물질로 형성되거나, 유전체 물질로 형성될 수도 있다. 또한, 금속 라인(540)은 레이저 웰딩으로 lid 장착에 의해 커버(550)가 결합될 수 있도록 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
여기서, 금속 라인(540)은 세라믹 측벽(520)에 형성되는 적어도 하나의 외부 신호 연결 리드선(521)과의 절연을 위한 절연층(541)의 상부에 형성될 수 있다. 절연층(541)은 세라믹 측벽(520)을 구성하는 다양한 절연 물질로 형성될 수 있다.
도면에는 도시되지 않았지만, 분리형 패키지(500)에 일체형 패턴이 삽입되는 과정에서, 세라믹 측벽(520)에 형성된 적어도 하나의 외부 신호 연결 리드선(521)은 패턴과 와이어 본딩으로 연결될 수 있다. 즉, 적어도 하나의 외부 신호 연결 리드선(521)과 패턴을 연결시키는 와이어 본딩은 파워 앰프 모듈 패키지(500)를 제공받는 측에 의해 일체형 패턴이 삽입되는 과정에서 형성될 수 있다.
도 6은 다른 일실시예에 따른 파워 앰프 모듈 패키징 방법을 나타낸 도면이다.
도 6을 참조하면, 다른 일실시예에 따른 파워 앰프 모듈 패키징 시스템은 금속층(610)에 세라믹 측벽(620)을 증착한다. 여기서, 금속층(610)은 파워 앰프 모듈 패키지를 다른 모듈들과 연결하는 적어도 하나의 연결 프레임(611)을 포함하도록 형성할 수 있다. 이 때, 파워 앰프 모듈 패키징 시스템은 금속층(610)을 Cu 및 Graphite의 혼합 물질로 구성할 수 있다. 그러나, 이에 제한되거나 한정되지 않고, 파워 앰프 모듈 패키징 시스템은 금속층(610)을 미리 설정된 범위 내의 열전도율 및 미리 설정된 범위의 열팽창율을 갖는 다양한 금속 물질 또는 금속 혼합 물질로 형성할 수 있다.
또한, 파워 앰프 모듈 패키징 시스템은 금속층(610)에 증착되는 세라믹 측벽(620)을 다양한 절연 물질로 구성할 수 있다.
그 다음, 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(620)에 적어도 하나의 외부 신호 연결 리드선(621)을 형성한다. 예를 들어, 파워 앰프 모듈 패키징 시스템은 적어도 하나의 외부 신호 연결 리드선(621)을 세라믹 측벽(620)의 상부에 접합하여 형성할 수 있다. 이 때, 적어도 하나의 외부 신호 연결 리드선(621)은 다양한 전도성 물질로 형성될 수 있다.
여기서, 파워 앰프 모듈 패키징 시스템은 금속층(610)의 표면에 Ni과 같은 금속 코팅층(그러나, 이에 제한되거나 한정되지 않고, 다양한 금속 물질 또는 금속 혼합 물질이 이용될 수 있음)을 코팅한 후, 금속 코팅층이 코팅된 표면에 세라믹 측벽(620)을 접합 증착할 수 있다.
그 다음, 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(620)에 금속 라인(640)을 형성할 수 있다. 금속 라인(640)은 후술되는 커버(650)가 레이저 웰딩으로 lid 장착에 의해 세라믹 측벽(620)에 결합되도록 다양한 금속 물질 또는 금속 혼합 물질로 형성될 수 있다.
또한, 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(620) 상에 금속 라인(640)과 적어도 하나의 외부 신호 연결 리드선(621) 사이에는 절연층(641)을 배치할 수 있다. 절연층(641)은 세라믹층(611)을 구성하는 다양한 절연 물질로 형성될 수 있다.
도면에는 도시되지 않았지만, 파워 앰프 모듈 패키징 시스템은 상술한 패키징 과정을 거친 분리형 패키지를 제공받는 측에 의해 세라믹 측벽(620)의 내부 영역(630)에 일체형 패턴이 삽입하도록 할 수 있다. 이 때, 파워 앰프 모듈 패키징 시스템은 분리형 패키지를 제공받는 측에 의해 일체형 패턴이 삽입되는 과정에서, 패턴과 적어도 하나의 외부 신호 연결 리드선(621)이 연결되도록 와이어 본딩을 형성하도록 할 수도 있다.
이와 같이, 일실시예에 따른 파워 앰프 모듈 패키징 시스템은 세라믹 측벽(620)을 이용함으로써, 제작 비용을 낮춰서 파워 앰프 모듈 패키지를 제조할 수 있다. 또한, 파워 앰프 모듈 패키징 시스템은 세라믹층을 박막/후막하고 식각하는 추가적인 공정을 수행하지 않음으로써, 제조 공정을 단순화하여 파워 앰프 모듈 패키지를 제조할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (1)

  1. 세라믹층 및 상기 세라믹층에 패터닝되는 패턴을 포함하는 일체형 패턴을 제공하는 단계;
    상기 일체형 패턴을 금속층에 접합하는 단계;
    상기 금속층에 접합된 상기 일체형 패턴에 적어도 하나의 외부 신호 연결 리드선이 형성된 세라믹 측벽을 증착하는 단계; 및
    상기 세라믹 측벽의 상부에 커버와 결합되는 금속 라인을 형성하는 단계
    를 포함하고,
    상기 금속 라인을 형성하는 단계는,
    상기 세라믹 측벽과 상기 금속 라인 사이에 상기 금속 라인과 상기 적어도 하나의 외부 신호 연결 리드선 사이의 절연을 위한 절연층을 배치하는 단계
    를 포함하는 것을 특징으로 하는 파워 앰프(power amplifier) 모듈 패키징 방법.
KR1020160157993A 2015-08-07 2016-11-25 파워 앰프 모듈 패키지 및 그 패키징 방법 KR102348252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160157993A KR102348252B1 (ko) 2015-08-07 2016-11-25 파워 앰프 모듈 패키지 및 그 패키징 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150111710A KR101686745B1 (ko) 2015-08-07 2015-08-07 파워 앰프 모듈 패키지 및 그 패키징 방법
KR1020160157993A KR102348252B1 (ko) 2015-08-07 2016-11-25 파워 앰프 모듈 패키지 및 그 패키징 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150111710A Division KR101686745B1 (ko) 2015-08-07 2015-08-07 파워 앰프 모듈 패키지 및 그 패키징 방법

Publications (2)

Publication Number Publication Date
KR20170017857A KR20170017857A (ko) 2017-02-15
KR102348252B1 true KR102348252B1 (ko) 2022-01-07

Family

ID=79355082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160157993A KR102348252B1 (ko) 2015-08-07 2016-11-25 파워 앰프 모듈 패키지 및 그 패키징 방법

Country Status (1)

Country Link
KR (1) KR102348252B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102243628B1 (ko) * 2018-12-28 2021-04-23 주식회사 워프솔루션 소형화가 가능한 파워 앰프 모듈 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050422A (ja) * 2008-08-22 2010-03-04 Deiakkusu:Kk 耐熱性半導体パッケージ及びパッケージの製造方法
JP2010283349A (ja) * 2009-06-03 2010-12-16 Honeywell Internatl Inc 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
JP2013149760A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050422A (ja) * 2008-08-22 2010-03-04 Deiakkusu:Kk 耐熱性半導体パッケージ及びパッケージの製造方法
JP2010283349A (ja) * 2009-06-03 2010-12-16 Honeywell Internatl Inc 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
JP2013149760A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20170017857A (ko) 2017-02-15

Similar Documents

Publication Publication Date Title
US9177881B2 (en) High-frequency semiconductor package and high-frequency semiconductor device
KR102460753B1 (ko) 소자 패키지 및 그 제조방법
US9275928B2 (en) Semiconductor package
WO2015046292A1 (ja) 電子部品収納用パッケージおよび電子装置
US20130154066A1 (en) Semiconductor package and manufacturing method thereof
WO2014002921A1 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
US20150276143A1 (en) Easily-assembled cob lamp bead, support for the lamp bead, method for manufacturing the lamp bead, and easily-assembled led module
JP2008258478A (ja) 電子部品装置およびその製造方法
KR101686745B1 (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
KR102348252B1 (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
US9805995B2 (en) Element-accommodating package and mounting structure
US10290563B2 (en) Semiconductor device including die pad with projections
JP2016069265A (ja) 筐体を構成するセラミックス製のパッケージ部材とセラミックス製の蓋部材とを接合するための接合方法
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP2008227079A (ja) 半導体装置およびその製造方法
US10068882B2 (en) High-frequency module
JP2017200124A (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
US10892212B2 (en) Flat no-lead package with surface mounted structure
KR20190076372A (ko) 파워 앰프 모듈 패키지 및 그 패키징 방법
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
US11889618B2 (en) Wiring board, electronic component package, and electronic apparatus
JP6849558B2 (ja) 電子部品収納用パッケージおよび電子装置
KR101695576B1 (ko) 입력 패턴 및 출력 패턴이 분리 가능한 파워 앰프 모듈 패키지 및 그 패키징 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant