CN104835535B - 一种固态盘自适应纠错方法与*** - Google Patents

Abstract

本发明公开了一种固态盘内部自适应LDPC纠错方法，包括(1)初始化：固态盘在输入数据前，进行块擦除操作，并初始化所有擦除块的纠错码标识符；(2)固态盘自适应纠错编码：对写入的原始数据进行编码生成码字；(3)固态盘译码过程，包括：(3.1)判断是否有读操作，如果有读操作则转向(3.2)，否则结束；(3.2)判断读取页所在块i的纠错码标识符B_i是否为0；(3.3)如果B_i为0，则块i内所有页采用弱LDPC码进行纠错；(3.4)固态盘自适应纠错码切换操作；(3.5)如果B_i为1，则块i内所有页采用强LDPC码进行纠错。本发明适用于固态盘纠错领域，提升LDPC纠错性能充分发挥和存储数据的可靠性。

Description

一种固态盘自适应纠错方法与***

技术领域

本发明属于固态盘纠错技术领域，具体地，涉及一种固态盘自适应纠错方法与***。

背景技术

随着日常生活中各种电子设备的普及，固态盘作为一种存储设备被广泛使用，保证固态盘中数据的安全显得日益重要。作为保证数据安全重要措施的纠错码如何发挥最大效率非常重要。

固态盘内部的闪存芯片制造工艺已经发展到10纳米的水平，意味着闪存芯片内部的单元尺寸越来越小，噪声也相应的增加，需要更加强大的纠错码。闪存芯片有多个结构层次构成，最小的读写单位是页(Page)，多个页构成一个块(Block)。闪存芯片在写入数据前要先进行擦除操作，擦除单位是块。擦除后的块成为空白区域，可以写入相关的数据信息。从闪存读取数据时必须经过纠错码译码过程，以保证读出的数据是可靠的数据。如果数据出现错误，则用纠错码进行纠错改正。另外，在不同时期闪存芯片受到的噪声干扰也不同，因而数据出错率也不同。普遍规律下，早期的闪存芯片出错率非常低，到后期随着擦写次数的增加，数据保存时间的增长，数据出错率也相应的增长。

低密度奇偶校验码(Low-Density Parity-Check code，LDPC)具有强大的纠错能力。LDPC主要由编码器和译码器构成。编码器负责将写入闪存的数据进行编码生成LDPC码字。LDPC码字由原始数据和LDPC校验信息构成。译码器则负责对LDPC码字进行译码纠错。译码器主要有两种结果输出：一是译码成功，说明输出的数据没有错误；二是译码失败，说明LDPC译码器不能纠正LDPC码字中的错误，输出的数据含有错误信息。不同的LDPC码率具有不同的纠错性能，码率越高纠错能力越弱。高码率LDPC码作为弱LDPC码，其纠错能力不如低码率LDPC码。通常情况下，固态盘使用最强纠错能力的LDPC码，以保证固态盘在最坏情况下的数据安全，这样就存在最强LDPC纠错码纠错能力冗余现象，也会影响固态盘的读写性能，造成固态盘纠错能耗的浪费。

发明内容

本发明的目的是根据固态盘内部闪存芯片数据出错情况不同，采用合适纠错能力的LDPC码进行纠错，达到提高LDPC码纠错效能的目的，减少单一LDPC码纠错性能的冗余，同时提高固态盘的读性能并减少其译码能耗。

为了实现上述目的，本发明构建了一种自动切换弱LDPC码和强LDPC码的方法，减少了只使用强LDPC码而产生的LDPC纠错性能的冗余，同时减少了固态盘使用LDPC码的纠错能耗，并提高了固态盘使用不同LDPC码进行纠错的准确度，保证了固态盘内部数据的可靠性。本发明将高码率LDPC码作为弱LDPC码，低码率LDPC码作为强LDPC码。

按照本发明的一个方面，提供了一种固态盘自适应纠错方法，包括如下步骤：

(1)初始化：固态盘在输入数据前，进行块擦除操作，以便写入数据，并初始化所有擦除块的纠错码标识符B_i＝0，其中i＝0,1,…,n，n表示固态盘擦除块的数量；

(2)固态盘自适应纠错编码,包括：

(2.1)当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G₁对原始数据R进行编码得到码字C₁＝R×G₁，码字C₁去掉原始数据R得到弱LDPC码校验信息P₁；

(2.2)由强LDPC码的生成矩阵G₂对一页原始数据R编码生成码字

C₂＝R×G₂，码字C₂去掉原始数据R得到强LDPC码校验信息P₂；

(2.3)一页原始数据R和P₁，P₂组成一页的码字C＝(R，P₁，P₂)；

(2.4)将生成的码字C写入闪存芯片中；

(3)固态盘译码过程，包括：

(3.1)判断是否有读操作，如果有读操作则转向(3.2)，否则结束；

(3.2)判断读取页所在块i的纠错码标识符B_i是否为0；

(3.3)如果B_i为0，则块i内所有页采用弱LDPC码进行纠错；

(3.4)固态盘自适应纠错码切换操作，包括：

(3.4.1)如果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符B_i＝1，并转到步骤(3.5)；

(3.4.2)如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码标识符B_i＝0，并转到步骤(3.2)；

(3.5)如果B_i为1，则块i内所有页采用强LDPC码进行纠错。

按照本发明的另一方面，还提供了一种固态盘自适应纠错***，所述***包括如下模块：固态盘初始化模块、自适应纠错编码模块、固态盘译码模块，其中：

所述固态盘初始化模块，用于在输入数据前，对固态盘进行块擦除操作，以便写入数据，并初始化所有擦除块的纠错码标识符B_i＝0，其中i＝0,1,…,n，n表示固态盘擦除块的数量；

所述固态盘自适应纠错编码模块,用于对原始数据进行自适应纠错编码，具体地：当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G₁对原始数据R进行编码得到码字C₁＝R×G₁，码字C₁去掉原始数据R得到弱LDPC码校验信息P₁；由强LDPC码的生成矩阵G₂对一页原始数据R编码生成码字C₂＝R×G₂，码字C₂去掉原始数据R得到强LDPC码校验信息P₂；一页原始数据R和P₁，P₂组成一页的码字C＝(R，P₁，P₂)；将生成的码字C写入闪存芯片中；

所述固态盘译码模块，包括读判断模块、纠错码识别模块、弱LDPC码纠错模块、自适应纠错码切换模块以及强LDPC码纠错模块，其中：

所述读判断模块，用于判断是否有读操作，如果有读操作则转向(3.2)，否则结束；

所述纠错码识别模块，用于判断读取页所在块i的纠错码标识符B_i是否为0；

所述弱LDPC码纠错模块，用于如果B_i为0，则对块i内所有页采用弱LDPC码进行纠错；

所述自适应纠错码切换模块，用于执行固态盘自适应纠错码切换操作，具体为：如果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符B_i＝1，并转到所述强LDPC码纠错模块；如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码标识符B_i＝0，并转到所述纠错码识别模块；

所述强LDPC码纠错模块，用于如果B_i为1，则对块i内所有页采用强LDPC码进行纠错。

综上所述，本发明技术方案的有益效果是：

提出了一种固态盘自适应LDPC纠错优化方法，该方法能够根据固态盘出错率的不同在强弱两种LDPC纠错码间进行自动切换。与传统的只使用单一的LDPC纠错码方法相比，能够有效发挥不同的LDPC纠错码的纠错性能，减少单一LDPC纠错码引起的纠错性能冗余，用此方法对固态盘进行纠错可以有效提高读性能。因为使用高码率LDPC纠错码时，生成的码字长度明显变小，引起的阈值电压感知时间，码字传输时间，译码时间都有相应减少。同时相对于单一的LDPC纠错码，自适应LDPC纠错方法的译码能耗也能大幅的降低。

附图说明

图1为本发明自适应纠错算法的处理流程示意图；

图2为弱LDPC码和强LDPC码编码过程示意图；

图3为弱LDPC码和强LDPC码译码过程示意图；

图4为固态盘块纠错码自适应切换算法示意图；

图5为本发明自适应纠错***结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明中高码率的LDPC码表示弱LDPC码，低码率的LDPC码表示强LDPC码。

如图1所示，为本发明自适应纠错算法的处理流程示意图，所述纠错算法包括如下步骤：

(1)初始化具体为：

固态盘在输入数据前，要进行块擦除操作，以便写入数据。初始化所有擦除块的纠错码标识符B_i＝0(i＝0,1,…,n)，n表示固态盘块的数量；

(2)固态盘自适应纠错方法的具体编码过程为：

(2.1)如图2所示，当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G₁对原始数据R进行编码得到码字C₁＝R×G₁，码字C₁去掉原始数据R得到弱LDPC码校验信息P₁；

(2.2)由强LDPC码的生成矩阵G₂对一页原始数据R编码生成码字

C₂＝R×G₂，码字C₂去掉原始数据R得到强LDPC码校验信息P₂；

(2.3)一页原始数据R和P₁，P₂组成一页的码字C＝(R，P₁，P₂)；

(2.4)将生成的码字C写入闪存芯片中；

(3)固态盘译码过程包括如下步骤：

(3.1)判断是否有读操作，如果有读操作则转向(3.2)，否则结束本算法；

(3.2)判断读取页所在块i的纠错码标识符B_i是否为0；

(3.3)如果B_i为0，则块i内所有页采用弱LDPC码进行纠错,弱LDPC码纠错具体如下：

(3.3.1)如图3所示，获取由一页原始数据R和弱LDPC码校验数据P₁组成的码字C₁；

(3.3.2)对码字C₁中每个二进制位b_i计算对数似然比LLR_i值

其中V_i表示感知电压值，A_i表示感知电压所在的区域范围值，P⁽ⁱ⁾(x)表示第i个阈值电压感知高斯函数；

(3.3.3)将得到的LLR信息输入到弱LDPC校验矩阵H₁中的变量节点中，作为LDPC解码的初始信息；

(3.3.4)校验矩阵H₁中每个变量节点与校验节点相互之间进行迭代处理译码信息，迭代信息只在变量节点与校验节点在校验矩阵H₁中互为连接关系的节点间传输；

(3.3.5)如果解码得到的弱LDPC译码向量C′₁与输入的码字C₁相等则输出译码成功并成功输出数据。如果达到了最大的迭代次数但译码向量C′₁与输入码字C₁不等，则输出译码失败并结束弱LDPC译码过程；

(3.3.6)如果弱LDPC码纠错失败，则转到步骤(3.4)执行固态盘自适应纠错码切换操作；

(3.4)固态盘自适应纠错码切换操作，具体如下：

(3.4.1)如图4所示，如果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符B_i＝1，并转到步骤(3.5)；

(3.4.2)如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码标识符B_i＝0，并转到步骤(3.2)；

(3.5)如果B_i为1，则块i内所有页采用强LDPC码进行纠错,强LDPC码纠错具体如下：

(3.5.1)获取由原始数据R和强LDPC码校验数据P₂组成的码字C₂；

(3.5.2)对码字C₂中每个二进制位b_j计算对数似然比LLR_j值

其中V_j表示感知电压值，A_j表示感知电压所在的区域范围值，P^(j)(x)表示第j个阈值电压感知高斯函数；

(3.5.3)将得到的LLR信息输入到强LDPC校验矩阵H₂中的变量节点中，作为LDPC解码的初始信息；

(3.5.4)校验矩阵H₂中每个变量节点与校验节点相互之间进行迭代处理译码信息，迭代信息只在变量节点与校验节点在校验矩阵H₂中互为连接关系的节点间传输；

(3.5.5)如果解码得到的强LDPC译码向量C′₂与输入的码字C₂相等则输出译码成功并成功输出数据。如果达到了最大的迭代次数但译码向量C′₂与输入码字C₂不等，则输出译码失败并结束强LDPC译码过程。

进一步地，如图5所示，本发明还提供了一种固态盘自适应纠错***，所述***包括如下模块：固态盘初始化模块、自适应纠错编码模块、固态盘译码模块，其中：

所述固态盘初始化模块，用于在输入数据前，对固态盘进行块擦除操作，以便写入数据，并初始化所有擦除块的纠错码标识符B_i＝0，其中i＝0,1,…,n，n表示固态盘擦除块的数量；

所述固态盘自适应纠错编码模块,用于对原始数据进行自适应纠错编码，具体地：当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G₁对原始数据R进行编码得到码字C₁＝R×G₁，码字C₁去掉原始数据R得到弱LDPC码校验信息P₁；由强LDPC码的生成矩阵G₂对一页原始数据R编码生成码字C₂＝R×G₂，码字C₂去掉原始数据R得到强LDPC码校验信息P₂；一页原始数据R和P₁，P₂组成一页的码字C＝(R，P₁，P₂)；将生成的码字C写入闪存芯片中；

所述固态盘译码模块，包括读判断模块、纠错码识别模块、弱LDPC码纠错模块、自适应纠错码切换模块以及强LDPC码纠错模块，其中：

所述读判断模块，用于判断是否有读操作，如果有读操作则转向(3.2)，否则结束；

所述纠错码识别模块，用于判断读取页所在块i的纠错码标识符B_i是否为0；

所述弱LDPC码纠错模块，用于如果B_i为0，则对块i内所有页采用弱LDPC码进行纠错；

所述自适应纠错码切换模块，用于执行固态盘自适应纠错码切换操作，具体为：如果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符B_i＝1，并转到所述强LDPC码纠错模块；如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码标识符B_i＝0，并转到所述纠错码识别模块；

所述强LDPC码纠错模块，用于如果B_i为1，则对块i内所有页采用强LDPC码进行纠错。

进一步地，所述弱LDPC码纠错模块具体包括弱LDPC码字获取子模块、弱LDPC码似然比值计算子模块、弱LDPC码初始信息生成子模块、弱LDPC码迭代处理子模块、弱LDPC码译码成功判断子模块以及弱LDPC码纠错切换子模块，其中：

所述弱LDPC码字获取子模块，用于获取由一页原始数据R和弱LDPC码校验数据P₁组成的码字C₁；

所述弱LDPC码似然比值计算子模块，用于对码字C₁中每个二进制位b_i计算对数似然比LLR_i值

其中：V_i表示感知电压值，A_i表示感知电压所在的区域范围值，P⁽ⁱ⁾(x)表示第i个阈值电压感知高斯函数；

所述弱LDPC码初始信息生成子模块，用于将得到的LLR信息输入到弱LDPC校验矩阵H₁中的变量节点中，作为LDPC解码的初始信息；

所述弱LDPC码迭代处理子模块，用于执行校验矩阵H₁中每个变量节点与校验节点相互之间进行迭代处理译码信息，迭代信息只在变量节点与校验节点在校验矩阵H₁中互为连接关系的节点间传输；

所述弱LDPC码译码成功判断子模块，用于判断如果解码得到的弱LDPC译码向量C′₁与输入的码字C₁相等则输出译码成功并输出数据。如果达到了最大的迭代次数但译码向量C′₁与输入码字C₁不等，则输出译码失败并结束弱LDPC译码过程；

所述弱LDPC码纠错切换子模块，用于如果弱LDPC码纠错失败，则转到所述自适应纠错码切换模块并执行固态盘自适应纠错码切换操作。

进一步地，所述强LDPC码纠错模块具体包括强LDPC码字获取子模块、强LDPC码似然比值计算子模块、强LDPC码初始信息生成子模块、强LDPC码迭代处理子模块、强LDPC码译码成功判断子模块，其中：

所述强LDPC码字获取子模块，用于获取由原始数据R和强LDPC码校验数据P₂组成的码字C₂；

所述强LDPC码似然比值计算子模块，用于对码字C₂中每个二进制位b_j计算对数似然比LLR_j值

其中V_j表示感知电压值，A_j表示感知电压所在的区域范围值，P^(j)(x)表示第j个阈值电压感知高斯函数；

所述强LDPC码初始信息生成子模块，用于将得到的LLR信息输入到强LDPC校验矩阵H₂中的变量节点中，作为LDPC解码的初始信息；

所述强LDPC码迭代处理子模块，用于执行校验矩阵H₂中每个变量节点与校验节点相互之间进行迭代处理译码信息。迭代信息只在变量节点与校验节点在校验矩阵H₂中互为连接关系的节点间传输；

所述强LDPC码译码成功判断子模块，用于如果解码得到的强LDPC译码向量C′₂与输入的码字C₂相等则输出译码成功并输出数据。如果达到了最大的迭代次数但译码向量C′₂与输入码字C₂不等，则输出译码失败并结束强LDPC译码过程。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种固态盘自适应纠错方法，其特征在于，所述方法包括如下步骤：

(1)初始化：固态盘在输入数据前，进行块擦除操作，以便写入数据，并初始化所有擦除块的纠错码标识符B_i＝0，其中i＝0,1,…,n，n表示固态盘擦除块的数量；

(2)固态盘自适应纠错编码,包括：

(2.1)当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G₁对原始数据R进行编码得到码字C₁＝R×G₁，码字C₁去掉原始数据R得到弱LDPC码校验信息P₁；

(2.2)由强LDPC码的生成矩阵G₂对一页原始数据R编码生成码字C₂＝R×G₂，码字C₂去掉原始数据R得到强LDPC码校验信息P₂；

(2.3)一页原始数据R和P₁，P₂组成一页的码字C＝(R，P₁，P₂)；

(2.4)将生成的码字C写入闪存芯片中；

(3)固态盘译码过程，包括：

(3.1)判断是否有读操作，如果有读操作则转向(3.2)，否则结束；

(3.2)判断读取页所在块i的纠错码标识符B_i是否为0；

(3.3)如果B_i为0，则块i内所有页采用弱LDPC码进行纠错；

(3.4)固态盘自适应纠错码切换操作，包括：

(3.4.1)如果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符B_i＝1，并转到步骤(3.5)；

(3.4.2)如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码标识符B_i＝0，并转到步骤(3.2)；

(3.5)如果B_i为1，则块i内所有页采用强LDPC码进行纠错。

2.如权利要求1所述的方法，其特征在于，所述步骤(3.3)具体包括：

(3.3.1)获取由一页原始数据R和弱LDPC码校验数据P₁组成的码字C₁；

(3.3.2)对码字C₁中每个二进制位b_i计算对数似然比LLR_i值

其中V_i表示感知电压值，A_i表示感知电压所在的区域范围值，P⁽ⁱ⁾(x)表示第i个阈值电压感知高斯函数；

(3.3.3)将得到的LLR信息输入到弱LDPC校验矩阵H₁中的变量节点中，作为LDPC解码的初始信息；

(3.3.4)校验矩阵H₁中每个变量节点与校验节点相互之间进行迭代处理译码信息，迭代信息只在变量节点与校验节点在校验矩阵H₁中互为连接关系的节点间传输；

(3.3.5)如果解码得到的弱LDPC译码向量C₁′与码字C₁相等则输出译码成功并成功输出数据；如果达到了最大的迭代次数但译码向量C₁′与码字C₁不等，则输出译码失败并结束弱LDPC译码过程；

(3.3.6)如果弱LDPC码纠错失败，则转到步骤(3.4)执行固态盘自适应纠错码切换操作。

3.如权利要求1或2所述的方法，其特征在于，所述步骤(3.5)具体包括：

(3.5.1)获取由原始数据R和强LDPC码校验数据P₂组成的码字C₂；

(3.5.2)对码字C₂中每个二进制位b_j计算对数似然比LLR_j值

其中V_j表示感知电压值，A_j表示感知电压所在的区域范围值，P^(j)(x)表示第j个阈值电压感知高斯函数；

(3.5.3)将得到的LLR信息输入到强LDPC校验矩阵H₂中的变量节点中，作为LDPC解码的初始信息；

(3.5.4)校验矩阵H₂中每个变量节点与校验节点相互之间进行迭代处理译码信息；迭代信息只在变量节点与校验节点在校验矩阵H₂中互为连接关系的节点间传输；

(3.5.5)如果解码得到的强LDPC译码向量C₂′与码字C₂相等则输出译码成功并成功输出数据；如果达到了最大的迭代次数但译码向量C₂′与码字C₂不等，则输出译码失败并结束强LDPC译码过程。

4.一种固态盘自适应纠错***，其特征在于，所述***包括如下模块：固态盘初始化模块、自适应纠错编码模块、固态盘译码模块，其中：

所述固态盘初始化模块，用于在输入数据前，对固态盘进行块擦除操作，以便写入数据，并初始化所有擦除块的纠错码标识符B_i＝0，其中i＝0,1,…,n，n表示固态盘擦除块的数量；

所述固态盘自适应纠错编码模块,用于对原始数据进行自适应纠错编码，具体地：当一页原始数据R被写入固态盘闪存芯片时，根据弱LDPC码的生成矩阵G₁对原始数据R进行编码得到码字C₁＝R×G₁，码字C₁去掉原始数据R得到弱LDPC码校验信息P₁；由强LDPC码的生成矩阵G₂对一页原始数据R编码生成码字C₂＝R×G₂，码字C₂去掉原始数据R得到强LDPC码校验信息P₂；一页原始数据R和P₁，P₂组成一页的码字C＝(R，P₁，P₂)；将生成的码字C写入闪存芯片中；

所述固态盘译码模块，包括读判断模块、纠错码识别模块、弱LDPC码纠错模块、自适应纠错码切换模块以及强LDPC码纠错模块，其中：

所述读判断模块，用于判断是否有读操作，如果有读操作则转向(3.2)，否则结束；

所述纠错码识别模块，用于判断读取页所在块i的纠错码标识符B_i是否为0；

所述弱LDPC码纠错模块，用于如果B_i为0，则对块i内所有页采用弱LDPC码进行纠错；

所述自适应纠错码切换模块，用于执行固态盘自适应纠错码切换操作，具体为：如果块i中一页使用弱LDPC码纠错失败，赋值块i的纠错码标识符B_i＝1，并转到所述强LDPC码纠错模块；如果块i使用强LDPC码进行纠错后，如果块i被擦除，赋值块i的纠错码标识符B_i＝0，并转到所述纠错码识别模块；

所述强LDPC码纠错模块，用于如果B_i为1，则对块i内所有页采用强LDPC码进行纠错。

5.如权利要求4所述的***，其特征在于，所述弱LDPC码纠错模块具体包括弱LDPC码字获取子模块、弱LDPC码似然比值计算子模块、弱LDPC码初始信息生成子模块、弱LDPC码迭代处理子模块、弱LDPC码译码成功判断子模块以及弱LDPC码纠错切换子模块，其中：

所述弱LDPC码字获取子模块，用于获取由一页原始数据R和弱LDPC码校验数据P₁组成的码字C₁；

所述弱LDPC码似然比值计算子模块，用于对码字C₁中每个二进制位b_i计算对数似然比LLR_i值其中：V_i表示感知电压值，A_i表示感知电压所在的区域范围值，P⁽ⁱ⁾(x)表示第i个阈值电压感知高斯函数；

所述弱LDPC码初始信息生成子模块，用于将得到的LLR信息输入到弱LDPC校验矩阵H₁中的变量节点中，作为LDPC解码的初始信息；

所述弱LDPC码迭代处理子模块，用于执行校验矩阵H₁中每个变量节点与校验节点相互之间进行迭代处理译码信息，迭代信息只在变量节点与校验节点在校验矩阵H₁中互为连接关系的节点间传输；

所述弱LDPC码译码成功判断子模块，用于判断如果解码得到的LDPC译码向量C₁′与码字C₁相等则输出译码成功并成功输出数据，如果达到了最大的迭代次数但译码向量C₁′与码字C₁不等，则输出译码失败并结束弱LDPC译码过程；

所述弱LDPC码纠错切换子模块，用于如果弱LDPC码纠错失败，则转到所述自适应纠错码切换模块并执行固态盘自适应纠错码切换操作。

6.如权利要求4或5所述的***，其特征在于，所述强LDPC码纠错模块具体包括强LDPC码字获取子模块、强LDPC码似然比值计算子模块、强LDPC码初始信息生成子模块、强LDPC码迭代处理子模块、强LDPC码译码成功判断子模块，其中：

所述强LDPC码字获取子模块，用于获取由原始数据R和强LDPC码校验数据P₂组成的码字C₂；

所述强LDPC码似然比值计算子模块，用于对码字C₂中每个二进制位b_j计算对数似然比LLR_j值其中V_j表示感知电压值，A_j表示感知电压所在的区域范围值，P^(j)(x)表示第j个阈值电压感知高斯函数；

所述强LDPC码初始信息生成子模块，用于将得到的LLR信息输入到强LDPC校验矩阵H₂中的变量节点中，作为LDPC解码的初始信息；

所述强LDPC码迭代处理子模块，用于执行校验矩阵H₂中每个变量节点与校验节点相互之间进行迭代处理译码信息；迭代信息只在变量节点与校验节点在校验矩阵H₂中互为连接关系的节点间传输；

所述强LDPC码译码成功判断子模块，用于如果解码得到的强LDPC译码向量C₂′与码字C₂相等则输出译码成功并成功输出数据；如果达到了最大的迭代次数但译码向量C₂′与码字C₂不等，则输出译码失败并结束强LDPC译码过程。