CN104282340B - 一种固态盘闪存芯片阈值电压感知方法及*** - Google Patents
一种固态盘闪存芯片阈值电压感知方法及*** Download PDFInfo
- Publication number
- CN104282340B CN104282340B CN201410522792.9A CN201410522792A CN104282340B CN 104282340 B CN104282340 B CN 104282340B CN 201410522792 A CN201410522792 A CN 201410522792A CN 104282340 B CN104282340 B CN 104282340B
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- ldpc
- perception
- voltage
- flash chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种固态盘内部闪存芯片阈值电压感知优化方法，主要用于多层单元闪存芯片使用低密度奇偶校验码纠错时的一种优化方法。该***结构主要由LDPC编码模块、闪存芯片存储模块、非均匀阈值电压感知模块、对数似然比计算模块和LDPC译码模块组成。LDPC编码模块主要对原始数据利用LDPC生成矩阵编码生成码字；闪存芯片存储模块主要存储数据；非均匀阈值电压感知模块主要对闪存芯片进行非均匀阈值电压感知；对数似然比计算模块主要由阈值电压值得到对数似然比值；LDPC译码模块主要根据对数似然比值和校验矩阵进行解码纠错。本发明适用于固态盘纠错领域，提高存储数据的可靠性。
Description
技术领域
本发明属于固态盘闪存芯片纠错技术领域，更具体地，涉及一种固态盘闪存芯片阈值电压感知方法及***。
背景技术
随着各类移动设备在人们日常生活中的普遍应用，作为非易失性存储器种类之一的闪存芯片(Not And，NAND Flash memory)，越来越发挥着重要的作用。由于NAND Flashmemory的物理结构特点，容易发生错误，如何保证数据的可靠性，成为NAND Flash memory应用能否成功的关键技术之一。因此，采用纠错码的可靠性保证技术成为NAND Flashmemory应用中的关键一环，得到了广泛的应用和研究。
目前NAND Flash memory的架构已经从单层单元闪存芯片(Single Layer Cell，SLC)发展到多层单元闪存芯片(Multi-Level Cell，MLC)，NAND Flash的制造工艺发展到25纳米甚至是20纳米的水平，这意味着NAND Flash memory中发生错误的几率越来越大，因此，NAND Flash memory设备中需要使用更强纠错能力的纠错算法。
在现有的纠错码技术中，低密度奇偶校验码(Low-Density Parity-Check code，LDPC)具有强大的纠错能力，数据写入NAND Flash memory时利用LDPC码进行编码生成由原始信息和校验信息组成的码字，然后在数据读取时再次利用LDPC码进行解码纠错，以达到降低NAND Flash memory的位错误率(Bit Error Rate，BER)的目的。
LDPC码纠错需要精确的对数似然比(Log-likelihood Rate，LLR)信息，而对数似然比信息取决于NAND Flash memory闪存芯片单元cell的阈值电压感知精度。
在MLC NAND Flash memory中，一个闪存芯片单元cell存储2bits，它具有四种存储状态00、01、10、11，可以使用22＝4个阈值电压窗口来表示，每一个阈值电压窗口代表一种存储状态。
理想情况下，MLC NAND Flash memory会有4种互不交叉的阈值电压窗口，如图1所示，4个阈值电压窗口之间具有一定的距离，能够根据阈值电压值识别出正确的存储值。但是由于闪存芯片中噪声的干扰，4种阈值电压窗口会互相交叉，从而出现3个交叉阈值电压窗口的情形，如图2所示，4种阈值电压窗口出现相互交叉现象，这样在交叉阈值电压窗口内感知阈值电压时就不能正确区分出对应的存储状态，出现错误。
发明内容
本发明的目的是精确获取MLC NAND Flash memory闪存芯片单元内的阈值电压值，从而得到所需的对数似然比值作为LDPC码解码纠错的初始信息，进行LDPC解码纠错，提高NAND Flash memory的可靠性。
为了实现上述目的，本发明构建了一种在交叉阈值电压窗口内非均匀阈值电压感知优化方法，减少了传统的交叉阈值电压窗口内均匀阈值电压感知次数，将获得的阈值电压作为MLC NAND Flash memory中LDPC译码模块的输入。构建的非均匀感知策略主要在交叉阈值电压区域内进行非均匀的阈值电压感知而在交叉区域外不做任何感知。
按照本发明的一个方面，提供了一种固态盘内部闪存芯片阈值电压感知方法，包括如下步骤：
(1)数据输入步骤，包括如下子步骤：
(1.1)当原始数据R被写入闪存芯片时，根据低密度奇偶校验码LDPC生成矩阵G对原始数据R进行编码，生成码字C；
(1.2)将生成的码字C写入闪存芯片中；
(2)数据输出步骤，包括如下子步骤：
(2.1)计算出交叉区域的左分界线和右分界线然后求得两分界线之间的距离为其中i＝0，1，2；
(2.2)对闪存芯片的阈值电压进行非均匀感知：
(2.2.1)根据要求精度确定每个阈值电压交叉区域内感知次数n；
(2.2.2)根据感知次数n确定每个阈值电压交叉区域的左、右半区域的感知次数
(2.2.3)根据每个阈值电压交叉区域的左、右半区域的感知次数m计算左、右半区域中需要感知电压的位置；
(2.2.4)根据得到的感知电压位置读取阈值电压；
(2.3)根据非均匀感知的阈值电压计算对数似然比LLR；
(2.4)根据LLR及LDPC校验矩阵Q对步骤(1)中写入闪存芯片的码字C进行解码纠错。
本发明的一个实施例中，所述步骤(2.2.3)中根据每个阈值电压交叉区域的左、右半区域的感知次数m计算左、右半区域中需要感知电压的位置具体包括：
使用公比为q的等比数列获取需要感知的阈值电压，其中q＞1，对于交叉区域的左半部分需要感知的次数为m，则选取的感知点距离左边界的相对距离分别为1、q、q2...qm-1，记W＝1+q+...+qm-1，则选取的感知电压位置距离左边界的绝对距离分别为 其中Si表示每个交叉区域的距离，i＝0，1，2。
本发明的一个实施例中，所述步骤(1)中具体根据下式生成码字C：
C＝R×G (1)
本发明的一个实施例中，所述步骤(2.1)中计算出交叉区域的左分界线和右分界线具体为：
P(i)(x)是第i个阈值电压高斯概率分布函数，M是一比值，根据交叉区域大小确定，将阈值电压高斯概率函数代入上式中得到
根据已知的第i个阈值电压高斯概率函数的均值μi和方差和比值M，通过解上面的公式(3)和(4)，求出各个交叉区域的左分界线和右分界线
本发明的一个实施例中，所述步骤(2.3)中根据非均匀感知的阈值电压计算第i位的LLR具体为：
其中Vi表示感知电压值，Ai表示感知电压所在的区域范围值，P(i)(x)表示第i个阈值电压感知高斯函数。
本发明的一个实施例中，所述步骤(2.4)具体包括：
(2.4.1)、将步骤(2.3)得到的LLR信息输入到校验矩阵Q中的变量节点中，作为LDPC解码的初始信息；
(2.4.2)、校验矩阵Q中每个变量节点与校验节点相互之间进行迭代处理译码信息，只在变量节点与校验节点在校验矩阵Q中互为连接关系的节点间传输；
(2.4.3)、如果解码得到的LDPC译码向量C'与输入的码字C相等或者达到了最大的迭代次数时LDPC译码过程结束。
按照本发明的另一方面，还提供了一种固态盘内部闪存芯片阈值电压感知***，所述***包括输入模块，输出模块和闪存芯片存储模块，其中：
所述输入模块，包含LDPC编码模块，所述LDPC编码模块，用于对k-bit原始数据根据LDPC生成矩阵进行编码生成n-bit LDPC码字C，其中n＞k；
所述闪存芯片存储模块，用于存储LDPC码字C；
所述输出模块包含非均匀电压感知模块，LLR计算模块以及LDPC译码模块，其中：
所述非均匀电压感知模块，对闪存芯片存储模块中的闪存芯片进行非均匀阈值电压感知操作，所述非均匀阈值电压感知操作是对三个阈值电压交叉窗口区域进行非均匀阈值电压感知，阈值电压交叉窗口之外不进行电压感知操作；
所述LLR计算模块，用于根据得到的阈值电压计算出对应的对数似然比值；
LDPC译码模块，用于根据得到的对数似然比值以及LDPC校验矩阵进行迭代译码操作，获得LDPC输出码字C'，纠正闪存芯片存储模块中码字的错误。
本发明的一个实施例中，所述非均匀电压感知模块包括感知次数计算模块、感知位置计算模块以及阈值电压感知模块，其中：
所述感知次数计算模块，用于根据每个阈值电压交叉区域内感知次数n，确定每个阈值电压交叉区域的左、右半区域的感知次数
所述感知位置计算模块，用于根据感知次数计算模块计算得到的每个阈值电压交叉区域的左、右半区域的感知次数m并计算左、右半区域中需要感知电压的位置；
所述阈值电压感知模块，用于根据感知位置计算模块计算得到的感知电压位置读取阈值电压。
本发明的一个实施例中，所述感知位置计算模块具体用于：
使用公比为q的等比数列获取需要感知的阈值电压(q＞1)，对于交叉区域的左半部分还需要感知的次数为m，则选取的感知点距离左边界的相对距离分别为1、q、q2...qm-1，记W＝1+q+...+qm-1，则选取的感知电压位置距离左边界的绝对距离分别为 其中Si表示每个交叉区域的距离，i＝0，1，2。
综上所述，本发明技术方案的有益效果是：
提出了一种固态盘闪存芯片阈值电压感知优化方法，该方法能够在3个主要的阈值电压交叉区域内采用非均匀的感知方法。与传统的交叉区域内均匀阈值感知方法相比，能够有效的减少阈值电压信号的感知次数，感知精度也比均匀阈值电压感知方法高，用此方法感知得到的阈值电压用于LDPC码的纠错能力有所提高。因为减少了阈值电压感知次数，所以能够有效降低固态盘中LDPC码纠错过程中能量的消耗。
附图说明
图1为理想情况下不受噪声干扰阈值电压窗口；
图2为受到噪声干扰后出现交叉区域的阈值窗口；
图3为本发明在交叉区域进行非均匀阈值电压感知图；
图4为本发明非均匀的阈值电压感知方法的处理流程示意图；
图5为本发明固态盘闪存芯片阈值电压感知***结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图3所示，为本发明阈值电压感知方法的原理，在三个阈值电压交叉窗口内，根据要求精度确定每个阈值电压交叉区域内感知次数n。根据给定的感知次数n确定每个阈值电压交叉区域的左、右半区域的感知次数依据每个阈值电压交叉区域的左、右半区域的感知次数m计算出左、右半区域中需要感知电压的位置，在对应的感知电压位置处感知得到阈值电压值。
如图4所示，本发明固态盘闪存芯片阈值电压感知方法，具体包括如下步骤：
(1)数据输入步骤：
(1.1)当有原始数据R被写入闪存芯片时，根据LDPC生成矩阵G对原始数据进行编码，生成码字C；
编码的过程为：
C＝R×G (1)
(1.2)写入闪存芯片。
生成的码字C被写入闪存芯片存储模块。
(2)数据输出步骤：
(2.1)计算出交叉区域的左分界线和右分界线其中(i＝0,1,2)，然后求得两分界线之间的距离为
如图3所示。
M根据交叉区域大小不同而不同，将阈值电压高斯概率函数代入上式中得到
已知第i个阈值电压高斯概率函数的均值μi和方差和比值M，通过解上面的公式3和4，可求出各个交叉区域的左分界线和右分界线
(2.2)对阈值电压进行非均匀感知：
(2.2.1)、根据要求精度确定每个阈值电压交叉区域内感知次数n；
(2.2.2)、根据感知次数n确定每个阈值电压交叉区域的左、右半区域的感知次数
(2.2.3)、根据每个阈值电压交叉区域的左、右半区域的感知次数m计算左、右半区域中需要感知电压的位置；
本发明在左右两个区域使用非均匀的感知阈值电压，所以这些点选取并不是均匀分布的，我们选取的点越靠近分界线越稠密，越靠近中间区域越稀疏。假如我们使用公比为q(q＞1)的等比数列来获取还需要感知的阈值电压，对于交叉区域的左半部分还需要感知的次数为m，则选取的感知点距离左边界的相对距离分别为1、q、q2...qm-1，记W＝1+q+...+qm-1，则选取的感知电压位置距离左边界的绝对距离分别为 其中Si表示每个交叉区域的距离(i＝0，1,2)。在其余的交叉区域也进行上述非均匀的感知操作。
(2.2.4)、根据得到的感知电压位置读取阈值电压。
(2.3)根据非均匀感知的阈值电压计算第i位的LLR；
其中Vi表示感知电压值，Ai表示感知电压所在的区域范围，P(i)(x)表示第i个阈值电压感知高斯函数。
(2.4)根据LLR及LDPC校验矩阵Q对步骤(1)中写入闪存芯片的码字C进行解码纠错。
(2.4.1)、步骤4得到的LLR信息输入到校验矩阵Q中的变量节点中，作为LDPC解码的初始信息；
(2.4.2)、校验矩阵Q中每个变量节点与校验节点相互之间进行迭代处理译码信息，只在变量节点与校验节点在校验矩阵Q中互为连接关系的节点间传输。
(2.4.3)、如果解码得到的LDPC译码向量C'与输入的码字C相等或者达到了最大的迭代次数时LDPC译码过程结束。分两种情况：如果译码得到LDPC译码向量C'与输入码字C相等，译码成功；如果迭代次数达到了规定的最大值，并且译码得到的LDPC译码向量C'与输入码字C不相等，译码失败。
如图5所示，本发明固态盘闪存芯片阈值电压感知***主要包括输入模块，输出模块和闪存芯片存储模块组成。所述输入模块主要包含LDPC编码模块。所述输出模块主要包含非均匀电压感知模块，LLR计算模块以及LDPC译码模块，其中：
所述LDPC编码模块，用于对k-bit原始数据R根据LDPC生成矩阵进行编码生成n-bit LDPC码字C(n＞k)。
所述闪存芯片存储模块，用于存储LDPC码字C。
所述非均匀电压感知模块，用于对闪存芯片存储模块中的闪存芯片进行非均匀阈值电压感知操作，所述非均匀阈值电压感知操作是对三个阈值电压交叉窗口区域进行非均匀阈值电压感知，阈值电压交叉窗口之外不进行电压感知操作。
具体地，所述非均匀电压感知模块包括感知次数计算模块、感知位置计算模块以及阈值电压感知模块，其中：
所述感知次数计算模块，用于根据每个阈值电压交叉区域内感知次数n，确定每个阈值电压交叉区域的左、右半区域的感知次数
所述感知位置计算模块，用于根据感知次数计算模块计算得到的每个阈值电压交叉区域的左、右半区域的感知次数m计算左、右半区域中需要感知电压的位置；
所述阈值电压感知模块，用于根据感知位置计算模块计算得到的感知电压位置读取阈值电压。
具体地，所述感知位置计算模块具体用于：
使用公比为q的等比数列1、q、q2...qm-1获取需要感知的阈值电压(q＞1)，对于交叉区域的左半部分还需要感知的次数为m，记W＝1+q+...+qm-1，则选取的感知电压位置距离左边界的绝对距离分别为其中Si表示每个交叉区域的距离(i＝0，1，2)。
所述LLR计算模块，用于根据得到的阈值电压计算出对应的对数似然比值。
LDPC译码模块，用于根据得到的对数似然比值以及LDPC校验矩阵进行迭代译码操作，获得LDPC输出码字C'，纠正闪存芯片存储模块中码字的错误。有两种情况，一是纠正了所有错误，即LDPC输出码字C'与LDPC码字C相同。另一种情况是二者不相同，即没有纠正所有错误，LDPC解码纠错操作失败。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种固态盘闪存芯片阈值电压感知方法，其特征在于，所述方法包括如下步骤：
(1)数据输入步骤，包括如下子步骤：
(1.1)当原始数据R被写入闪存芯片时，根据低密度奇偶校验码LDPC生成矩阵G对原始数据R进行编码，生成码字C；
(1.2)将生成的码字C写入闪存芯片中；
(2)数据输出步骤，包括如下子步骤：
(2.1)计算出阈值电压交叉区域的左分界线和右分界线然后求得两分界线之间的距离为其中i＝0，1，2；
(2.2)对闪存芯片的阈值电压进行非均匀感知：
(2.2.1)根据要求精度确定每个阈值电压交叉区域内感知次数n；
(2.2.2)根据感知次数n确定每个阈值电压交叉区域的左、右半区域的感知次数
(2.2.3)根据每个阈值电压交叉区域的左、右半区域的感知次数m计算左、右半区域中需要感知电压的位置；
(2.2.4)根据得到的感知电压位置读取阈值电压；
(2.3)根据非均匀感知的阈值电压计算对数似然比LLR；
(2.4)根据LLR及LDPC校验矩阵Q对步骤(1)中写入闪存芯片的码字C进行解码纠错。
2.如权利要求1所述的方法，其特征在于，所述步骤(2.2.3)中根据每个阈值电压交叉区域的左、右半区域的感知次数m计算左、右半区域中需要感知电压的位置具体包括：
使用公比为q的等比数列获取需要感知的阈值电压，其中q＞1，对于阈值电压交叉区域的左半部分需要感知的次数为m，则选取的感知点距离左边界线的相对距离分别为1、q、q2...qm-1，记W＝1+q+...+qm-1，则选取的感知电压位置距离左分界线的绝对距离分别为 其中Si表示每个阈值电压交叉区域的距离，i＝0，1，2。
3.如权利要求1或2所述的方法，其特征在于，所述步骤(1)中具体根据下式生成码字C：
C＝R×G ①。
4.如权利要求1或2所述的方法，其特征在于，所述步骤(2.1)中计算出阈值电压交叉区域的左分界线和右分界线具体为：
P(i)(x)是第i个阈值电压高斯概率密度函数，M是一比值，根据阈值电压交叉区域大小确定；将阈值电压高斯概率密度函数代入上式中得到
根据已知的第i个阈值电压高斯概率密度函数的均值μi和方差和比值M，通过解上面的公式③和④，求出各个阈值电压交叉区域的左分界线和右分界线
5.如权利要求1或2所述的方法，其特征在于，所述步骤(2.3)中根据非均匀感知的阈值电压计算第i位的LLR具体为：
其中Vi表示感知电压值，Ai表示感知电压所在的区域范围值。
6.如权利要求1或2所述的方法，其特征在于，所述步骤(2.4)具体包括：
(2.4.1)、将步骤(2.3)得到的LLR信息输入到校验矩阵Q中的变量节点中，作为LDPC解码的初始信息；
(2.4.2)、校验矩阵Q中每个变量节点与校验节点相互之间进行迭代处理译码信息，只在变量节点与校验节点在校验矩阵Q中互为连接关系的节点间传输；
(2.4.3)、如果解码得到的LDPC译码向量C'与输入的码字C相等或者达到了最大的迭代次数时LDPC译码过程结束。
7.一种固态盘闪存芯片阈值电压感知***，其特征在于，所述***包括输入模块，输出模块和闪存芯片存储模块，其中：
所述输入模块，包含LDPC编码模块，所述LDPC编码模块，用于对k-bit原始数据根据LDPC生成矩阵进行编码生成u-bitLDPC码字C，其中u＞k；
所述闪存芯片存储模块，用于存储LDPC码字C；
所述输出模块包含非均匀电压感知模块，LLR计算模块以及LDPC译码模块，其中：
所述非均匀电压感知模块，对闪存芯片存储模块中的闪存芯片进行非均匀阈值电压感知操作，所述非均匀阈值电压感知操作是对三个阈值电压交叉窗口区域进行非均匀阈值电压感知，阈值电压交叉窗口之外不进行电压感知操作；
所述LLR计算模块，用于根据得到的阈值电压计算出对应的对数似然比值；
LDPC译码模块，用于根据得到的对数似然比值以及LDPC校验矩阵进行迭代译码操作，获得LDPC输出码字C'，纠正闪存芯片存储模块中码字的错误。
8.如权利要求7所述的固态盘闪存芯片阈值电压感知***，其特征在于，所述非均匀电压感知模块包括感知次数计算模块、感知位置计算模块以及阈值电压感知模块，其中：
所述感知次数计算模块，用于根据每个阈值电压交叉区域内感知次数n，确定每个阈值电压交叉区域的左、右半区域的感知次数
所述感知位置计算模块，用于根据感知次数计算模块计算得到的每个阈值电压交叉区域的左、右半区域的感知次数m计算左、右半区域中需要感知电压的位置；
所述阈值电压感知模块，用于根据感知位置计算模块计算得到的感知电压位置读取阈值电压。
9.如权利要求8所述的固态盘闪存芯片阈值电压感知***，其特征在于，所述感知位置计算模块具体用于：
使用公比为q的等比数列获取需要感知的阈值电压，其中q＞1，对于阈值电压交叉区域的左半部分需要感知的次数为m，则选取的感知点距离左分界线的相对距离分别为1、q、q2...qm-1，记W＝1+q+...+qm-1，则选取的感知电压位置距离左分界线的绝对距离分别为 其中Si表示每个阈值电压交叉区域的距离，i＝0，1，2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410522792.9A CN104282340B (zh) | 2014-09-30 | 2014-09-30 | 一种固态盘闪存芯片阈值电压感知方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410522792.9A CN104282340B (zh) | 2014-09-30 | 2014-09-30 | 一种固态盘闪存芯片阈值电压感知方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282340A CN104282340A (zh) | 2015-01-14 |
| CN104282340B true CN104282340B (zh) | 2017-12-29 |
Family
ID=52257150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410522792.9A Active CN104282340B (zh) | 2014-09-30 | 2014-09-30 | 一种固态盘闪存芯片阈值电压感知方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282340B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105427892B (zh) * | 2015-11-23 | 2018-05-01 | 北京大学深圳研究生院 | 一种面向相变存储的非均匀纠错方法及相变存储装置 |
| US10019314B2 (en) | 2016-04-27 | 2018-07-10 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
| CN111951855B (zh) * | 2016-04-27 | 2022-05-10 | 慧荣科技股份有限公司 | 存取闪存模块的方法及相关的闪存控制器与记忆装置 |
| CN111679787B (zh) | 2016-04-27 | 2023-07-18 | 慧荣科技股份有限公司 | 闪存装置、闪存控制器及闪存存储管理方法 |
| CN106371943B (zh) * | 2016-09-06 | 2018-11-02 | 华中科技大学 | 一种基于flash编程干扰错误感知的LDPC译码优化方法 |
| US10289484B2 (en) * | 2016-09-16 | 2019-05-14 | Micron Technology, Inc. | Apparatuses and methods for generating probabilistic information with current integration sensing |
| CN106981308B (zh) * | 2017-03-20 | 2020-04-28 | 记忆科技(深圳)有限公司 | 一种精准获取llr信息的应用方法 |
| CN107294542B (zh) * | 2017-05-23 | 2020-08-11 | 南京邮电大学 | Mlc闪存中基于双层ldpc码的编、译码方法 |
| CN108038023B (zh) * | 2017-12-26 | 2021-01-29 | 广东工业大学 | 一种多级闪存的信号处理方法、装置、设备及存储介质 |
| CN108761170B (zh) * | 2018-05-18 | 2020-08-11 | 广东工业大学 | 一种nand参考电压测量方法、***、设备及存储介质 |
| US10761749B2 (en) * | 2018-10-31 | 2020-09-01 | Micron Technology, Inc. | Vectorized processing level calibration in a memory component |
| CN111863088B (zh) * | 2020-08-04 | 2021-05-04 | 长江存储科技有限责任公司 | 一种信息译码方法、装置、电子设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376368A (zh) * | 2010-07-07 | 2012-03-14 | 马维尔国际贸易有限公司 | 对快闪存储器***中递进读取的最优参考电压的确定 |
| CN102655021A (zh) * | 2011-03-02 | 2012-09-05 | 株式会社东芝 | 半导体存储装置以及解码方法 |
| CN104052498A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 最优化对数似然比的方法以及纠错方法和设备 |
-
2014
- 2014-09-30 CN CN201410522792.9A patent/CN104282340B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376368A (zh) * | 2010-07-07 | 2012-03-14 | 马维尔国际贸易有限公司 | 对快闪存储器***中递进读取的最优参考电压的确定 |
| CN102655021A (zh) * | 2011-03-02 | 2012-09-05 | 株式会社东芝 | 半导体存储装置以及解码方法 |
| CN104052498A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 最优化对数似然比的方法以及纠错方法和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282340A (zh) | 2015-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104282340B (zh) | 一种固态盘闪存芯片阈值电压感知方法及*** | |
| US8250437B2 (en) | Memory system and control method for the same | |
| US9673840B2 (en) | Turbo product codes for NAND flash | |
| CN104769556B (zh) | 更新可靠性数据 | |
| US20160156476A1 (en) | Physically Unclonable Function Circuits and Methods of Performing Key Enrollment in Physically Unclonable Function Circuits | |
| TWI613674B (zh) | 在具有選擇性二元及非二元解碼之快閃記憶體中之偵測及解碼 | |
| US9411679B2 (en) | Code modulation encoder and decoder, memory controller including them, and flash memory system | |
| EP2946386B1 (en) | Determining soft data using a classification code | |
| US9582359B2 (en) | Write mapping to mitigate hard errors via soft-decision decoding | |
| CN104835535B (zh) | 一种固态盘自适应纠错方法与*** | |
| US9761325B1 (en) | Memory system | |
| US8386890B2 (en) | Error correction for multilevel flash memory | |
| CN108038023B (zh) | 一种多级闪存的信号处理方法、装置、设备及存储介质 | |
| US20070022360A1 (en) | Method and apparatus to lower operating voltages for memory arrays using error correcting codes | |
| US10741212B2 (en) | Error correction code (ECC) encoders, ECC encoding methods capable of encoding for one clock cycle, and memory controllers including the ECC encoders | |
| CN102915768A (zh) | 基于edac模块的三模冗余对存储器的容错装置及其方法 | |
| US20090276687A1 (en) | Method of encoding and decoding multi-bit level data | |
| KR20160090054A (ko) | 플래시 메모리 시스템 및 그의 동작 방법 | |
| US10423484B2 (en) | Memory controller, memory system, and control method | |
| CN107608818A (zh) | 解码方法、存储器存储装置及存储器控制电路单元 | |
| KR20180022175A (ko) | 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 | |
| WO2021088403A1 (zh) | 一种数据纠错方法、装置、设备及可读存储介质 | |
| US10884858B2 (en) | LDPC decoding device, memory system including the same and method thereof | |
| CN106708649B (zh) | 解码方法、存储器储存装置及存储器控制电路单元 | |
| CN105304143A (zh) | 解码方法、存储器控制电路单元及存储器存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |