CN113517896B - 相位调制型全息存储***的编码/译码方法、设备及*** - Google Patents

相位调制型全息存储***的编码/译码方法、设备及*** Download PDF

Info

Publication number
CN113517896B
CN113517896B CN202110771818.3A CN202110771818A CN113517896B CN 113517896 B CN113517896 B CN 113517896B CN 202110771818 A CN202110771818 A CN 202110771818A CN 113517896 B CN113517896 B CN 113517896B
Authority
CN
China
Prior art keywords
data
decoding
level
coding
user data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110771818.3A
Other languages
English (en)
Other versions
CN113517896A (zh
Inventor
吴非
赵雅慧
谢长生
张猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110771818.3A priority Critical patent/CN113517896B/zh
Publication of CN113517896A publication Critical patent/CN113517896A/zh
Application granted granted Critical
Publication of CN113517896B publication Critical patent/CN113517896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Holo Graphy (AREA)

Abstract

本发明公开了一种相位调制型全息存储***的编码/译码方法、设备及***，属于全息存储技术领域，编码方法包括：记录数据时，先对用户数据依次进行1～N级编码，之后对用户数据、所有校验数据和部分嵌入式数据一起进行相位编码；1级编码包括：对用户数据进行纠错编码；i级编码包括：选取部分用户数据和部分嵌入式数据组成码字进行纠错编码，i∈{2,3,……,N}；译码方法包括：从读取的数据页中提取用户数据、嵌入式数据和校验数据；利用1级编码产生的校验数据对用户数据进行1级译码，若译码不成功，则依次启动下一级译码，逐步获得部分正确的用户数据，之后重新进行1级译码，重复直至1级译码成功。本发明能够增强对用户数据的保护，提高数据可靠性。

Description

相位调制型全息存储***的编码/译码方法、设备及***
技术领域
本发明属于全息存储技术领域，更具体地，涉及一种相位调制型全息存储***的编码/译码方法、设备及***。
背景技术
由于具有大存储容量和高数据传输速率的优点，全息存储成为下一代主流存储技术的有力竞争者。全息存储是一种以光进行数据存取的存储技术。按照携带用户信息的特征载体不同，常见的全息存储技术有振幅调制型全息存储和相位调制型全息存储。相比于振幅调制型全息存储，相位调制型全息存储具有较高的抗干扰性能，因此得到了较为广泛的应用。
由于环境中各种复杂噪声的存在，相位调制型全息存储的可靠性仍面临严重挑战。为了提升数据存储的可靠性，采用基于迭代译码方法的LDPC(Low Density ParityCheck Code，低密度奇偶校验码)纠错码因为具有较强的纠错能力而被广泛使用在全息存储***中。
然而，传统的LDPC码会因为其纠错能力的上限而难以保证***的数据可靠性，降低了全息存储***的数据可靠性。
发明内容
针对现有技术的缺陷和改进需求，本发明提供了一种相位调制型全息存储***的编码/译码方法、设备及***，旨在解决LDPC等传统的纠错编码的纠错能力有限引起数据可靠性下降的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种相位调制型全息存储***的编码方法，包括：
记录数据时，对待记录的用户数据依次进行1级编码～N级编码后，对用户数据连同各级编码产生的校验数据以及部分嵌入式数据进行相位编码并组织成数据页，之后将数据页记录进相位调制型全息存储***中的全息存储材料中；N为正整数，且N≥2；
1级编码包括：将用户数据作为码字进行纠错编码，产生相应的校验数据；
i级编码包括：选取部分用户数据和部分嵌入式数据组成码字，并对该码字进行纠错编码，产生相应的校验数据；i∈{2,3,……,N}；
其中，各级编码所使用的用户数据互不相同。
进一步地，N＝2。
进一步地，各级编码中的纠错码编码均为LDPC编码。
进一步地，任意两级编码中的纠错编码相同或者不同。
按照本发明的另一个方面，提供了一种相位调制型全息存储***的译码方法，该相位调制型全息存储中的数据在记录时，采用本发明提供的相位调制型全息存储***的编码方法进行编码；
该译码方法包括：从相位调制型全息存储***中的全息存储材料中读取出数据页后，按照如下步骤进行译码：
(S1)从数据页中提取用户数据、嵌入式数据和各级编码产生校验数据，将提取的用户数据作为待译码数据，并初始化译码级数j＝1；
(S2)将待译码数据作为码字，利用1级编码产生的校验数据对该码字进行1级译码，若译码成功，则返回译码后的用户数据，译码结束；否则，转入步骤(S3)；
(S3)若j≥N，则返回译码失败的信息，译码结束；否则，按照j＝j+1更新译码级数后，转入步骤(S4)；
(S4)按照j级编码中码字的组成，相应提取出部分用户数据和部分嵌入式数据组成码字，并利用j级编码产生的校验数据对该码字进行j级译码，利用译码得到的用户数据替换待译码数据中的相应内容以对待译码码字进行更新，之后转入步骤(S2)；
其中，各级译码的译码方法与对应级编码中的纠错编码相对应。
按照本发明的又一个方面，提供了一种相位调制型全息存储***中的编码设备，包括：编码模块、相位编码模块以及记录模块；
编码模块，用于在记录数据时，对待记录的用户数据依次进行1级编码～N级编码；N为正整数，且N≥2；
相位编码模块，用于对用户数据连同各级编码产生的校验数据以及部分嵌入式数据进行相位编码并组织成数据页；
记录模块，用于将数据页记录进相位调制型全息存储***中的全息存储材料中；
1级编码包括：将用户数据作为码字进行纠错编码，产生相应的校验数据；
i级编码包括：选取部分用户数据和部分嵌入式数据组成码字，并对该码字进行纠错编码，产生相应的校验数据；i∈{2,3,……,N}；
其中，各级编码所使用的用户数据互不相同。
按照本发明的又一个方面，提供了一种相位调制型全息存储***中的译码设备，该相位调制型全息存储中的数据在记录时，采用本发明提供的相位调制型全息存储***的编码方法进行编码；
该译码设备包括：初始化模块、第一译码模块第二译码模块和译码控制模块；
初始化模块，用于在从相位调制型全息存储***中的全息存储材料中读取出数据页后，从数据页中提取用户数据、嵌入式数据和各级编码产生校验数据，将提取的用户数据作为待译码数据，并初始化译码级数j＝1；
第一译码模块，用于将待译码数据作为码字，并利用1级编码产生的校验数据对该码字进行1级译码，并在译码成功时，返回译码后的用户数据，以结束译码；在译码失败时，触发译码控制模块；
译码控制模块，用于在j≥N时，返回译码失败的信息，以结束译码；并在j<N，按照j＝j+1更新译码级数后，触发第二译码模块；
第二译码模块，用于按照j级编码中码字元的组成，相应提取出部分用户数据和部分嵌入式数据组成码字，并利用j级编码产生的校验数据对该码字进行j级译码，利用译码得到的用户数据替换待译码数据中的相应内容以对待译码码字进行更新，之后触发第一译码模块；
其中，各级译码的译码方法与对应级编码中的纠错编码相对应。
按照本发明的又一个方面，提供了一种相位调制型全息存储***，包括：本发明提供的相位调制型全息存储***中的编码设备，和本发明提供的相位调制型全息存储***中的译码设备。
总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
(1)本发明在相位调制型全息存储***记录数据时，会对待记录的用户数据进行多级编码，其中的1级编码为传统的纠错编码，即直接对用户数据进行纠错编码；后续的编码为借助于***中已知的嵌入式数据对部分用户数据进行的纠错编码，为常规编码基础上的增强编码。通过增强编码，能够提供更多的校验信息，增强对用户数据的保护，提高数据可靠性，并且借助于已知的嵌入式数据能够减少后续译码码字的的原始比特误码率，加快译码迭代。
(2)本发明在相位调制型全息存储***读取数据时，优先尝试对读取出的数据进行常规译码，在译码失败时，会逐级启动下一级译码，获得部分已知的用户数据，以逐步降低译码码字的原始误码率，促进迭代，增加译码成功的可能性；由于下一级译码仅在前一级译码失败的情况下才会启动，可以最大限度的利用纠错编码的纠错能力，避免不必要的计算，在增加译码成功可能性的同时提高译码效率。
附图说明
图1为本发明实施例提供的相位调制型全息存储***的编码方法流程图；
图2为本发明实施例提供的相位调制型全息存储***的译码方法流程图；
图3为本发明实施例提供的相位调制型全息存储***的编码方法示意图；
图4为本发明实施例提供的相位调制型全息存储***的译码方法示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
在本发明中，本发明及附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在详细解释本发明的技术方案之前，先对全息存储***中的嵌入式数据进行如下简要说明：
嵌入式数据是指一些相位信息已知的数据，它的相位类型和用户数据的相位类型一致。嵌入式数据不携带任何的有效信息，仅仅为了协助或者加快数据页中相位信息未知的用户数据的恢复过程。
为了解决现有的LDPC等传统的纠错编码的纠错能力有限导致相位调制型全息存储***的数据可靠性下降的技术问题，本发明提供了一种相位调制型全息存储***的编码/译码方法、设备及***，其整体思路在于：在记录数据时，在对待记录的用户数据进行常规编码的基础上，借助相位调制型全息存储***中已知的嵌入式数据，对部分用户数据进行增强编码，以提供更多的校验信息，由此增强对用户数据的保护，提高数据可靠性；相应地，在读取数据时，优先尝试对读取出的数据进行常规译码，在译码失败时，会逐级启动下一级译码，获得部分已知的用户数据，以逐步降低译码码字的原始误码率，促进迭代，增加译码成功的可能性。
为解决上述技术问题，本发明提供的相位调制型全息存储***的编码方法，如图1，包括：
记录数据时，对待记录的用户数据依次进行1级编码～N级编码后，对用户数据连同各级编码产生的校验数据以及部分嵌入式数据进行相位编码并组织成数据页，之后将数据页记录进相位调制型全息存储***中的全息存储材料中；N为正整数，且N≥2；
1级编码包括：将用户数据作为码字进行纠错编码，产生相应的校验数据；1级编码为常规编码；
i级编码包括：选取部分用户数据和部分嵌入式数据组成码字，并对该码字进行纠错编码，产生相应的校验数据；i∈{2,3,……,N}；i级编码为增强编码，可以在常规编码的基础上，提供更多的校验信息，增强对用户数据的保护；
其中，各级编码所使用的用户数据互不相同，也即是说，在i级编码中，所选取的用户数据的数量和/或位置会发生变化，由此能够保证在译码过程中，能够获得用户数据中不同部分的内容。
在实际应用中，编码级数N的具体取值，可根据具体的误码率要求相应设定；更多的译码级数将产生的更多的校验信息，由于相位调制型全息存储***中数据页的大小是固定的，为了在记录数据时将校验信息均记录到全息存储材料中，相应地会减少数据页中嵌入式数据的数据量，N的设定，只要保证采用多级编码后，相比于传统的纠错编码，数据页中的误码率有所下降即可；为在提高***可靠性的同时简化编码过程，在本发明可选的一些实施例中，N＝2。
考虑到LDPC编码的纠错能力较强，在本发明可选的一些实施例中，1级编码和i级编码均采用LDPC编码；应当说明的是，LDPC编码仅为本发明可选的一种纠错编码，在本发明其他的一些实施例中，在保证纠错能力满足***要求的情况下，各级编码也可以采用BCH码(Bose–Chaudhuri–Hocquenghem codes)，RS码(Reed-solomon codes)，RA码(Repeat-Accumulate Codes)等其他的纠错编码，并且各级编码中采用的纠错编码可以相同也可以不同。
在上述的相位调制型全息存储***的编码方法的基础上，本发明还提供了一种相位调制型全息存储***的译码方法，该相位调制型全息存储中的数据在记录时，采用上述相位调制型全息存储***的编码方法进行编码；
如图2所示，本发明提供的相位调制型全息存储***的译码方法包括：从相位调制型全息存储***中的全息存储材料中读取出数据页后，按照如下步骤进行译码：
(S1)从数据页中提取用户数据、嵌入式数据和各级编码产生校验数据，将提取的用户数据作为待译码数据，并初始化译码级数j＝1；
(S2)将待译码数据作为码字，利用1级编码产生的校验数据对该码字进行1级译码，若译码成功，则返回译码后的用户数据，译码结束；否则，转入步骤(S3)；
(S3)若j≥N，则返回译码失败的信息，译码结束；否则，按照j＝j+1更新译码级数后，转入步骤(S4)；
(S4)按照j级编码中码字的组成，相应提取出部分用户数据和部分嵌入式数据组成码字，并利用j级编码产生的校验数据对该码字进行j级译码，利用译码得到的用户数据替换待译码数据中的相应内容以对待译码码字进行更新，之后转入步骤(S2)；
其中，各级译码的译码方法与对应级编码中的纠错编码相对应；例如，若相位调制型全息存储***的译码方法中，1级编码采用的纠错编码为LDPC编码，则相应地，1级译码中采用的译码方法为LDPC译码。
本发明还提供了一种相位调制型全息存储***中的编码设备，包括：编码模块、相位编码模块以及记录模块；
编码模块，用于在记录数据时，对待记录的用户数据依次进行1级编码～N级编码；N为正整数，且N≥2；
相位编码模块，用于对用户数据连同各级编码产生的校验数据以及部分嵌入式数据进行相位编码并组织成数据页；
记录模块，用于将数据页记录进相位调制型全息存储***中的全息存储材料中；
1级编码包括：将用户数据作为码字进行纠错编码，产生相应的校验数据；
i级编码包括：选取部分用户数据和部分嵌入式数据组成码字，并对该码字进行纠错编码，产生相应的校验数据；i∈{2,3,……,N}；
其中，各级编码所使用的用户数据互不相同；
各模块的具体实施方式，可参考上述相位调制型全息存储***的编码方法中的描述，在此将不作复述。
本发明还提供了一种相位调制型全息存储***中的译码设备，该相位调制型全息存储中的数据在记录时，采用上述相位调制型全息存储***的编码方法进行编码；
该译码设备包括：初始化模块、第一译码模块第二译码模块和译码控制模块；
初始化模块，用于在从相位调制型全息存储***中的全息存储材料中读取出数据页后，从数据页中提取用户数据、嵌入式数据和各级编码产生校验数据，将提取的用户数据作为待译码数据，并初始化译码级数j＝1；
第一译码模块，用于将待译码数据作为码字，并利用1级编码产生的校验数据对该码字进行1级译码，并在译码成功时，返回译码后的用户数据，以结束译码；在译码失败时，触发译码控制模块；
译码控制模块，用于在j≥N时，返回译码失败的信息，以结束译码；并在j<N，按照j＝j+1更新译码级数后，触发第二译码模块；
第二译码模块，用于按照j级编码中码字元的组成，相应提取出部分用户数据和部分嵌入式数据组成码字，并利用j级编码产生的校验数据对该码字进行j级译码，利用译码得到的用户数据替换待译码数据中的相应内容以对待译码码字进行更新，之后触发第一译码模块；
其中，各级译码的译码方法与对应级编码中的纠错编码相对应；
各模块的具体实施方式，可参考上述相位调制型全息存储***的译码方法中的描述，在此将不作复述。
本发明还提供了一种相位调制型全息存储***，包括：本发明提供的上述相位调制型全息存储***中的编码设备，和本发明提供的上述相位调制型全息存储***中的译码设备。
以下结合1个具体的应用实例，对本发明做进一步的解释说明。
相位调制型全息存储***的一个数据页中包括用户数据D1～D18，对该用户数据进行相位编码时，所使用的嵌入式数据包括E1～E18；在记录该用户数据时，使用本发明提供的上述相位调制型全息存储***的编码方法对该用户数据进行编码，编码时，设置N＝2，1级编码和2级编码均采用LDPC编码作为纠错编码；相应地，译码时，1级译码和2级译码均采用LDPC译码方法。
如图3所示，编码过程具体包括如下步骤：
(W1)记录数据时，先进行1级编码，具体地，将一个数据页上的全部用户数据，即D1～D18，作为一个码字，进行纠错编码产生校验数据P1～P2，记为校验数据EC1；
利用校验数据EC1可以对用户数据进行保护；
(W2)进行2级编码，具体地，将数据页的前一半用户数据和前一半嵌入式数据，即D1～D9和E1～E9组成码字，进行纠错编码，产生校验数据P3～P4，记为校验数据EC2；
校验数据EC2可以对用户数据进行双重保护，并且通过这种编码方式可以减少译码码字的原始比特误码率，加快译码迭代；
(W3)将用户数据D1～D18、嵌入式数据以及校验数据EC1和EC2进行相位编码并组成数据页，相位编码的具体方式以及组成数据页的具体排布规则，为相位调制型全息存储***中现有的，在此将不再赘述；
通过减少一定的嵌入式数据保存了两份校验信息EC1和EC2；校验数据EC1和EC2为用户数据提供了双重保护，其中EC1是提供的一级保护是常规保护，EC2提供的二级保护是增强保护；
(W4)将数据页记录进全息存储材料中。
如图4所示，译码过程包括如下步骤：
(R1)读取数据时，首先进行1级译码，将用户数据D1～D18作为一个码子，利用校验数据EC1进行译码，由此可以最大限度地充分利用纠错码的纠错能力；
(R2)若译码成功，则返回正确的用户数据，译码结束；否则，转入步骤(R3)以进行2级译码；
在1级译码失败时启动2级译码，可以对数据的可靠性进行双重保护；
(R3)将前一半用户数据和前一半嵌入式数据组成码字，利用校验数据EC2对该码字进行译码，若译码成功，得到正确的前一半用户数据，转入步骤(R4)；若译码失败，则返回译码失败的信息，译码结束；
通过2级译码时，码字中有一半已知的用户数据，已知的用户数据使得译码码字的原始误码率降低，同时促进了译码迭代；
(R4)将正确的前一半用户数据和后一半待纠正的用户数据组成码字，利用校验数据EC1组成的码字进行1级译码，若译码成功，输出正确的用户数据；若译码不成功，则返回译码失败的信息，译码结束；
步骤(R4)中，前一半正确的已知用户数据使得码字的原始误码率降低，2级译码的性能大大增强。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种相位调制型全息存储***的编码方法，其特征在于，包括：
记录数据时，对待记录的用户数据依次进行1级编码～N级编码后，对所述用户数据连同各级编码产生的校验数据以及部分或全部嵌入式数据进行相位编码并组织成数据页，使各级编码产生的校验数据均被记录到数据页中，之后将所述数据页记录进所述相位调制型全息存储***中的全息存储材料中；N为正整数，且N≥2；
所述1级编码包括：将所述用户数据作为码字进行纠错编码，产生相应的校验数据；
i级编码包括：选取部分用户数据和部分嵌入式数据组成码字，并对该码字进行纠错编码，产生相应的校验数据；i∈{2,3,……,N}；
其中，各级编码所使用的用户数据互不相同。
2.如权利要求1所述的相位调制型全息存储***的编码方法，其特征在于，N＝2。
3.如权利要求1或2所述的相位调制型全息存储***的编码方法，其特征在于，各级编码中的纠错码编码均为LDPC编码。
4.如权利要求1或2所述的相位调制型全息存储***的编码方法，其特征在于，任意两级编码中的纠错编码相同或者不同。
5.一种相位调制型全息存储***的译码方法，其特征在于，所述相位调制型全息存储中的数据在记录时，采用权利要求1～4任一项所述的相位调制型全息存储***的编码方法进行编码；
所述译码方法包括：从所述相位调制型全息存储***中的全息存储材料中读取出数据页后，按照如下步骤进行译码：
(S1)从所述数据页中提取用户数据、嵌入式数据和各级编码产生校验数据，将提取的用户数据作为待译码数据，并初始化译码级数j＝1；
(S2)将待译码数据作为码字，利用1级编码产生的校验数据对该码字进行1级译码，若译码成功，则返回译码后的用户数据，译码结束；否则，转入步骤(S3)；
(S3)若j≥N，则返回译码失败的信息，译码结束；否则，按照j＝j+1更新译码级数后，转入步骤(S4)；
(S4)按照j级编码中码字的组成，相应提取出部分用户数据和部分嵌入式数据组成码字，并利用j级编码产生的校验数据对该码字进行j级译码，利用译码得到的用户数据替换待译码数据中的相应内容以对待译码码字进行更新，之后转入步骤(S2)；
其中，各级译码的译码方法与对应级编码中的纠错编码相对应。
6.一种相位调制型全息存储***中的编码设备，其特征在于，包括：编码模块、相位编码模块以及记录模块；
所述编码模块，用于在记录数据时，对待记录的用户数据依次进行1级编码～N级编码；N为正整数，且N≥2；
所述相位编码模块，用于对所述用户数据连同各级编码产生的校验数据以及部分或全部嵌入式数据进行相位编码并组织成数据页，使各级编码产生的校验数据均被记录到数据页中；
所述记录模块，用于将所述数据页记录进所述相位调制型全息存储***中的全息存储材料中；
所述1级编码包括：将所述用户数据作为码字进行纠错编码，产生相应的校验数据；
i级编码包括：选取部分用户数据和部分嵌入式数据组成码字，并对该码字进行纠错编码，产生相应的校验数据；i∈{2,3,……,N}；
其中，各级编码所使用的用户数据互不相同。
7.一种相位调制型全息存储***中的译码设备，其特征在于，所述相位调制型全息存储中的数据在记录时，采用权利要求1～4任一项所述的相位调制型全息存储***的编码方法进行编码；
所述译码设备包括：初始化模块、第一译码模块第二译码模块和译码控制模块；
所述初始化模块，用于在从所述相位调制型全息存储***中的全息存储材料中读取出数据页后，从所述数据页中提取用户数据、嵌入式数据和各级编码产生校验数据，将提取的用户数据作为待译码数据，并初始化译码级数j＝1；
所述第一译码模块，用于将待译码数据作为码字，并利用1级编码产生的校验数据对该码字进行1级译码，并在译码成功时，返回译码后的用户数据，以结束译码；在译码失败时，触发所述译码控制模块；
所述译码控制模块，用于在j≥N时，返回译码失败的信息，以结束译码；并在j<N，按照j＝j+1更新译码级数后，触发所述第二译码模块；
所述第二译码模块，用于按照j级编码中码字的组成，相应提取出部分用户数据和部分嵌入式数据组成码字，并利用j级编码产生的校验数据对该码字进行j级译码，利用译码得到的用户数据替换待译码数据中的相应内容以对待译码码字进行更新，之后触发所述第一译码模块；
其中，各级译码的译码方法与对应级编码中的纠错编码相对应。
8.一种相位调制型全息存储***，其特征在于，包括：权利要求6所述的相位调制型全息存储***中的编码设备，和权利要求7所述的相位调制型全息存储***中的译码设备。
CN202110771818.3A 2021-07-08 2021-07-08 相位调制型全息存储***的编码/译码方法、设备及*** Active CN113517896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110771818.3A CN113517896B (zh) 2021-07-08 2021-07-08 相位调制型全息存储***的编码/译码方法、设备及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110771818.3A CN113517896B (zh) 2021-07-08 2021-07-08 相位调制型全息存储***的编码/译码方法、设备及***

Publications (2)

Publication Number Publication Date
CN113517896A CN113517896A (zh) 2021-10-19
CN113517896B true CN113517896B (zh) 2022-09-20

Family

ID=78067043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110771818.3A Active CN113517896B (zh) 2021-07-08 2021-07-08 相位调制型全息存储***的编码/译码方法、设备及***

Country Status (1)

Country Link
CN (1) CN113517896B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115565556B (zh) * 2022-10-31 2024-05-14 华中科技大学 信道转移信息辅助的降采样方法、读取方法、装置及***

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050084031A1 (en) * 2003-08-04 2005-04-21 Lowell Rosen Holographic communications using multiple code stages
US8190976B1 (en) * 2006-08-07 2012-05-29 Marvell International Ltd. High-speed interface for holographic storage read channel
US8316287B1 (en) * 2006-08-24 2012-11-20 Marvell International Ltd. Low-density parity check codes for holographic storage
CN101329875B (zh) * 2007-06-19 2011-06-08 建兴电子科技股份有限公司 全息光学资料储存***中的资料处理方法
CN107423161B (zh) * 2017-07-24 2019-07-02 山东华芯半导体有限公司 应用于快闪存储器中的自适应ldpc码纠错码***和方法
CN110138499A (zh) * 2018-02-08 2019-08-16 深圳衡宇芯片科技有限公司 级联编码***

Also Published As

Publication number Publication date
CN113517896A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
KR101306645B1 (ko) 시행착오에 의한 에러 보정 디코딩
US9396357B2 (en) Physically unclonable function (PUF) with improved error correction
US8255758B2 (en) Decoding of error correction code using partial bit inversion
US7712008B2 (en) Systems and methods for error reduction associated with information transfer
CN102412847B (zh) 用联合节点处理来解码低密度奇偶校验码的方法和设备
CN102077173B (zh) 利用写入验证减轻代码的误码平层
WO2018142391A1 (en) Device, system and method of implementing product error correction codes for fast encoding and decoding
JP4261575B2 (ja) 誤り訂正処理装置及び誤り訂正処理方法
US20120198314A1 (en) Soft decoding systems and methods for flash based memory systems
US20120254686A1 (en) Non-volatile semiconductor memory devices and error correction methods
US20050262420A1 (en) Apparatus and method for decoding low density parity check codes
CN104835535B (zh) 一种固态盘自适应纠错方法与***
US20160344426A1 (en) Performance optimization in soft decoding for turbo product codes
US9251000B2 (en) Apparatuses and methods for combining error coding and modulation schemes
WO1993018589A1 (en) Data recovery after error correction failure
CN106601305A (zh) 一种使用检错码和纠错码相结合的固态盘纠错方法
US8832525B2 (en) Memory controller with low density parity check code decoding capability and relevant memory controlling method
CN112000512B (zh) 一种数据修复方法及相关装置
CN113517896B (zh) 相位调制型全息存储***的编码/译码方法、设备及***
CN111294061B (zh) 一种原始比特错误率感知的译码软判决延迟降低方法
CN102545914B (zh) Bch编译码方法及装置
CN110830167A (zh) 基于多比特翻转的极化码Fast-SSC译码算法
US20170161141A1 (en) Method and apparatus for correcting data in multiple ecc blocks of raid memory
US8239726B2 (en) Apparatuses and methods for encoding and decoding
CN103856218A (zh) 译码处理方法及译码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant