CN104810346B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104810346B
CN104810346B CN201510040725.8A CN201510040725A CN104810346B CN 104810346 B CN104810346 B CN 104810346B CN 201510040725 A CN201510040725 A CN 201510040725A CN 104810346 B CN104810346 B CN 104810346B
Authority
CN
China
Prior art keywords
wiring
wiring layer
semiconductor devices
conductive pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510040725.8A
Other languages
English (en)
Other versions
CN104810346A (zh
Inventor
仮屋崎修
仮屋崎修一
及川隆
及川隆一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104810346A publication Critical patent/CN104810346A/zh
Application granted granted Critical
Publication of CN104810346B publication Critical patent/CN104810346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Waveguides (AREA)

Abstract

本发明涉及一种半导体器件。目的是提高半导体器件的噪声抗扰性。半导体器件的布线基板包括：形成传送信号的布线的第一布线层，和与第一布线层的上层或下层相邻地安装的第二布线层。第二布线层包括：其中在厚度方向上与布线(23)的一部分重叠的位置处形成开口部分的导体平面，和安装在导体平面的开口部分内的导体图案。导体图案包括：与导体平面隔离的主图案部即网格图案部，和耦合主图案部与导体平面的多个耦合部。

Description

半导体器件
相关申请的交叉参考
2014年1月27日提交的日本专利申请No.2014-012155的公开，包括说明书、附图和摘要，全部作为参考并入本文中。
技术领域
本发明涉及用于半导体器件的技术，并涉及有效用于例如包含安装在具有多个堆叠布线层的布线基板上的半导体芯片的半导体器件中的技术。
背景技术
用来电耦合形成在半导体芯片上的电路和外部器件的信号传输路径被形成在安装了半导体芯片的布线基板上。为了使形成在这些信号电路路径上的阻抗不连续性无害，使用不连续性抵消技术，通过利用逆阻抗不连续性消除阻抗不连续性。
例如在日本未审查专利申请公告No.2004-253947(专利文献1)中公开了一种技术，其中具有比第一平面电路高的特性阻抗的第三平面电路和具有比第二平面电路高的特性阻抗的第四平面电路串联耦合在第一平面电路和具有比第一平面电路高的特性阻抗的第二平面电路之间。
而且，例如非专利文献1公开了一种技术，用于通过使高阻抗线包围由贯通通路(through via)和焊球焊盘构成的低阻抗部分的前端和后端，使平均阻抗匹配为50欧姆阻抗。
例如非专利文献2公开了一种技术，通过组合小通路(via)和布线图案，借助形成在电感器构造中的导体层，将包含由贯通通路和焊球焊盘构成的低阻抗部分的信号传输路径中的平均阻抗匹配成50欧姆阻抗。
[非专利文献1]
Nanju Na,Mark Bailey and Asad Kalantarian,“Package PerformanceImprovement with Counter-Discontinuity and its Effective Bandwidth”,Proceedings of 16th Topical meeting on Electrical Performance of ElectronicPackaging,p.163to p.166(2007)
[非专利文献2]
Namhoon Kim,Hongsik Ahn,Chris Wyland,Ray Anderson,Paul Wu,“Spiral ViaStructure in a BGA Package to Mitigate Discontinuities in Multi-GigabitSERDES System”,Proceedings of 60th Electronic Components and TechnologyConference,p.1474to p.1478(2010)
发明内容
然而，当为了抵消阻抗不连续性部分，使用在沿着传输路径的相反方向上应用逆阻抗不连续性部分的方法时，信号的频率会变高，并且在该阻抗不能被抵消的某些情况下，此状态可能充当双重阻抗不连续性。换句话说，沿高频信号的信号传输路径，信号在阻抗不连续性的界面上反射，即大约阻抗不连续性的两倍。因此，需要一种对策以使阻抗不连续性部分接近指定的阻抗(例如50欧姆)。
当为了抵消容性阻抗不连续性，在分离层的导体图案上形成开口部以覆盖出现阻抗不连续性的部分时，由于对应信号传输路径的返回路径(回流电流路径)和信号传输路径在局部点上彼此分离，在所以该部分中倾向容易发生电感串扰噪声。
通过附图和本说明书中的描述，其它新颖的特征和观点将变得更加显而易见。
根据本发明的一方面，半导体器件中的布线基板包括：形成向其传送信号的第一布线的第一布线层，和与第一布线层的上层或下层相邻地安装的第二布线层。而且，在厚度方向上与第一布线层的一部分重叠的位置处形成了第一开口部的第一导体板，和放置在第一导体板的第一开口部内的第一导体图案，形成在第二布线层上。第一导体图案包含：与第一导体板隔离的网格图案部，和连接网格图案部和前述导体板的多个耦合部。
根据本发明的这个方面，半导体器件的噪声抗扰性可以得到改善。
附图说明
图1是本实施例的半导体器件的透视图；
图2是图1所示的半导体器件的底视图；
图3是示出在去除散热器的情况下布线基板上的半导体器件的内部结构的透视平面图；
图4是沿着图1的线A-A的截面图；
图5是示出带状线的布线结构的一个例子的放大截面图；
图6是示出微带线的布线结构的一个例子的放大截面图；
图7是示出作为电磁波吸收体的导体图案的平面形状的一个例子的放大平面图；
图8是沿着由图7中虚线所示的布线延伸方向截取的放大截面图；
图9是与图8不同位置的放大截面图；
图10是示出图9中的放大图的导体图案的基本结构的放大透视图；
图11是示出对应于图9的变形例的放大截面图；
图12是示出对应于图7的变形例的放大平面图；
图13是示出对应于图7的另一变形例的放大平面图；
图14是示出图13的导体图案的周边的放大透视图；
图15是用于说明图1至图4所示的半导体器件的装配工艺流程的图；
图16是用于图示说明在图15的基板制备工艺中用于形成用作布线基板上的电磁波吸收体的导体图案的制造工艺的图；
图17是示出对应于图7的变形例的放大平面图；
图18是示出对应于图7的另一变形例的放大平面图；
图19是示出对应于图7的另一变形例的放大平面图；
图20是示出对应于图7的另一变形例的放大平面图。
具体实施方式
(这些说明中的形式、基本术语和用法的描述)
在本说明书中，根据需要为了方便，将实施例的描述分割成多个部分，然而除非另有特别说明，否则这些都不是相互分离的单元，且不管整体描述是一部分的单个实例、一个部分是另一部分的详细的片段部分、或者是一部分或者是整个变形例等。而且作为惯例，省略相同部分的重复描述。而且除非特别说明与之相反，否则在这些实施例的构成要素之间，除了当逻辑上限制于所说明的量和除了当上下文中清楚说明外，不需要该构成要素。
而且，在有关材料和组分的、诸如“X包括A”的描述时，除了另有特别说明的情况或者从实施例描述的上下文中另有明确说明的情况之外，该描述不排除除了A外的元素。例如在成份当中，该描述可表示“X包括A作为主要成份”等。甚至在诸如“硅组件”的用语中，该组件也不仅限于硅，并且当然可以是SiGe(硅和锗)合金或利用Si作为主要成份的其他多元素合金，或者包括其他添加元素的组件。而且，在金镀覆、铜(Cu)层和镍镀覆等当中，除非另有说明或者除非特别说明，否则该组件不仅仅是简单元素，并且还可以包括金、铜(Cu)、镍或其他元素作为主要成份。
而且，甚至在指定的数值或数量的情况下，除了当逻辑上限制于规定的数量或除了当上下文中另有清楚说明外，数值可以超出指定的数值，并且还可以是指定数值以下的数值。
在这些说明中使用了术语平面表面(planar surface)和侧表面。半导体芯片的半导体元件形成表面用作参考表面，并且将与参考表面平行的水平面描述成平面表面。而且，将与平面表面相交(intersecting)的表面描述成侧表面。将连接被定位成当从侧表面看时彼此分开的两个平面表面的方向描述成厚度方向。
在本说明书中还使用了术语上表面或下表面。然而，有多种半导体封装安装状态，因此在安装了半导体封装之后，在某些情况下上表面可能例如放置在下表面的下方。在本说明书中，将半导体芯片的半导体元件形成表面侧的平面表面，或者布线基板的芯片安装表面侧的平面表面，描述成上表面；并且将放置在上表面相反侧的表面描述成下表面。
在实施例的每个附图中，相同部分或相似部分由相同或相似的数字或参考数字示出，并且通常不再重复该描述。
在附图中，如果附图复杂或者如果间隔可以清楚识别，甚至在截面上也可以省略阴影线。关于这一点，如果通过描述澄清，甚至对于水平面闭合的孔，也可以省略背景的轮廓线。而且，可以添加阴影线或点图案，以清楚说明没有间隔或者甚至如果不是截面也可清楚地表明区域的边界。
(实施例)
图1是本实施例的半导体器件的透视图。图2是图1所示的半导体器件的底视图。图3是示出在去除了散热器的状态下在布线基板上的半导体器件的内部结构的透视平面图。图4是沿着图1的A-A线截取的截面图。在图1至图4中，减少了端子的数量以提高可视化理解。在图4中，与图2所示的实例中的焊球数量相比更多地减少焊球4的数量，以更好的可视化理解。虽然从图中省略了，但端子的数量(接合焊盘2PD、焊接区2LD、焊球4)可以匹配不同于图1至图4中所示状态的各种变形例。
<半导体器件>
参考图1至图4首先描述本实施例的半导体器件1的整体结构。本实施例的半导体器件1包括布线基板2和安装在布线基板2上的半导体芯片3(参考图4)。
如图4所示的布线基板2包括：上面安装了半导体芯片3的上表面(表面、主表面、第一表面、芯片安装表面)2a、在与上表面2a相反的一侧的下表面(表面、主表面、第二表面、安装表面)2b、以及放置在上表面2a和下表面2b之间的多个侧表面2s，并且当从图2和图3所示的平面图看时，外部形状形成为正方形(参考图1至图3)。
布线基板2是内插板(中继基板)，用于电耦合安装在上基板2a侧的半导体芯片3和图中未示出的安装基板；并且包括电耦合用作安装表面的下表面2b侧和用作芯片安装表面的上表面2a侧的多个布线层(图4所示的实例中为六层)。例如，布线基板2是在包括其中树脂浸透玻璃纤维的预浸材料的绝缘层(芯层、芯材、芯绝缘层)2CR的上表面2Ca和下表面2Cb上，通过用于多个布线层中的每个的增层技术堆叠多层而形成的。绝缘层2CR的上表面2Ca侧的布线层和下表面2Cb侧的布线层，通过嵌入在多个贯通孔(through hole)中的多个贯通孔布线2TW电耦合，该多个贯通孔被形成为使得从上表面2Ca和下表面2Cb的一侧穿透到另一侧。
图4示出了包含作为芯层的绝缘层2CR的布线基板2，作为布线基板的一个实例，然而相对于图4所示的变形例不包含芯，或者换句话说，利用所谓的无芯基板。在这种情况下，没有形成贯通孔布线2TW，并且下层2b侧的布线层和上层2a侧的布线层通过用于接触各布线层的多个通路布线2V电耦合。
多个键合焊盘(端子、半导体芯片耦合端子)2PD形成在布线基底2的上表面2a上，用于电耦合到半导体芯片3。用作半导体器件1的外部输入/输出端子的多个焊接区(land)(端子、外部端子、外部电极)2LD形成在布线基板2的下表面2b上。多个键合焊盘2PD和多个焊接区2LD每个都通过用作层间传导路径的多个通路布线2V和形成在布线基板2中的多个布线2d电耦合。在图4所示的实例中，在布线基板2的上包含用作芯层的绝缘层2CR。因此，绝缘层2CR的上表面2Ca侧和下表面2Cb侧通过贯通孔布线2TW耦合，贯通孔布线2TW是导体(例如，诸如铜的金属)嵌入在被形成为从绝缘层2CR的上表面2Ca和下表面2Cb中的任一个一侧穿过到另一侧的贯通孔。随后详细描述布线基板2的各布线层的结构。
在图4的实例中，焊球(焊料材料、端子、外部端子、电极、外部电极)4耦合到相应的多个焊接区2LD。焊料4是在图中未示出的安装板上安装半导体器件1期间，用于将安装板侧(图中省略了)上的多个端子电耦合到多个焊接区2LD的导电材料。例如，焊球4是焊料材料，该焊料材料为含铅(Pb)或基本上不含铅的Sn-Pb焊料材料或者就是说由无铅焊料制成的焊料材料。例如，无铅焊料的实例是只有锡(Sn)、锡-铋(Sn-Bi)或锡-铜-银(Sn-Cu-Ag)、铅-铜(Sn-Cu)等。在这里，术语无铅焊料表示单位体积重量为0.1％的铅(Pb)含量，并且将该含量确定为RoHS(有害物质限制)指导的标准。
如图2所示的多个焊球4放置成矩阵形状(阵列形状、矩阵形状)。虽然图2的绘制省略了，但其中接合多个焊球4的多个焊接区2LD(参考图4)也被布置成矩阵形状。其中多个外部端子(焊球4、焊接区2LD)在布线基板2的安装表面侧放置成矩阵形状的半导体器件被称为区域阵列型的半导体器件。区域阵列型半导体器件能够有效地利用布线基板2的安装表面侧(下表面2b)作为放置外部端子的空间，因此在即使外部端子的数量增加也能够防止半导体器件的安装表面面积增加的这一点中是优选的。换句话说，可以节省空间地安装使用根据高功能性和高集成的外部端子数量增加的半导体器件。
在图1、图2和图4所示的实例中，作为实例示出了利用焊球4作为外部端子的所谓BGA(球栅阵列)型半导体封装，但是外部端子的结构和布局也有多种变形例。例如在图4所示的下表面2b上，变形例可以包括其中多个焊接区2LD暴露的结构或在下表面2b中暴露的多个焊接区2LD上接合薄焊料材料的结构。有这些类型的变形例的半导体封装被称为LGA(焊盘栅格阵列)。
半导体器件1包括安装在布线基板2上的半导体芯片3。如图4所示，每个半导体芯片3都包含表面(主表面、上表面)3a、在表面3a的相反侧的背表面(主表面、下表面)3b和位于表面3a和背表面3b之间的侧表面3s。如图3所示的半导体芯片3形成正方形的外形，当从平面图看时，其表面积比布线基板2的表面积小。在图3所示的实例中，半导体芯片3的四个侧表面3s中的每个安装在布线基板2的上表面2的中心部分中，以沿着布线基板2的相应的四个侧表面2s中的每个延伸。
多个焊盘(键合焊盘)3PD形成在半导体芯片3的表面3a上，如图4所示。在本实施例中，多个焊盘3PD在半导体芯片3的表面3a上放置成矩阵形状(矩阵形状、阵列形状)。将用作半导体芯片3的电极的多个焊盘3PD定位成矩阵形状是优选的，因为半导体芯片3的表面3a能够有效地用作定位电极的空间，使得即使半导体芯片3的电极数量增加，也能够防止表面面积增加。虽然在图中没有示出，但本实施例的变形例能够应用到其中多个焊盘形成在表面3a的周边上的半导体芯片类型。
在图4所示的实例中，半导体芯片3以表面3a与布线基板2的上表面2a面对的状态安装在布线基板2上。这种类型的安装方法被称为面朝下方法或倒装芯片方法。
虽然在图中没有示出，但多个半导体元件(电路元件)形成在半导体芯片3的主表面上(更具体地，形成在用作半导体芯片3的基体材料的半导体基板的元件形成表面上的半导体元件形成区)。多个焊盘3PD通过形成在半导体芯片3中的内部放置的布线层上的布线(图中省略了)分别电耦合到多个半导体元件(更具体地，在图中未示出的半导体元件形成区和表面3a之间)。
例如，半导体芯片3(更具体地，半导体芯片3的基体材料)包括硅(Si)。而且，绝缘膜形成在表面3a上以覆盖布线和半导体芯片3的基体材料。多个焊盘3PD的各个表面通过形成在绝缘膜中的开口从绝缘膜暴露出。多个焊盘3PD分别包括金属，并且在本实施例中例如包括铝(Al)。
如图4所示，分别耦合了凸出电极3BP的半导体芯片3的多个焊盘3PD和半导体芯片3的多个焊盘3PD分别借助多个凸出电极3BP电耦合到布线基板2的多个键合焊盘2PD。凸出电极3BP是形成为在半导体芯片3的表面3a上凸起的金属组件。在本实施例中凸出电极3BP是其中焊料材料借助下层金属膜(凸块下金属)堆叠在焊盘3PD上的所谓的焊料凸块。例如，该下层金属膜可以举例为叠层膜，其中例如钛(Ti)、铜(Cu)、镍(Ni)(在某些情况下，金(Au)膜，如果进一步形成在镍膜上)从耦合到焊盘3PD的一侧堆叠成多层。包括焊料凸块的焊料材料例如可以利用含铅的焊料材料或利用与上述焊球4相同的无铅焊料。当在布线基板2上安装半导体芯片3时，焊料凸块可预先形成在多个焊盘3PD和多个键合焊盘2PD之间，并且在焊料凸块彼此接触的状态下进行的热处理(回流焊)通过集成焊料凸块形成凸出电极3BP。在本实施例的一个变形例中，在包括铜(Cu)和镍(Ni)的导电柱的前缘上的包括焊料膜的柱状凸块可以用作凸出电极3BP。
而且如图4所示，底部填充树脂(绝缘树脂)5沉积在布线基板2和半导体芯片3之间。底部填充树脂5被沉积成阻挡半导体芯片3的基板3a和布线基板2的上表面2a之间的空间。底部填充树脂5包括绝缘(非导电)材料(诸如树脂材料)，并且沉积成密封布线基板2和半导体芯片3的电耦合部(多个凸出电极3BP的接合)。通过以这种方式沉积底部填充树脂5使得密封多个凸出电极3BP的耦合部，能够缓和在半导体芯片3和布线基板2的电耦合部中出现的应变。
<信号传输路径的布线结构>
接下来描述图1至图4所示的布线基板2当中的信号传输路径的布线结构。图5是示出带状线的布线结构的实例的放大截面图。图6是示出微带线的布线结构的实例的放大截面图。图7是示出用作电磁波吸收体的导体图案的平面形状的实例的放大平面图。图8是沿着由图7中的虚线所示的布线延伸方向截取的放大截面图。
在图7中，即使是平面图，也将阴影线应用到导体平面2PL，并且将点阵图案应用到导体图案MP1的主图案部MPm，以使电磁波吸收体的每个结构部都与电磁波吸收体的周边上的导体平面2PL容易地区分开。而且在图7中，为了清楚地示出电磁波吸收体和形成在与电磁波吸收体分离的另一布线层中的布线2d的平面位置关系，由虚线示出了配置信号传输路径的布线2d的布局的实例。而且，在图8中省略了图4中所示的焊球4，以使附图更容易查看和理解。
在本实施例的布线基板2中的多个传输路径包括例如用于以例如约10Gbps(每秒千兆位)至25Gbps的传输速度传输信号的传输路径(高速传输路径)。为了实现沿着这种类型的信号传输路径的高传输速度，鉴于需要沿信号传输路径的更好的抗扰性，优选抑制信号传输路径周边的电场的扩展和电磁场的扩展。换句话说，抑制在信号传输路径中产生的电磁波的散射可以提高信号传输路径的抗扰性。
抑制信号传输路径周边的电场或磁场扩展的布线结构是如图5和图6所示的技术，其形成用作形成为板状金属膜的导体平面(导体板)2PL以与用作厚度方向上的信号传输路径的布线2d重叠，并且提供了到导体平面2PL的标准电位，例如接地电位。
在图5所示的布线结构的实例中，用作板状金属膜的导体平面2PL分别形成在布线2d的上布线层和布线2d的下布线层中。换句话说，当从侧视图看时，布线2d在形成于上布线层中的导体平面2PL和形成于下部布线层中的导体平面之间是封闭的。而且，导体平面2PL形成在与布线2d相同层的布线层中以与布线2d隔离，并且布线2d周围的区域是由导体平面2PL包围的。将图5中所示的布线结构称为带状线。
另一方面，在图6所示的布线结构的实例中，导体平面2PL放置在用于布线2d的布线层的下层中。而且，导体平面2PL形成在与布线2d相同层的布线层中以与布线2d隔离，并且布线2d的周边是由导体平面2PL包围的。然而，在图6所示的布线结构中，布线2d形成在布线层的最上层中，使得导体平面2PL不形成在布线2d的上层上。图6中所示的布线结构称为微带线。
在图6所示的微带线的情况下，导体平面2PL在厚度方向上与布线2d重叠的位置处形成在布线2d的下方。因此电场和电磁场在布线2d下面不容易加宽。而且，导体平面2PL形成为与在与布线2d相同层的布线层中的布线2d隔离，并且布线2d的周边由导体平面2PL包围。因此当从平面图看时，电场和电磁场在布线2d的周向不可能加宽。然而，没有在布线2d向上形成的导体平面2PL，因此相比布线2d的向下部，电场和电磁场更容易使布线2d的向上部加宽。因此，与图5所示的微带线相比，对电磁波的分散效果或来自安装在附近的其他布线的噪声传播的效果有更大的敏感性。
因此，在以高速传播信号的路径上，图5所示的带状线的布线结构优于图6所示的微带线的布线结构。
然而在如图4所示的布线基板2中，多个堆叠的布线层被电耦合，并且上表面2a侧和下表面2b侧被电耦合。因此应用用于传输路径的所有部分的带状线结构是很难的，并且传输路径还包括布线结构受到波动的部分。布线结构中受到波动的部分的实例是用于在相邻的布线层之间电耦合的通路布线2V的部分。耦合焊接区2LD与作为信号传输路径的一部分的布线2d的部分和耦合贯通孔焊接区2TL与布线2d的部分，在用于通路布线2V的耦合部中特别容易生成大的信号反射。因此很容易发生由信号反射引起的电磁波的散射(或散布)。
在例如结构从带状线改变成微带线的部分中或者在结构从微带线改变成带状线的部分中可以找到布线结构中的波动的另一个实例。
这里，沿着传输路径前进的电磁波的散射容易发生在布线结构改变的部分。当这些散射的电磁的一部分在它们最初来的方向上返回时(或者换句话说，当信号反射发生时)，在沿着传输路径的布线结构有变化的部分被观察为阻抗不连续性的部分。因此需要补偿阻抗不连续性的部分的技术，以提高包含用于以高速传输电信号的信号传输路径的半导体器件的可靠性。
如上所述，存在在相反的方向上增加逆阻抗不连续性以抵消具有阻抗不连续性的部分的方法。然而，当利用这种方法时，当信号的频率变高时，不能抵消阻抗，并且在某些情况下呈现两个阻抗不连续性的效果。
为了抵消电容阻抗的不连续性，另一种方法在覆盖阻抗不连续性发生以抑制电容耦合的部分的另一层导体图案(导体平面2PL)上形成开口部。然而在这种方法的情况下，信号传输路径和对应于信号传输路径的返回路径(回流电流路径)之间的距离在局部部分隔离，使得目标部分容易受感应串扰噪声的影响。
于是，本发明人进行了有关有效地使阻抗不连续性失效的高速传输路径技术的研究。本发明人因此注意到阻抗不连续性和信号反射具有以下关系的事实。即，并未因为有阻抗不连续性而发生信号反射，本发明人发现，由于在它们最初来的方向上返回，该散射的电磁波的一部分被观察为阻抗不连续性。鉴于这一事实，本发明人注意到一个事实：如果能消除散射的电磁波，则不管阻抗不连续性的符号(电容、电感)，能够使得阻抗不连续性失效。
在本实施例中，能够通过将散射的电磁波转换成热能来消除散射电磁波的电磁波吸收体被安装在观察阻抗不连续性的部分中，或者换句话说，在与布线结构在沿着信号传输路径的厚度方向上改变的部分重叠的位置。电磁波吸收体包括金属导体等。
在图7和图8所示的实例中，当从平面图看时，作为电磁波吸收体的导体图案(金属图案)MP1形成在导体平面2PL上所形成的开口部PLh内。例如，导体平面2PL是供给标准电位(GND)的接地面(用于供给标准电位的导体板)；并且图8所示的开口部PLh形成为在导体平面2PL的厚度方向上贯穿。而且，导体图案MP1包括与导体平面2PL隔离的主图案部(网格图案部)MPm和接合主图案部MPm和导体平面2PL的多个耦合部MPj。主图案部MPm和耦合部MPj分别由与平面导体2PL相同的金属材料(例如，利用铜作为主要元件)形成。
当信号在为信号传输路径一部分的布线2d中传送(信号电流流过)时，电磁波朝着布线2d的周边散射。当在导体图案MP1的主图案部MPm上沿着信号传输路径产生的电磁波到达时，电流在主图案部MPm流动。如果信号传输路径的频带或者换句话说由信号传输路径使用的频带是高频波，趋肤效应会在主图案部MPm中引起高传导电阻。因此电能被转换成热能并且会消除电磁波的至少一部分。换句话说，导体图案MP1用作电磁波吸收体，其通过焦耳转换消除了电磁波的至少一部分。
在与图7所示的主图案部MPm分离的另一方面，当由于电磁波流过电流时，甚至例如通过形为图中未示出的平面圆形的导体图案而不是形成为网格状的多个开口部MPh，可以消除电磁波的一部分。然而，当将电磁波能转换成热能时，从提高效率的角度来看，优选主图案部MPm的表面积是大的。因此，本实施例的导体图案MP1的主图案部MPm优选为具有***化间隔的多个开口部MPh的网格图案。
如果只考虑作为电磁波吸收体的功能，与导体图案MP1一样，就不需要耦合导体平面2PL和主图案部MPm。然而，正如后面描述的，在该方面，可以利用电磁波吸收体的一部分作为信号传输路径的返回路径。因此导体平面2PL和主图案部MPm通过耦合部MPj电耦合。而且如果导体平面2PL和主图案部MPm电耦合，将用作电磁波吸收体的导体图案MP1的电压电位稳定到与导体平面2PL电位相同的电位(例如，接地电位)。
此处的电磁波吸收体以抑制电磁波沿着信号传输路径散射的目的而被形成，因此被形成在与如图8所示的厚度方向上形成信号传输路径的布线2d的部分重叠的位置处。导体平面2PL是供给如已经描述的标准电位(例如，地电位)的接地平面，并且是对应于信号传输路径的返回路径的一个部分。如图7所示，电磁波吸收体形成在导体平面2PL的开口部PLh内，使得如果导体平面2PL没有电耦合到电磁波吸收体，则对应于信号传输路径的返回路径可绕开开口部PLh的周边。换句话说，在某些部分中信号传输路径和返回路径之间的间隔距离变得较宽。
从减小多个信号传输路径之间的串扰噪声的角度来看，优选减小并且还设定信号传输路径和返回路径之间的固定间隔距离。然而，如上所述，当返回路径沿着形成在导体平面2PL上的开口部PLh的周边绕道时，在某些部分中信号传输路径和返回路径之间的间隔距离变大。因此，来自串扰噪声的影响很容易发生在间隔距离大的点处。再次声明，如果电磁波吸收体和导体平面2PL没有彼此耦合，在某些部分中串扰噪声抗扰性降低。于是，本发明人对利用电磁波吸收体的一部分作为返回路径的技术进行了进一步的调查研究，并发现了本实施例的结构。
在如图7和图8所示的本实施例中，将用作电磁波吸收体的导体图案MP1电耦合到作为对应于信号传输路径的返回路径的、用作接地平面的导体平面2PL。通过这种方式可以利用用作电磁波吸收体的导体图案MP1的一部分作为对应于信号传输路径的返回路径。
如图7所示的用于导体图案MP1的主图案部MPm形成为其中周期性定位多个开口部MPh的网格图案。每个开口部MPh都是在厚度方向上穿透构成导体图案MP1的金属膜的贯通孔。在图7所示的实例中，贯通孔排列成栅格状。在主图案部MPm的平面形状上制作网格图案以这种方式形成沿着网格图案的返回路径。因此无论在厚度方向上与导体图案MP1重叠的位置形成的布线2d的布局如何，都可以沿着布线2d延伸的方向形成返回路径。
而且在本实施例中，形成多个耦合部MPj，链接导体平面2PL与主图案部MPm。因此，当从平面图看时，如果在布线2d的附近形成多个耦合部MPj中的任何一些或任何一个，则可以沿着耦合部MPj形成布线2d。在图7所示的实例中，当从平面图看时，导体图案MP1的多个耦合部MPj当中的一个在厚度方向上与布线2d重叠。在该平面图中，最靠近布线2d放置的耦合部MPj然后形成对应于信号传输路径的返回路径。在图7所示的实例中，多个耦合部MPj当中的一个与布线2d重叠使得该耦合部MPj形成返回路径。
换句话说，本实施例能够通过电磁波吸收体抑制观察到阻抗不连续性的部分中的电磁波散射，并且通过利用电磁波吸收体的一部分作为返回路径还能够防止信号传输路径和返回路径在某些点彼此隔离开。而且，如果可以利用电磁波吸收体作为返回路径，对形成电磁波吸收体的布线布局没有限制，使得可以在布线基板2中形成许多电磁波吸收体。因此可以提高图4所示的半导体器件1的噪声抗扰性。
下面可以从改善本实施例中布线布局设计的自由度的角度来考虑。即，在本实施例中，包含用作平面形状的网格图案的主图案部MPm的导体图案MP1被放置在在厚度方向上与布线2d的一部分重叠的位置，而且被电耦合到导体平面2PL。因此，可以不管布线2d的布局，沿着布线2d延伸的方向形成返回路径，使得可以提高设计(或铺设)布线2d的自由度。
用语：沿着布线2d(即信号传输路径)延伸的方向形成返回路径，还包括布线2d和整体返回路径在厚度方向上在与开口部PLh重叠的位置重叠的情况，并且还包括下面的情况。
在图7和图8所示的实例中，开口部PLh内的布线2d的平面形状和导体图案MP1的主图案部MPm的网格图案(栅格图案)不是完全匹配，并且存在开口部MPh和布线2d重叠的部分。换句话说，当从平面图看时，存在布线2d的位置和形成返回路径的导体图案MP1的位置偏离的部分。
然而，主图案部MPm是网格图案，因此返回路径沿着网格图案形成。因此，如果网格图案中各个开口部MPh的直径可以做得较小，则可以减少返回路径和布线2d之间的偏差量。由本发明人进行评估，返回路径和布线2d(信号传输路径)之间的偏差量(或偏移量)取决于请求的、并且优选为50μm或更低的返回损耗特性。
在图7的实例中所示的开口部MPh的平面形状是四边形；并且开口部MPh一边的长度是例如约30μm至200μm的正方形。开口部MPh的尺寸和平面形状有多种变形例。开口部MPh的形状例如可以是圆形、正方形或甚至多边形。开口部MPh的平面形状可以是除了正多边形或正(完美的)圆形之外的形状(例如，椭圆形或矩形形状等)。然而，随着操作频率变高，必须减小孔的尺寸。
在图7所示的实例中，当从平面图看时，在导体图案MP1上的多个耦合部MPj当中的一个在厚度方向上与布线2d重叠。然而，如上所述，当从平面图看时，即使在布线2d的位置和用作返回路径的导体图案MP1(例如，耦合部MDj)的位置之间有偏差，如果偏离量(或偏移量)小，也可以减小串扰噪声。
在本实施例中，即使使用可选的布线2d的布局设计，也可以减少耦合部MPj和布线2d之间的偏差量，从而使得多个耦合部MPj定位在大致彼此相同的间隔距离。在图7所示的实例中，沿着X方向沿着穿过开口部PLh的中心的假想线VLx，多个耦合部MPj包含被定位成包围主图案部MPm的两个耦合部MPjx。而且沿着与x方向相交的Y方向，沿着穿过开口部PLh的中心的假想线VLy，多个耦合部MPj包含被定位成包围主图案部MPm的两个耦合部MPjy。而且，在两个耦合部MPjx和两个耦合部MPjy当中，两个耦合部MPjs被放置在各自相邻的耦合部MPjx和耦合部MPjy之间。每个耦合部MPj被放置成与相互间隔距离对齐(使得大致相同)。
放置在耦合部MPjx和耦合部MPjy之间的耦合部MPjs的数量可以根据开口部PLh的尺寸适用于各种变形例。如果例如开口部PLh的开口面积足够小，如果无论何地将布线2d定位在耦合部MPjx和耦合部MPjy之间，偏移量或偏差量在容许范围内，就不必放置耦合部MPjs。而且例如如果一个耦合部MPjs位于耦合部MPjx和耦合部MPjy之间，在布线2d的偏差量或偏移量在容许范围内的情况下就可以放置一个耦合部MPjs。而且，如果开口部PLh的开口面积大，可以在耦合部MPjx和耦合部MPjy之间放置三个或更多个耦合部MPjs。然而，从改善对布线2d的布局设计的自由度的角度来看，即使放置多个耦合部MPjs，导体图案MP1的平面形状关于开口部PLh的中心也优选是点对称的。
如图7所示，多个耦合部MPjs的每个在X方向和Y方向上以45度的斜率延伸。通过布置耦合部MPjs在X方向和Y方向上以45度的斜率延伸的方向，多个耦合部MPjs之间的间隔距离容易对齐。而且在设计布线布局时，在许多情况下布线被布置成具有作为基准的两个轴线(例如，X轴和Y轴)和与作为基准的两个轴结合的具有45度斜率的第三轴线。形成诸如图7所示的信号传输路径的布线2d，例如，包含多个弯曲，并且弯曲的角度是45度的倍数(小于180度的角度部分是45度、90度或135度当中的任何一个)。因此，当如图7所示耦合部MPjs延伸的方向相对于X方向和Y方向处于45度的斜率时，布线2d延伸的方向和耦合部MPjs延伸的方向容易对准。
<放置电磁波吸收体的位置>
接下来描述用于放置用作图7和图8所示的电磁波吸收体的导体图案MP1的位置。图9是用于不同于图8的位置的放大截面图。图10是示出图9的放大截面图的导体图案的基本结构的放大截面图。图11是示出对应于图9的变形例的放大截面图。
在图9和图11中，通过施加阴阴影线示出导体图案MP1的主图案部MPm的部分和形成在导体图案MP1上的多个开口部都没有示于图中。而且在图9和图11中，由虚线示出耦合部MPj，以示意性地示出导体图案MP1的主图案部MPm和导体平面2PL电耦合。从图中省略了耦合到导体平面MP1的导体平面2PL，以使图更容易直观地理解。
用作电磁波吸收体的导体平面形成在其中布线结构如已经描述的那样改变的部分中。在图8的实例中，导体图案MP1形成在在厚度方向上与焊接区2LD重叠的位置。
在图8所示的实例中，布线基板2包括其中布线2d用作信号传输路径的布线层WL1，与布线层WL1的上层侧(芯片安装表面侧)相邻且形成导体图案MP1的布线层WL2，和与布线层WL1的下层侧(安装表面一侧)相邻且形成信号传输路径的布线层WL3。布线2d和焊接区2LD经由用作层间导电路径的通路布线2V电耦合。焊接区2LD是半导体器件1的外部端子(参考图4)，并且耦合到焊球(参考图4)，使得焊接区的宽度必须被制备为比布线2d足够大。
在图8中，当信号被传送到布线2d(信号电流流过)并且该信号的频率足够高时，在用于电耦合焊接区2LD和布线2d的通路布线2V的耦合部处会发生大的信号反射，以便发生散射的电磁波。信号反射容易发生在电耦合形成为窄布线形状的布线2d和作为宽度比布线2d足够大的金属图案的焊接区2LD的部分中，而不是在将布线2d耦合在一起的部分中。当这些散射的电磁波向外加宽时，沿着信号传输路径的传输性能劣化。于是在本实施例中，导体图案MP1形成在在厚度方向上与焊接区2LD重叠的位置，并且传递信号(信号电流流过)的布线2d放置在导体图案MP1和焊接区2LD之间。而且，在图6所示的实例中，通路布线2V形成在焊接区2LD和导体图案MP1之间(换句话说，在厚度方向上与焊接区2LD和导体图案MP1重叠的位置)。
通过这种方式，在布线结构变化的部分中发射的至少一部分散射的电磁波被导体图案MP1俘获，并通过转化为热能而消除。从容易捕获散射的电磁波的角度来看，开口部MPh的开口直径(当平面形状为四边形时，一边的长度)，优选小于对应于发送的信号的信号频带的电磁波的波长。而且，开口部MPh的开口直径(当平面形状为四边形时，一边的长度)特别优选为上述电磁波的波长的1/20或更小。
而且在本实施例中，在布线层WL2中，导体平面MP1和导体平面2PL通过多个耦合部MPj电耦合(参见图7)，使得信号传输路径和返回路径间隔之间的间隔距离可以保持在固定距离。因此，可以以这种方式防止由于信号传输路径和返回路径之间的局部部分中的距离而出现的串扰噪声。
在图7和图8所示的实例中，对在与焊接区2LD重叠的位置形成的导体图案MP1进行说明。然而，也存在布线结构有变化的其他部分。例如，当布线基板2e中的多个绝缘层2e包含由如图9所示的预浸材料制成的绝缘层(芯层、芯绝缘层)2CR时，电耦合绝缘层2e的上表面2Ca和下表面2Cb的贯通孔布线2TW被耦合到具有比布线2d大的宽度(直径)的贯通孔焊接区2TL。
在图9所示的实例中，在用作芯层的绝缘层2CR的下表面2Cb侧，布线基板2包括形成了用作信号传输路径的布线2d的布线层WL1，与布线层WL1的下侧(安装表面侧)相邻且形成了导体图案MP1的布线层WL2，和布线层WL1的上层侧(芯片安装表面侧)相邻且形成了贯通孔焊接区2TL的布线层WL3。在用作芯层的绝缘层2CR的上表面2Ca侧，布线基板2包括形成了用作信号传输路径的布线2d的布线层WL4，与布线层WL4的上层侧(安装表面侧)相邻且形成了导体图案MP1的布线层WL5，和与布线层WL4的下层侧(芯片安装表面侧)相邻且形成了贯通孔焊接区2TL的布线层WL6。
例如，贯通孔焊接区2TL是具有圆形导体图案的平面形状。贯通孔焊接区2TL的直径(宽度)比图8所示的焊接区2LD的直径小，但比布线2d的宽度大。用作芯层的绝缘层2CR相比由增层技术形成的其它绝缘层(积层)是比较硬的，并且具有大的厚度，因此贯通孔布线2TW的直径比增层中形成的通路布线2V的直径大。因此，形成在贯通孔布线2TW两端的贯通孔焊接区2TL的宽度比布线2d和通路布线2V的宽度的直径大。
在图9中，当信号被发送到布线2d(信号电流流过)，并且该信号的频率足够高时，会在用于电耦合贯通孔焊接区2TL和布线2d的通路布线2V的耦合部处发生信号反射，导致发生散射的电磁波。信号反射分别发生在用作芯层的绝缘层2CR的上表面2Ca侧和下表面2Cb侧。
于是在本实施例中，导体图案MP1分别形成在在厚度方向上与贯通孔焊接区2TL重叠的位置，并且传送信号的布线2d(信号电流流过)被放置在导体图案MP1和贯通孔焊接区2TL之间。而且，在图9所示的实例中，通路布线2V形成在贯通孔焊接区2TL和导体图案MP1之间(换句话说，在厚度方向上与贯通孔焊接区2TL和导体图案MP1重叠的位置)。
以这种方式，在用于电耦合贯通孔焊接区2TL和布线2d的通路布线2V的耦合部处发射的至少一部分散射的电磁波被导体图案MP1俘获，并且通过转化为热能而消除。导体图案MP1的优选形状与利用图7和图8先前描述的相同，因此省略了重复的说明。
然而在图9所示的实例中，形成了导体图案MP1的布线层WL3；和如图8所示形成了焊接区2LD的布线层WL3，使得在某些情况下，由于焊接区2LD的位置而不能形成布线层3。在这种情况下，放置优先权被给予焊接区2LD(参见图8)，并且在不与焊接区2LD和贯通孔焊接区2T重叠的部分形成导体图案MP1。
由于贯通孔焊接区2TL和焊接区2LD的布局和数量之间的关系，当贯通孔焊接区2TL和焊接区2LD在厚度方向上重叠时，可以增加布线层的数量，并能够在厚度方向上重叠的贯通孔焊接区2TL和焊接区2LD之间形成导体图案MP1，如同图11和图12示出的变形例一样。
图11示出的变形例的布线基板2A与图9示出的布线基板2不同点在于，在与形成有导体图案MP1的布线层WL3的进一步的下层侧(安装表面侧)相邻地安装形成有焊接区2的布线层WL7。从不同的角度来看，图11示出的关于变形例的布线基板2A与图9示出的布线基板2不同点在于，在布线层WL3上形成多个导体图案MP1，并且此外在不同于布线层WL3的布线层WL7上形成多个焊接区2LD。布线基板2A还包含用于传输信号(信号电流流动)的布线2d的布线层WL1和形成有导体图案MP1的布线层WL3，它们都形成在形成有贯通孔焊接区2TL的布线层WL2和形成有焊接区2LD的布线层WL7之间。
在布线基板2A的实例中，布线层的数量增加多于图8和图9示出的布线基板2。然而，即使焊接区2LD和贯通孔焊接区2TL在厚度方向上重叠，也能够将用作电磁波吸收体的导体图案MP1放置在在厚度方向上贯通孔焊接区2TL和焊接区2LD重叠的位置处。因此，能够防止在贯通孔焊接区2TL和布线2d的耦合部中产生的散射电磁波的扩展。
图11所示的焊接区2LD是供给标准(或者参考)电位的外部端子。因此部分平面导体2PL从绝缘层2e暴露并被用作焊接区2LD。这样，能够将耦合布线层WL7的平面导体2PL和布线层WL3的平面导体2PL的通路布线2V放置在未重叠导体图案MP1的位置。因此能够将具有与例如图7所示的导体图案MP1的平面形状相同的导体图案MP1形成为电磁波吸收体。
图12所示的变形例的布线基板2B与图11所示的布线基板2A不同点在于，安装形成有布线2d的布线层WL9，该布线2d耦合到形成有焊接区2LD的布线层WL7和形成有导体图案MP1的布线层WL3之间的焊接区2LD。布线层WL9中形成的布线2d是传输与布线层WL1中形成的布线2d相同或者不同信号的部分信号传输路径(信号电流流动)；并通过通路布线2V耦合到焊接区2LD。从另一方面看，图12示出的变形例的布线基板2B与图11示出的布线基板2A不同点在于，构成各个信号路径(信号电流流动)的布线2d形成在导体图案MP1的上层和下层中。
在布线基板2B的情况下，增加布线的数量甚至多于图11示出的布线基板2A。然而，即使作为信号传输路径的焊接区2LD和作为信号传输路径的贯通孔焊接区2TL在厚度方向上重叠，也能够将用作电磁波吸收体的导体图案MP1放置在在厚度方向上与耦合到贯通孔焊接区2TL的布线2d和耦合到焊接区2LD的布线2d重叠的位置处。因此能够防止耦合布线2d和贯通孔焊接区2TL的部分中发射的散射电磁波向焊接区2LD加宽。而且，能够防止在耦合焊接区2LD和布线2d的部分中发射的散射电磁波向贯通孔焊接区2TL加宽。换句话说，在布线基板2B的情况下，通过形成在布线层WL3中的导体图案MP1能够分别减小在导体图案MP1的下层处发射的电磁波和在导体图案MP1的上层中产生的电磁波的影响。
而且，在布线基板2B的情况下，在布线层WL9中形成的布线2d中流动的信号电流和在布线层WL1中形成的布线2d中流动的信号电流可以是同一信号电流或者也可以是不同的信号电流。换句话说，在使布线层WL9中形成的布线2d和在布线层WL1中形成的布线2d构成一个信号传输路径的情况下，或者在构成另一个信号传输路径的情况下，也能实现该效果。
图11中示出的布线基板2A包含形成有导体图案MP1的布线层WL5的更上层中形成的、形成有平面导体2PL的布线层WL8。图12示出的布线基板2B包含在布线层WL8和布线层WL之间形成平面导体2PL的布线层WL10。当没有大直径(宽度)图案，诸如形成在绝缘层2CR的上表面2Ca侧的焊接区2LD时，能够省略图11和图12示出的布线层WL8或者图12示出的布线层WL10。然而，从通过在用作芯层的绝缘层2CR的上表面2Ca和下表面2Cb上接近膨胀系数值，抑制布线基板上的弯曲变形的角度来看，在绝缘层2CR的上表面2Ca侧和下表面2Cb侧形成的布线层中的层数优选是一样的。
当许多导体图案MP1形成在布线基板2的单个布线层上时，多个信号传输路径可以重叠在一个导体图案MP1上。例如，在图13和图14示出的实例中，形成布线2d1以将第一信号传输到与形成导体图案MP1的布线层相邻的下层的布线层。同样，形成布线2d2以将不同于第一信号电流的第二信号传输到与形成导体图案MP1的布线层相邻的上层的布线层。各自不同的类型的信号被传输到布线2d1和布线2d2，使得当每个信号传输路径的返回路径重叠时发射串扰噪声。
然而，如已经描述的，本实施例的导体图案MP1通过多个耦合体MPj电耦合到用作接地平面的平面导体2PL(见图13)。因此能将部分导体图案MP1利用为返回路径，使得每个信号传输路径的返回路径难以重叠。同样在本实施例中，能使得返回路径和信号传输路径的距离几乎与上述的一样。因此能够减小信号路径中的来自串扰噪声的影响。
<半导体器件的制造方法>
当参考图15示出的流程图时，接下来描述图1至图4示出的半导体器件1的制造方法(装配方法)。图15是用于描述图1至图4示出的半导体器件的装配工艺的流程的图。在制造方法的以下描述中，制备预先形成的产品尺寸的布线基板2，并描述制造单个半导体器件1的方法。然而作为一种变形例，制备被分成多个产品形成区域的所谓的多片板，在装配各个产品形成区域之后，多片制造方法还能应用于再分成产品形成区域的每个并得到多个半导体器件。因此在图15中用圆括号书写在多片制造方法期间应用的单片制造工艺。
在图15示出的基板制备工艺中，首先制备图4示出的布线基板2。除制备制造布线基板2外，用语“制备布线基板2”还包括购买已完成的产品布线基板2并进行制备。除了仍不耦合图4示出的焊球4这一点和不安装半导体芯片3这一点以外，在参考图1到图14时，在该工艺中制备的布线基板2是所述的预先形成的一种结构材料。然而，在布线基板2的多个键合焊盘2PD上，预先形成接合凸出电极3BP的焊料材料(焊料凸块)。
例如如下所述形成图7至图14示出的半导体图案MP1。图16是用于概略地描述在图15示出的基板制备工艺中的布线基板上形成用作电磁波吸收体的导体图案的生产工艺的图。
图7至图14示出的半导体图案MP1与在同一层(同一布线层)中形成的其它金属图案、诸如图4示出的平面导体2PL和布线2d共同地同时形成。在图16示出的实例中，作为掩膜形成工艺，首先在绝缘层2e的导体图案表面上形成膜状的掩膜MSK。掩膜MSK形成在没有形成导体图案MP1(见图7)的位置，并且在图7所示的实例中，掩膜MSK形成在对应于多个开口部MPh或者开口部PLh的部分中。
接下来，在形成导体图案时，在掩膜MSK的开口部中沉积通过金属沉积图案化形成的金属膜。该金属膜包括导体图案MP1和平面导体2PL。
接下来，在掩膜剥离工艺中，去除膜状掩膜MSK。当去除掩膜MSK时，在存在掩膜MSK的部分上形成开口MPh和开口PLh。
接下来，在绝缘层形成工艺中，形成用作增层的绝缘层2e以覆盖导体图案MP1和平面导体2PL。在该工艺中，将绝缘层2e嵌入在导体图案MP1的开口部MPh内和开口部PLh内。
本实施例的上述导体图案MP1与导体平面2PL或者布线2d(见图4)同时形成，以便即使形成导体图案MP1也不会增加进一步制造工艺。
在图15示出的半导体芯片制备工艺中，制备图4示出的半导体芯片3。在半导体芯片3的表面3a上形成绝缘膜以覆盖半导体芯片3的基材和布线。从该绝缘膜上形成的开口部处的绝缘膜暴露出多个焊盘3PD的各个表面。多个焊盘3PD每个都包括金属，并且在本实施例中由例如是铝(Al)。多个凸出电极3BP分别耦合至多个焊盘3PD，并且半导体芯片3的多个焊盘3PD和布线基板2的多个键合焊盘2PD分别通过多个凸出电极3BP电耦合。凸出电极3BP例如是通过在焊盘3PD上的下层金属膜(下凸块金属)堆叠的叠层焊料材料或者所谓的焊料凸块。
接下来，在半导体芯片安装工艺中，将诸如图4所示的半导体芯片3安装在用作布线基板2的芯片安装表面的上表面2a上。在本实施例中，通过面向下安装方法(或者倒装方法)执行安装，以使形成有多个焊盘3PD的表面3a面向布线基板2的上表面2a的对面。这样，通过接合在布线基板的多个键合焊盘2PD上分别形成的焊料凸块与多个凸出电极3BP，使在半导体芯片3上形成的电路和在布线基板2上形成的电路(传输电路)电耦合。
接下来，在底部填充的填充工艺中，将底部填充树脂(绝缘膜树脂)5如图4所示放置在半导体芯片3和布线基板2之间。放置底部填充树脂5以密封半导体芯片3的表面3a和布线基板2的上表面2a之间的空间。底部填充树脂5包括绝缘材料(非导电材料)(例如树脂材料)，并被填充以密封半导体芯片3和布线基板2的电耦合部(用于多个凸出电极3BP的耦合部)。
作为变形例使用的另一安装方法，底部填充树脂5能应用于其中在图15示出的半导体芯片安装工艺之前，能够将作为膜或者膏(图中未示出)的预涂层树脂材料应用在用作用于安装半导体芯片3的预定区域的芯片安装区域上，并从绝缘材料上按压半导体芯片3。
接下来，在球安装工艺中，将多个焊球4安装在用作布线基板2的安装表面的下表面2b上。在该工艺中，将多个焊球4放置在从图4示出的安装表面上的绝缘层2e暴露的焊接区2LD上，并且能通过回流处理(在加热焊料成分并熔接之后的冷却工艺)安装多个焊球4。
当执行单片制造工艺时，为了得到多个半导体器件1，通过沿分割多个产品形成区域的切割线(模缝线)切割用于多片制造的布线基板，在每个产品形成区域中制造单片。
之后，执行必要的测试和检查，诸如外部检查和电测试，并执行图中未示出的运输或者板安装。
<变形例>
以上给出的具体描述是基于本发明人提出的该发明的实施例。然而，本发明不限制于该实施例，并且不用说，可允许不偏离本发明的精神和范围的各种变更。虽然已描述了该实施例的多种变形例，但是在下文中将描述上述实施例的有代表性的变形例。
在上述实施例中，使用包含包括作为芯层的预浸材料的绝缘层2CR的布线基板2，描述了如图4所示的半导体器件1的实例。然而，该实施例描述的技术还可以应用于通过堆叠不含芯的增层形成的所谓的无芯基板。这样，没有形成穿过芯层的贯通孔布线2TW和贯通孔焊接区2TL。因此，如果导体图案MP1形成在如图8所示的厚度方向上与焊接区2LD基本上重叠的位置处，则能够改善半导体器件1的噪声抗扰性。
同样，作为上述实施例的信号类型，利用描述了所谓的单端信号描述了实例，单端信号在接地电位作为标准的情况下，将“H”电平和“L”电平设定为信号电压电平。然而，在信号类型中，存在差分信号，其中信号电位被分别提供给一对信号传输路径(差分对)，并且用于该差分对的电位差被设定成“H”和“L”电平。上述实施例描述的技术还能应用于用于传输差分信号的信号传输路径。图17是示出对应于图7的变形例的放大平面图。
图17示出的布线基板2D在差分信号在布线2d中流动这一点上不同于图7示出的布线基板2。更具体地，在布线基板2D的布线层中的、形成平面导体MP1的布线层的平面导体2PL中，在厚度方向上与作为差分对之一的布线2d3的一部分重叠的位置处，形成开口部PLh。而且，在平面导体2PL中，在厚度方向上与该差分对的另一个的布线2d4的一部分重叠的位置处，形成另一开口部PLh。同样，各个导体图案MP1都形成在两个不同的开口部PLh中。
该差分对包括布线2d3和布线2d4，并且这些构成了沿发送差分信号的信号传输路径。布线2d3和布线2d4相互形成在同一布线层中，并且形成有导体图案MP1的布线层与形成布线2d3和布线2d4的布线层相邻。
在上述实施例中描述的单端信号的情况下，作为基本噪声对策描述了为信号传输路径和返回路径保持固定的间隙距离。在差分信号的情况下，除了使每个信号传输路径和返回路径保持在固定间隙距离以外，使沿着信号传输路径对的阻抗相配也是重要的。在图17示出的变形例中，每个导体图案MP1与用作接地平面的平面导体2PL的电耦合，允许导体图案MP1用作电磁波吸收体，以起到用于每个信号传输路径的返回路径的一部分的作用。
导体图案MP1的主图案部MPm包括具有以规律间隔放置的多个开口部MPh的网格图案。使用主图案部MPm的平面状的网格图案导致沿网格形状形成的返回路径。因此，不管在厚度方向上与导体图案MP1重叠的位置处形成的布线2d3、2d4的布局，都能够形成沿布线2d3、2d4延伸的方向的返回路径。
因此，如果能够以适当的形状构成用作差分对的布线2d3和布线2d4的形状，则在图17示出的布线基板2D中能够容易地实现差分对的阻抗匹配。同样，在上述实施例中，形成耦合导体平面2PL与主图案部MPm的多个耦合部MPj允许沿着耦合部MPj形成布线2d3、2d4。
虽然省略了多余的描述，但是上述实施例的导体图案MP1的优选形状(例如，从改善布线布局的自由度的角度来看的优选形状)，可以以相同方式应用于图17示出的用于传输差分信号的实施例。这样，从实现阻抗匹配的角度来看，优选为重叠布线2d4的导体图案MP1和重叠布线2d3的导体图案MP1使用相同形状。
在上述实施例中，作为导体图案MP1的主图案部MPm的平面形状的实例，描述了以格状排列的多个正方形开口部MPh的实例，然而能够应用各种变形例。例如在图18示出的布线基板2E中，在导体图案MP1的主图案部(网格图案部)MPm中形成的多个开口部MPh的开口形状形成为圆形。还例如，在图19示出的布线基板2F中，在导体图案MP1的主图案部(网格图案部)MPm中形成的多个开口部MPh的开口形状形成为矩形。
如利用图16所示描述的，当在形成用作网格图案的导体图案MP1期间利用掩膜MSK时，当开口部MPh的开口直径变小时，在制造工艺期间可能发生掩膜MSK的剥离。如图19示出的布线基板2F所示，如果开口部MPh的开口形状是矩形则掩膜MSK的平面面积就会变大，因此在形成图16示出的导体图案的工艺之前能够防止掩膜MSK的剥离。
在图20示出的布线基板2G中，在导体图案MP1的主图案部(网格图案部)MPm中形成的多个开口部MPh的形状是正方形和矩形形状的混合。同样，在布线基板2F的多个开口部MPh中，在形成多个矩形的轮廓的长边LS和短边SS中，短边SS以锯齿(zigzag)形排列以免形成相对于Y方向的单行。这样，即使当开口部MPh的平面面积变大时，也能抑制返回路径和布线2d之间的偏移或者偏差的程度。在图20中，为了实现锯齿形排列，示出了混合矩形开口部MPh和正方形开口部MPh的实例，然而通过使用矩形开口部MPh就能实现该排列。
当如同图20示出的布线基板2G一样，开口部MPh是矩形开口部MPh和正方形开口部MPh的混合时，形成导体图案MP1的平面形状以使相对于开口部PLh的中心呈点对称像图16示出的布线基板2一样困难。这样，从改善布线2d的布局设计的自由度的角度来看，甚至在放置一些耦合部MPjs的情况下，导体图案MP1的平面形状优选是关于穿过开口部PLh的中心的中心线之一(例如，图20示出的实例中的垂直线VLy)线对称的。
上述的各种变形例也能有效地应用为每个上述实施例的组合。
上述实施例和变形例的半导体器件和半导体器件的制造方法提取的有代表性的技术概念允许陈述以下方面。
补充特征1
一种半导体器件的制造方法，包括：
(a)制备布线基板的工艺，所述布线基板包括：芯片安装表面；放置在所述芯片安装表面的相反侧的安装表面；放置在芯片安装表面上的多个第一端子；放置在所述安装表面上的多个第二端子；和电耦合所述多个第一端子与所述多个第二端子的多层布线层；
(b)在所述布线基板的所述半导体芯片安装表面上安装半导体芯片的工艺，所述半导体芯片包括形成有多个电极焊盘的表面和放置在所述表面的相反侧的后表面，并且使所述半导体芯片的所述多个电极焊盘与所述多个第一端子分别电耦合；
所述多个布线层包括：形成传输第一信号的第一布线层的第一布线层，和与所述第一布线层的上层和下层安装的第二布线层，
第一导体板和第一导体图案被形成在所述第二布线层中，所述第一导体板在厚度方向上与所述第一布线的一部分重叠的位置处包含第一开口部，所述第一导体图案被放置在所述第一导体板的所述第一开口部内，
所述第一开口部被形成为在厚度方向上穿过所述第一导体板，和
所述第一导体图案包括：与所述第一导体板隔离的网格图案部；和耦合所述网格图案部和所述第一导体板的多个耦合部。

Claims (28)

1.一种半导体器件，包括：
半导体芯片，所述半导体芯片包含形成有多个电极焊盘的表面，和定位在所述表面的相反侧的背表面；以及
布线基板，所述布线基板包含：安装所述半导体芯片的芯片安装表面，定位在所述芯片安装表面的相反侧的安装表面，安装在所述芯片安装表面之上并且电耦合到所述半导体芯片的所述多个电极焊盘的多个第一端子，安装在所述安装表面之上的多个第二端子，和电耦合所述第一端子和所述第二端子的多个布线层，
其中，所述布线层包括：形成有第一布线的第一布线层，和与所述第一布线层的上层或下层相邻地安装的第二布线层，其中第一信号被传输到所述第一布线，
第一导体板和第一导体图案被形成在所述第二布线层中，所述第一导体板在厚度方向上在与所述第一布线的一部分重叠的位置处包含第一开口部，所述第一导体图案安装在所述第一导体板的所述第一开口部内；
所述第一开口部被形成为在厚度方向上穿过所述第一导体板，
所述第一导体图案包括通过多个耦合部耦合到所述第一导体板的网格图案部。
2.根据权利要求1所述的半导体器件，
其中，所述耦合部包括：
两个第一耦合部，当从平面图看时，所述两个第一耦合部被放置为沿着第一虚拟线包围所述网格图案部，所述第一虚拟线沿着第一方向沿所述第一开口部的中心而过；以及
两个第二耦合部，当从平面图看时，所述两个第二耦合部被放置为沿着第二虚拟线包围所述网格图案部，所述第二虚拟线沿着与所述第一方向相交的第二方向沿所述第一开口部的中心而过。
3.根据权利要求2所述的半导体器件，
其中，所述耦合部进一步包括多个第三耦合部，当从平面图看时，所述多个第三耦合部被安装在所述两个第一耦合部和所述两个第二耦合部之中的各相邻的所述第一耦合部和所述第二耦合部之间。
4.根据权利要求3所述的半导体器件，
其中，各第三耦合部在相对于所述第一方向和所述第二方向呈45度的方向上延伸。
5.根据权利要求3所述的半导体器件，
其中，所述第一耦合部、所述第二耦合部和所述第三耦合部被安装成使得间隔距离相同。
6.根据权利要求1所述的半导体器件，
其中，所述第一导体图案的平面形状相对于所述第一开口部的中心是点对称的。
7.根据权利要求1所述的半导体器件，
其中，所述第一导体图案的平面形状相对于穿过所述第一开口部的中心的中心线是线对称的。
8.根据权利要求1所述的半导体器件，
其中，当从平面图看时，所述第一布线沿着所述耦合部之中的一个延伸。
9.根据权利要求1所述的半导体器件，
其中，当从平面图看时，所述第一布线与所述耦合部之中的一个重叠。
10.根据权利要求1所述的半导体器件，
其中，所述多个布线层进一步包括第三布线层，所述第三布线层与所述第二布线层相邻并且也与所述第一布线层不同；
第二布线被形成在所述第三布线层中，所述第二布线传送与所述第一信号不同的第二信号，
所述第二布线的一部分在厚度方向上与所述第一导体图案重叠。
11.根据权利要求1所述的半导体器件，
其中，矩形开口形状的多个第二开口部被规则地排列在所述第一导体图案的所述网格图案部中。
12.根据权利要求11所述的半导体器件，
其中，所述多个第二开口部的所述矩形的短边排列成锯齿形，以便相对于所述短边延伸的方向不形成单一行。
13.根据权利要求1所述的半导体器件，
其中，所述第一布线层形成在所述第二布线层和形成有所述第二端子的第三布线层之间，并且
所述第一导体图案在厚度方向上与所述第二端子之中的一个重叠。
14.根据权利要求13所述的半导体器件，
其中，在厚度方向上，所述第一布线在与所述第一导体图案重叠的位置处经由通路布线电耦合到所述第二端子之中的一个。
15.根据权利要求1所述的半导体器件，
其中，所述布线基板包括：
芯层，所述芯层由预浸材料制成，并且包含定位在所述布线基板的芯片安装表面的第一表面和所述第一表面的相反侧的第二表面；
贯通孔布线，所述贯通孔布线从所述芯层的所述第一表面和所述第二表面中的一个表面穿过到另一个表面；
第一贯通孔焊接区，所述第一贯通孔焊接区耦合到所述第一表面上的所述贯通孔布线；以及
第二贯通孔焊接区，所述第二贯通孔焊接区耦合到所述第二表面上的所述贯通孔布线，
其中，所述第一导体图案分别形成在所述第一贯通孔焊接区上方和所述第二贯通孔焊接区下方，并且
所述第一导体图案在厚度方向上与所述第一贯通孔焊接区和所述第二贯通孔焊接区重叠。
16.一种半导体器件，包括：
半导体芯片，所述半导体芯片包含：形成有多个电极焊盘的表面，和定位在所述表面的相反侧的背表面；以及
布线基板，所述布线基板包含：安装所述半导体芯片的芯片安装表面，定位在所述芯片安装表面的相反侧的安装表面，安装在所述芯片安装表面之上并且电耦合到所述半导体芯片的所述电极焊盘的多个第一端子，安装在所述安装表面之上的多个第二端子，和电耦合所述第一端子和所述第二端子的多个布线层，
其中，所述布线层包括：形成有第一布线的第一布线层，和与所述第一布线层的上层或下层相邻地安装的第二布线层，所述第一布线和第二布线被配置为差分对，差分信号被传输到所述差分对，
所述第二布线层包括：
第一导体板，所述第一导体板包含：在厚度方向上在与所述第一布线的一部分重叠的位置处形成的第一开口部，和在厚度方向上在与所述第二布线的一部分重叠的位置处形成的第二开口部；
第一导体图案，所述第一导体图案定位在所述第一导体板的所述第一开口部内；以及
第二导体图案，所述第二导体图案定位在所述第一导体板的所述第二开口部内，
所述第一开口部和所述第二开口部每个都形成为在厚度方向上穿过所述第一导体板，并且
所述第一导体图案和所述第二导体图案分别包括通过多个耦合部耦合到所述第一导体板的网格图案部。
17.根据权利要求16所述的半导体器件，
其中，所述第一导体图案和所述第二导体图案为相同的形状。
18.一种半导体器件，包括：
半导体芯片，所述半导体芯片具有正表面、与所述正表面相反的后表面、形成在所述正表面上的电极焊盘；以及
布线基板，所述布线基板具有第一主表面、与所述第一主表面相反的第二主表面、形成在所述第一主表面上并且与所述半导体芯片的所述电极焊盘电连接的端子，所述半导体芯片安装在所述布线基板上，使得所述正表面与所述布线基板的所述第一主表面彼此面对，
布线层包括第一布线层和第二布线层，
第一布线形成在所述第一布线层中，
所述第二布线层在厚度方向上形成在所述第一主表面和所述第一布线层之间，
第一板形成在所述第二布线层中，并且在与所述第一布线的一部分重叠的位置处具有第一开口部，
第一图案形成在所述第二布线层中所述第一开口部内，并且具有多个口，
其中，经由在所述第二布线层中的多个第一耦合部，所述第一图案与所述第一板电连接且机械连接，并且
其中，在平面图中，在所述多个口中的彼此相邻的两个口之间的间隔大于或等于所述多个第一耦合部中的每一个的宽度。
19.根据权利要求18所述的半导体器件，
其中，在平面图中，所述第一图案具有网格图案部。
20.根据权利要求18所述的半导体器件，
其中，所述布线基板包括：
芯层，所述芯层具有定位在所述布线基板的所述第一主表面侧的第一表面和与所述第一表面相反的第二表面；
贯通孔电极，所述贯通孔电极在厚度方向上从所述芯层的所述第一表面穿过到所述芯层的所述第二表面；以及
第一贯通孔焊接区，所述第一贯通孔焊接区在厚度方向上与在所述第一表面上的所述贯通孔电极连接，并且经由第一通孔布线与所述第一布线连接，并且
其中，所述第一图案形成在所述第一贯通孔焊接区之上，并且与所述第一贯通孔焊接区重叠。
21.根据权利要求20所述的半导体器件，
其中，所述布线基板包括：
第二贯通孔焊接区，所述第二贯通孔焊接区在厚度方向上与所述第二表面上的所述贯通孔电极连接；以及
第二图案，所述第二图案在厚度方向上形成在所述第二贯通孔焊接区之下，并且
其中，所述第二图案与所述第二贯通孔焊接区重叠。
22.根据权利要求21所述的半导体器件，
其中，所述第一图案和所述第二图案是相同的形状。
23.根据权利要求21所述的半导体器件，
其中，在沿着所述布线基板的所述第一主表面的方向上，所述第二图案的长度大于所述第一图案的长度。
24.根据权利要求21所述的半导体器件，
其中，所述第二图案具有多个口。
25.根据权利要求21所述的半导体器件，
其中，在平面图中，所述第二图案是网格图案部。
26.根据权利要求21所述的半导体器件，
其中，所述布线基板包括：
第二布线，所述第二布线形成在所述第二贯通孔焊接区和所述第二图案之间，并且
其中，所述第二布线在厚度方向上经由第二通孔布线与所述第二贯通孔焊接区连接。
27.根据权利要求21所述的半导体器件，
其中，所述布线基板包括：
第三布线层，所述第三布线层形成在所述第二图案和所述布线基板的所述第二主表面之间；以及
第二板，所述第二板形成在所述第三布线层中，并且在与所述第二布线的一部分重叠的位置处具有第二开口部，并且
其中，所述第二图案被布置在所述第二板的所述第二开口部中，并且
其中，所述第二图案经由多个第二耦合部与所述第二板连接。
28.根据权利要求18所述的半导体器件，
外部电极形成在所述第二主表面上，并且经由多个布线层与所述端子电耦合。
CN201510040725.8A 2014-01-27 2015-01-27 半导体器件 Active CN104810346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014012155A JP6324738B2 (ja) 2014-01-27 2014-01-27 半導体装置
JP2014-012155 2014-01-27

Publications (2)

Publication Number Publication Date
CN104810346A CN104810346A (zh) 2015-07-29
CN104810346B true CN104810346B (zh) 2018-11-27

Family

ID=53679730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510040725.8A Active CN104810346B (zh) 2014-01-27 2015-01-27 半导体器件

Country Status (4)

Country Link
US (2) US9312216B2 (zh)
JP (1) JP6324738B2 (zh)
CN (1) CN104810346B (zh)
HK (1) HK1210874A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2796276A4 (en) * 2011-12-22 2015-05-27 Teijin Ltd METHOD FOR PRODUCING MOLDED ARTICLE AND MOLDED ARTICLE
JP6324738B2 (ja) * 2014-01-27 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6666200B2 (ja) * 2016-05-25 2020-03-13 京セラ株式会社 配線基板および電子装置
CN107204325B (zh) * 2017-05-25 2023-06-02 成都线易科技有限责任公司 电容器阵列及制造方法
JP2019114675A (ja) * 2017-12-25 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
US11387187B2 (en) * 2018-06-28 2022-07-12 Intel Corporation Embedded very high density (VHD) layer
JP2020043219A (ja) * 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
JP7163205B2 (ja) * 2019-01-18 2022-10-31 ルネサスエレクトロニクス株式会社 半導体装置
US11605581B2 (en) 2021-01-08 2023-03-14 Renesas Electronics Corporation Semiconductor device having conductive patterns with mesh pattern and differential signal wirings

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6184478B1 (en) * 1998-09-30 2001-02-06 Adtec Corporation Printed wiring device with base layer having a grid pattern
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
US7504904B1 (en) * 2006-04-04 2009-03-17 Unisys Corporation Printed-circuit impedance control using skewed reference mesh
CN101594732A (zh) * 2008-05-27 2009-12-02 鸿富锦精密工业（深圳）有限公司 电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994018812A1 (en) * 1993-02-02 1994-08-18 Ast Research, Inc. A circuit board arrangement including shielding grids, and constructing thereof
JPH07235741A (ja) * 1993-12-27 1995-09-05 Ngk Spark Plug Co Ltd 多層配線基板
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
DE60232473D1 (de) * 2001-03-14 2009-07-09 Ibiden Co Ltd Mehrschichtige Leiterplatte
US6630628B2 (en) * 2002-02-07 2003-10-07 Agilent Technologies, Inc. High-performance laminate for integrated circuit interconnection
JP2004253947A (ja) 2003-02-19 2004-09-09 Nippon Telegr & Teleph Corp <Ntt> インピーダンス変換回路
CN101887880B (zh) * 2004-02-04 2012-11-14 揖斐电株式会社 多层印刷电路板
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
US8058954B2 (en) * 2009-03-05 2011-11-15 Apple Inc. Transmission line with a cross-hatched ground plane that is either filled with conductive paint or covered by a conductive foil
JP4962660B2 (ja) * 2009-07-13 2012-06-27 株式会社村田製作所 信号線路及び回路基板
US8704104B2 (en) * 2010-07-19 2014-04-22 Asml Netherlands B.V. Electrical connector, electrical connection system and lithographic apparatus
JP2012094646A (ja) * 2010-10-26 2012-05-17 Daisho Denshi Co Ltd 特性インピーダンスコントロール対応プリント配線基板
JP6324738B2 (ja) * 2014-01-27 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184478B1 (en) * 1998-09-30 2001-02-06 Adtec Corporation Printed wiring device with base layer having a grid pattern
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
US7504904B1 (en) * 2006-04-04 2009-03-17 Unisys Corporation Printed-circuit impedance control using skewed reference mesh
CN101594732A (zh) * 2008-05-27 2009-12-02 鸿富锦精密工业（深圳）有限公司 电路板

Also Published As

Publication number Publication date
CN104810346A (zh) 2015-07-29
US20160190049A1 (en) 2016-06-30
US9620447B2 (en) 2017-04-11
JP2015142149A (ja) 2015-08-03
HK1210874A1 (zh) 2016-05-06
US9312216B2 (en) 2016-04-12
US20150214142A1 (en) 2015-07-30
JP6324738B2 (ja) 2018-05-16

Similar Documents

Publication Publication Date Title
CN104810346B (zh) 半导体器件
CN106233461B (zh) 半导体装置及其制造方法
US10396044B2 (en) Semiconductor device
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
JP7001530B2 (ja) 半導体装置
TWI630663B (zh) 半導體封裝結構及半導體製程
JP6114577B2 (ja) 半導体装置
US9560762B2 (en) Semiconductor device and circuit board
JP6853774B2 (ja) 半導体装置
US11784173B2 (en) Semiconductor device including a circuit for transmitting a signal
US8289727B2 (en) Package substrate
WO2018101381A1 (ja) 高周波モジュール
JP6126770B2 (ja) Ｅｍｉ保護を備えた電子モジュール
US10937753B1 (en) Semiconductor device
US11101206B2 (en) Semiconductor device and electronic device
TWI770287B (zh) 半導體裝置
TWI245380B (en) Semiconductor device
JP2009182087A (ja) 積層型半導体パッケージおよび電子装置
EP4002444B1 (en) Semiconductor device
KR20240067812A (ko) 반도체 장치
TW202420422A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1210874

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant