CN104704608B - 氮化物半导体结构物 - Google Patents

氮化物半导体结构物 Download PDF

Info

Publication number
CN104704608B
CN104704608B CN201380047498.0A CN201380047498A CN104704608B CN 104704608 B CN104704608 B CN 104704608B CN 201380047498 A CN201380047498 A CN 201380047498A CN 104704608 B CN104704608 B CN 104704608B
Authority
CN
China
Prior art keywords
semiconductor structure
nitride semiconductor
layer
nitride
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380047498.0A
Other languages
English (en)
Other versions
CN104704608A (zh
Inventor
梅田英和
石田昌宏
上田哲三
上田大助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN104704608A publication Critical patent/CN104704608A/zh
Application granted granted Critical
Publication of CN104704608B publication Critical patent/CN104704608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种氮化物半导体结构物，对使用氮化物半导体结构物而制造的设备的电流崩塌进行抑制。氮化物半导体结构物具备：硅基板；和形成在硅基板上且由多个氮化物半导体构成的层。硅基板从由多个氮化物半导体构成的层侧起依次具有表面区域以及内部区域。表面区域的电阻率为0.1Ωcm以上，内部区域的电阻率为1000Ωcm以上。

Description

氮化物半导体结构物
技术领域
本发明涉及一种能够适用于被用于例如民生设备的电源电路等的功率开关元件等设备的氮化物半导体结构物。
背景技术
以氮化镓(GaN)为代表的III族氮化物半导体，是例如氮化镓(GaN)以及氮化铝(AlN)的禁带宽度在室温下分别为3.4eV以及6.2eV的较大的宽禁带半导体。而且，III族氮化物半导体具有绝缘破坏电场较大且与砷化镓(GaAs)等化合物半导体、硅(Si)等相比电子饱和速度较大的特征。
因此，作为高频用电子设备或者高输出电子设备，使用了GaN系化合物半导体材料的场效应晶体管(Field Effect Transistor：FET)的研究开发正在活跃地进行。
由于GaN等氮化物半导体材料能够得到AlN或者氮化铟(InN)各种混晶，因此与现有的GaAs等砷系半导体材料同样地，能够形成异质接合。在基于氮化物半导体的异质接合、例如AlGaN/GaN异质结构中具有如下特征：即使在不掺杂杂质的状态下，也产生在其交界面由于自发极化以及压电极化而生成的高浓度并且高迁移率的载流子。因此，若使用氮化物半导体来制作晶体管，则能够进行高速动作。
另外，这里，AlGaN表示AlxGa1-xN(其中，x是0＜x＜1)，InGaN表示InyGa1-yN(y是0＜y＜1)，AlInN表示AlzIn1-zN(z是0＜z＜1)，InAlGaN表示InyAlxGa1-x-yN(x、y是0＜x＜1，0＜y＜1，0＜x+y＜1)。该表示以下也是同样的。
并且，在硅基板上形成多个氮化物半导体层的技术，例如被公开于专利文献1、2。
现有技术文献
专利文献
专利文献1：日本特开2008-251704号公报
专利文献2：日本特开2011-103380号公报
发明内容
在使用专利文献1、2中公开的氮化物半导体层来制造晶体管等设备的情况下，存在：载流子被存在于晶体管的表面、内部的陷阱捕获，使开关特性劣化的电流崩塌(collapse)问题。并且，本申请的发明人发现用于开关的电压越大，电流崩塌越恶化。
本发明要解决的课题在于，对使用氮化物半导体结构物而制造的设备的电流崩塌进行抑制。
为了解决上述课题，本发明涉及的氮化物半导体结构物的特征在于，具备：半导体基板、和形成在半导体基板上且由多个氮化物半导体构成的层，半导体基板从外延层侧起依次具有表面区域以及内部区域，表面区域的电阻率为0.1Ωcm以上，内部区域的电阻率为1000Ωcm以上。
根据本发明所涉及的氮化物半导体结构物，能够对使用氮化物半导体结构物而制造的设备的电流崩塌进行抑制。
附图说明
图1是第1实施方式所涉及的氮化物半导体结构物的截面图。
图2是表示硅的杂质浓度与硅的电阻率的关系的图表。
图3是表示硅的杂质浓度与最大耗尽层宽度的关系的图表。
图4是第1实施方式的第1变形例所涉及的氮化物半导体结构物的截面图。
图5是第1实施方式的第2变形例所涉及的氮化物半导体结构物的截面图。
图6是具有多个使用第1实施方式所涉及的氮化物半导体结构物而制造出的设备的半导体晶片(wafer)的俯视图。
图7是分割半导体晶片而得到的晶体管的截面图。
图8是表示晶体管的开关特性的评价结果的图表。
图9是表示存在于半导体基板与缓冲层的交界面附近的元素的分析结果的图表。
图10是分割半导体晶片而得到的二极管的截面图。
具体实施方式
(第1实施方式)
图1表示本发明的第1实施方式所涉及的氮化物半导体结构物的截面图。根据本实施方式所涉及的氮化物半导体结构物，能够对使用氮化物半导体结构物而制造的晶体管、二极管的电流崩塌进行抑制，能够制造开关特性较高的晶体管、二极管。
-对结构物的基本构成的说明-
如图1所示，本实施方式所涉及的氮化物半导体结构物，例如由电阻率为1000Ωcm以上的半导体基板101和外延层102构成，其中，该外延层102由形成在半导体基板101上的、例如厚度为4μm的多个氮化物半导体的多层膜构成。这里，半导体基板优选为硅基板。此外，也可以是SOI基板(Silicon on Insulator)或者锗基板。此外，也可以是在硅基板或锗基板上外延成长了硅锗(SiGe)或碳化硅(SiC)的基板。此外，外延层102的膜厚优选至少为1000nm以上。其原因是若外延层的膜厚较厚，则能够抑制电流崩塌。若通过CZ法(Czochralski法)或者MCZ法(Magnetic field applied Czochralski法)来制成硅基板，则能够制成氧浓度较高的硅基板。因此，能够提高硅基板的机械性强度，即使外延层102的膜厚超过1000nm也不会产生龟裂，能够提高制造成品率。
这里，半导体基板101从外延层102侧起依次具有表面区域101A和内部区域101B，优选表面区域的电阻率为0.1Ωcm以上，内部区域的电阻率为1000Ωcm以上。
此外，外延层102优选使用例如有机金属气相成长法(Metal Organic ChemicalVapor Deposition：MOCVD)来形成。此外，也可以使用分子束外延法(Molecular BeamEpitaxiy：MBE)、脉冲激光沉积法(Pulsed Laser Deposition：PLD)。并且，作为用于形成外延层102的初始成长层，例如，优选为含有III族元素的氮化物半导体层。另外，III族元素优选为硼、铝、镓或者铟等。并且，作为初始成长层，例如，优选通过使用含有III族元素的氮化物半导体层来使其外延成长，以形成由多层膜构成的外延层102。
-原理的说明-
首先，对需要降低从外延层102的初始成长层向表面区域101A扩散的杂质的浓度的必要性进行说明。
若使用例如AlN层来作为用于形成外延层102的初始成长层，则在例如作为硅基板的半导体基板101上形成AlN层。因此，作为III族元素的Al会向表面区域101A扩散。并且，由于III族元素作为硅的p型杂质而起作用，因此表面区域101A的电阻率从外延层102形成前的电阻率开始变化。
这里，若较多的III族元素扩散到表面区域101A，表面区域101A的电阻率过度降低，则半导体基板101的耗尽层仅向表面区域101A极薄的区域伸展。因此，半导体基板几乎不对耐压起作用。
若使用本实施方式所涉及的氮化物半导体结构物来制造晶体管、二极管等设备，则施加到设备的电压为外延层102的施加电压与半导体基板101的施加电压的合计。因此，在将耗尽层形成到半导体基板101的内部的情况下，由于附加到半导体基板101的电压变大，因此施加到外延层102的电压降低。因此，能够降低外延层102内部的电场强度。
另一方面，在仅在半导体基板101的表面区域形成耗尽层的情况下，与耗尽层形成到半导体基板101的内部的情况相比，外延层102内部的电场强度变得难以降低。因此，为了降低外延层102内部的电场强度，需要减少表面区域101A的III族元素的扩散量(降低表面区域101A的III族元素的浓度)或者减小表面区域101A的厚度，也就是缩短III族元素的扩散距离。另外，后面叙述优选缩短III族元素的扩散距离的理由。
接下来，对扩散到表面区域101A的杂质的浓度与表面区域101A的电阻率的关系进行说明。
图2表示硅的杂质浓度与硅的电阻率的关系，图3表示硅的杂质浓度与理论上最大耗尽层宽度的关系。由图2可知，在p型硅的电阻率为例如3～4Ωcm时，p型硅的杂质浓度为4×1015cm-3。此外，根据图3可知，p型硅的杂质浓度为4×1015cm-3时的最大耗尽层宽度为大约5μm。由于硅的绝缘破坏电场强度的理论值为0.3MV/cm左右，因此在p型硅的电阻率为3～4Ωcm时，理论上能够通过半导体基板来确保大约150V的电压，其结果，能够减少附加到外延层内部的电压大约150V。
另外，图2所示的n型硅是包含磷(Phosphrus)作为n型杂质的硅。另一方面，图2所示的p型硅是包含硼(Boron)作为p型杂质的硅。图2所示的电阻率是在测定温度为300K时硅的电阻率。图2是摘自S.M.SZE著作的书籍《Physics of semiconductor devices》的图。图2所示的硅的杂质浓度与硅的电阻率的关系也能够适用于将砷、锑作为n型杂质，也能够适用于将铝、镓、铟作为p型杂质。
电场强度近似地将电压除以膜厚而求出。因此，在外延层的膜厚为4μm的情况下，能够将外延层102内部的电场强度降低150V/4μm＝37.5V/μm＝0.375MV/cm。此外，由于通过将III族元素的扩散距离抑制为5μm以下，能够使耗尽层也延伸到内部区域101B，使耗尽层宽度为5μm以上，因此能够进一步降低外延层102内部的电场强度。以下，更稍微详细地进行说明。例如，在半导体基板的表面区域的杂质浓度为4×1015cm-3时，最大耗尽层宽度为5μm，能够将此时杂质的扩散距离抑制为2μm左右。这样，从杂质的最大扩散位置到最大耗尽层位置的距离为3μm左右。这里，若硅的电阻率为1000Ωcm，则n型以及p型的杂质浓度均为1×1013cm-3左右，由于内部区域的杂质浓度是表面区域的杂质浓度的400分之一，因此内部区域的耗尽层宽度为表面区域的耗尽层宽度的20倍左右。因此，在内部区域形成大约60μm(3μm×20)的耗尽层，与表面区域的耗尽层(基于杂质的扩散的耗尽层)2μm合在一起，62μm的耗尽层形成于半导体基板。由于通过形成宽度较宽的耗尽层，能够实现基于半导体基板的电压确保，因此需要将杂质的扩散距离抑制在比根据杂质浓度而求出的最大耗尽层宽度短的距离。换句话说，优选缩短杂质的扩散距离。
-对表面区域的电阻率的说明-
根据以上的说明，对优选怎样设定表面区域的电阻率进行说明。
由图3可知，由于杂质浓度、即III族元素的扩散量越降低，耗尽层宽度越宽，因此能够有效地降低外延层102内部的电场强度。具体来讲，优选将表面区域101A的电阻率设为0.1Ωcm以上，优选将内部区域101B的电阻率设为1000Ωcm以上。下面，对将表面区域101A的电阻率设为0.1Ωcm以上的理由进行详细说明。图9表示存在于半导体基板与缓冲层的交界面附近的元素的分析结果。另外，由于在后面<晶体管结构的说明>这一节中记述图9的实验条件等，因此详细参照该处。由图9的实验结果可知，杂质的扩散距离为大约100nm。因此，如上所述，由于优选使根据杂质浓度而求出的最大耗尽层宽度比杂质的扩散距离长，因此优选将最大耗尽层宽度设为100nm以上。由图3可知，为了使最大耗尽层宽度为100nm以上，必须将表面区域的杂质浓度设为2×1017cm-3以下。由图2可知，表面区域的杂质浓度为2×1017cm-3时的表面区域的电阻率为0.1Ωcm。因此，优选表面区域101A的电阻率为0.1Ωcm以上。反过来说，不优选表面区域101A的电阻率小于0.1Ωcm。另外，在上述中，对在使用硅作为半导体基板时，使表面区域101A的电阻率的下限值为0.1Ωcm的理由进行了说明。另一方面，例如，在另外使用锗作为半导体基板时，优选将表面区域101A的电阻率的下限值设定为0.1Ωcm。
由于在半导体基板101内，III族元素作为p型杂质而起作用，因此表面区域101A的电阻率与内部区域101B的电阻率的大小关系在半导体基板101的导电型为p型的情况、n型的情况或者未掺杂的情况下是不同的。下面说明其理由。
在半导体基板101的导电型为p型的情况下，由于III族元素扩散的表面区域101A的空穴浓度变得比内部区域101B的空穴浓度高，因此表面区域101A的电阻率变得比内部区域101B的电阻率低。
在半导体基板101的导电型为n型的情况下，由于III族元素起到使半导体基板101内的电子减少的作用，因此表面区域101A的电阻率暂时比内部区域101B的电阻率高。接着，由于若III族元素向表面区域101A的扩散量增加，则表面区域101B向p型变化，空穴浓度增大，因此表面区域101A的电阻率变得比内部区域101B的电阻率低。
在半导体基板101未掺杂的情况下，由于III族元素的扩散，表面区域101A的电阻率变得比内部区域101B的电阻率低。
-其它特征的说明-
如上所述，需要降低从外延层102的初始成长层向表面区域101A扩散的杂质的浓度。因此，优选表面区域101A含有III族元素，并且将III族元素浓度设为1×1018cm-3以下。此外，优选内部区域101B含有III族元素，并且将III族元素浓度设为1×1015cm-3以下。
此外，优选表面区域101A的厚度为10μm以下，表面区域101A的厚度越薄越好。由于表面区域101A中含有III族元素，因此表面区域101A的厚度越薄，越容易在表面区域101A以及内部区域101B形成耗尽层，因而降低外延层102内部的电场强度的效果增大。另一方面，若表面区域101A的厚度变得大于10μm，则变得难以获得降低外延层102内部的电场强度的效果。
此外，优选半导体基板101内部含有的氧浓度处于1×1017cm-3至5×1018cm-3的范围。由此，由于能够提高半导体基板101的机械性强度，因此能够增厚外延层102的膜厚，能够降低外延层102内部的电场强度。
如上所述，通过使用本实施方式所涉及的氮化物半导体结构物而制造出的晶体管、二极管等设备，能够抑制电流崩塌，提高开关特性。
(第1实施方式的第1变形例)
本变形例所涉及的氮化物半导体结构物与第1实施方式相比，半导体基板101内部的氧浓度的分布不同。具体来讲，本变形例所涉及的氮化物半导体结构物构成为图1的半导体基板101的表面区域101A的氧浓度比内部区域101B的氧浓度低(未图示)。通过这样的结构，表面区域101A的机械性强度变得比内部区域101B的机械性强度低。由此，能够通过表面区域101A来吸收由于形成外延层102时的晶格失配而导致的歪曲。优选内部区域101B的氧浓度为1×1017cm-3至5×1018cm-3的范围，表面区域101A的氧浓度比内部区域101B的氧浓度低即可。
(第1实施方式的第2变形例)
图4表示本发明的第1实施方式的第2变形例所涉及的氮化物半导体结构物的截面图。
本变形例所涉及的氮化物半导体结构物与第1实施方式相比，半导体基板101内部的氧浓度的分布以及外延层102的膜厚的分布不同。具体来讲，优选半导体基板101的中心部的氧浓度比半导体基板101的端部的氧浓度高。更具体来讲，如图4所示，在半导体基板101内设置高氧浓度区域101C和低氧浓度区域101D。另外，优选形成为：在俯视时，低氧浓度区域101D包围高氧浓度区域101C。此外，优选形成中心部的膜厚较厚、端部的膜厚较薄的(或者具有凸状的膜厚分布的)外延层102。更具体来讲，在图4中进行了示例。
通过上述结构，半导体基板101的中心部的机械性强度变得比半导体基板101的端部的机械性强度高。因此，如图4所示，即使在形成中心部的膜厚较厚、端部的膜厚较薄的(或者具有凸状的膜厚分布的)外延层102时，也具有能够抑制弯曲、龟裂的效果。因此，在中心部的膜厚较厚、端部的膜厚较薄的外延层102，特别优选上述的氧分布。
通过以上结构，若通过使用本变形例所涉及的氮化物半导体结构物而制造出的晶体管、二极管等设备，则不仅能够提高开关特性，还能够提高制造合格率。
(第1实施方式的第3变形例)
图5表示本发明的第1实施方式的第3变形例所涉及的氮化物半导体结构物的截面图。
本变形例所涉及的氮化物半导体结构物与第1实施方式相比，半导体基板101内部的氧浓度的分布以及外延层102的膜厚的分布不同。具体来讲，半导体基板101的端部的氧浓度比与半导体基板101的端部相邻的部分的氧浓度低。更具体来讲，如图5所示，在半导体基板101的端部设置低氧浓度区域101D，在与低氧浓度区域101D相邻的部分设置高氧浓度区域101C。此外，优选形成：端部的膜厚较薄、与端部相邻的部分的膜厚较厚的外延层102。更具体来讲，如图5所示例的那样，优选按照低氧浓度区域101D上的外延层的膜厚较薄、高氧浓度区域101C上的外延层的膜厚较厚的方式形成外延层102。
存在通过热处理等，在半导体基板101内部形成氧浓度较高的区域和氧浓度较低的区域的情况。因此，优选通过根据氧浓度分布来使结晶成长的条件变化，从而控制外延层102的膜厚分布。具体来讲，使高氧浓度区域101C正上方的外延层102的膜厚较厚，使低氧浓度区域101D正上方的外延层102的膜厚较薄。例如在使用MOCVD的情况下，膜厚分布的控制能够通过控制气体的流速、平衡来实现。半导体基板101的高氧浓度区域101C的机械性强度变得比低氧浓度区域101D高。因此，具有：在形成具有图5这样的膜厚分布的外延层102时，能够抑制弯曲、龟裂的效果。
通过以上的结构，若通过使用本变形例所涉及的氮化物半导体结构物而制造出的晶体管、二极管等设备，则不仅能够提高开关特性，还能够提高制造合格率。
<晶体管结构的说明>
接下来，使用图6以及图7来对使用第1实施方式所涉及的氮化物半导体结构物而制造出的晶体管进行说明。
图6表示具有多个使用第1实施方式所涉及的氮化物半导体结构物而制造出的晶体管等设备202的半导体晶片201的俯视图。图7表示分割半导体晶片201而得到的晶体管的截面图。
如图7所示，外延层102由缓冲层103、形成在缓冲层103上的沟道层104、以及形成在沟道层104上且禁带宽度比沟道层104大的阻隔层105构成。这里，优选缓冲层103由例如膜厚为300nm的AlN层和超晶格层构成，其中，该超晶格层是由AlN与GaN的周期性的多层膜构成的总膜厚为2μm的超晶格层。此外，沟道层104优选由例如膜厚为2μm的未掺杂GaN层构成。此外，阻隔层105优选由例如Al组成为20％、膜厚为20nm的未掺杂AlGaN层构成。此时，外延层102的膜厚为4320nm。外延层102的膜厚越厚越好。其原因是若外延层102的膜厚变厚，则外延层102的电场强度降低。
另外，优选缓冲层103含有碳，特别地，优选缓冲层103中含有的碳浓度为1×1018cm-3以上且1×1020cm-3以下，进一步优选为1×1019cm-3以上。通过缓冲层103含有碳，具有能够减少缓冲层103的残留载流子的效果。但是，由于若碳浓度变得大于1×1020cm-3，则外延层102的结晶性劣化，因此优选碳浓度为1×1020cm-3以下。
此外，优选沟道层104含有碳，特别是，优选沟道层104含有碳且碳浓度为1×1018cm-3以下。若沟道层104的碳浓度为1×1018cm-3以下，则能够减小沟道层104的载流子陷阱密度，能够得到良好的开关特性。沟道层104的碳浓度越低，越提高开关特性。
此外，在阻隔层105上形成例如由Ti/Al构成的源电极107和漏电极108。在源电极107与漏电极108之间选择性地形成例如由膜厚100nm的p型GaN层构成的p型半导体层(含有p型杂质的半导体层)106，在p型半导体层106上形成例如由Ni/Au构成的栅电极109。由于通过设为这样的结构，在沟道层104与阻隔层105的交界面形成高浓度的二维电子气，因此能够实现大电流化和低导通电阻化。
此外，由于p型半导体层106被设置在栅电极109下，因此沟道层104与阻隔层105的交界面的能级上升，实现了即使栅极电压为0V也不流过漏电流的所谓的常闭(normally-off)动作。
此外，优选源电极107与半导体基板101电连接。由此，半导体基板101的电位稳定。此外，也可以取代将源电极107与半导体基板101连接，而将漏电极108与半导体基板101连接。通过抑制III族元素向半导体基板101的扩散，半导体基板101的耗尽层宽度变宽，能够在耗尽层保持较大电压。因此，能够降低外延层102的电压分配，能够降低外延层102内部的电场强度。此外，由于通过使半导体基板101的氧浓度为1×1017cm-3至5×1018cm-3的范围，能够增大外延层102的膜厚，因此能够降低外延层102内部的电场强度。由此，能够抑制电流崩塌，得到良好的开关特性。
此外，也可以不经由p型半导体层106，形成与阻隔层105肖特基(Schottky)接合的栅电极。此外，也可以使用栅极绝缘膜来代替p型半导体层106。
<关于晶体管的特性>
接下来，对晶体管的开关特性进行说明。图8是表示晶体管的开关特性的评价结果的图。图8的结果是在连续施加截止时间为10毫秒、导通时间为1毫秒的栅极电压脉冲的条件下，使漏电压(开关电压)变化的同时进行开关评价的结果。
这里，在图8中，作为本实施例，表示了使用上述的第1实施方式所涉及的氮化物半导体结构物而制造出的晶体管的开关评价结果。另一方面，作为比较例，表示了高浓度的III族元素扩散到半导体基板101的晶体管的开关评价结果。
到漏电压(开关电压)成为550V为止，本实施例的晶体管的导通状态时的电阻(导通电阻)不增加，表示了良好的开关特性。与此相对地，由于在漏电压(开关电压)成为475V时，比较例的晶体管的导通电阻上升，因此可知，与本实施例的晶体管相比，开关特性劣化。因此可知，使用本发明所涉及的氮化物半导体结构物而制造出的晶体管在开关特性的提高方面更有优势。
这里，对本实施例中的、存在于作为硅基板的半导体基板101与缓冲层103(缓冲层103包含AlN层)的交界面附近的元素的分布进行确认。通过使用二次离子质量分析法(Secondary Ion Mass Spectrometry：SIMS)，如图9所示，进行了存在于半导体基板101与缓冲层103的交界面附近的元素的分析。
如图9所示可知，作为III族元素的Al，从半导体基板表面向半导体基板内扩散了大约100nm左右的深度(换句话说，可以说Al的扩散距离为大约100nm左右)。这样，由于能够抑制作为III族元素的Al的扩散，因此认为能够将耗尽层向半导体基板内部延伸。其结果，认为：足够大小的电压被分配到半导体基板，外延层内部的电场强度降低，电流崩塌被抑制。
另外，图9仅仅是元素的深度方向分布的评价的一个例子，也可以通过其他的分析方法来进行评价。
<二极管结构的说明>
接下来，使用图6以及图10来对使用第1实施方式所涉及的氮化物半导体结构物而制造出的二极管进行说明。
图6表示具有多个使用第1实施方式所涉及的氮化物半导体结构物而制造出的二极管等设备202的半导体晶片201的俯视图。图10表示分割半导体晶片201而得到的二极管的截面图。
这里，由于图10所示的外延层102的层结构以及材料等与上述的晶体管中的外延层102的层结构以及材料等相同，因此省略说明。
这里，如图10所示，在构成外延层102的阻隔层105上，形成例如由Ni/Au构成的阳极电极110和由Ti/Al构成的阴极电极111。由于通过设为这样的结构，在沟道层104与阻隔层105的交界面形成高浓度的二维电子气，因此能够实现大电流化和低导通电阻化。
此外，优选阳极电极110与半导体基板101电连接。此外，也可以取代将阳极电极110与半导体基板101连接，而将阴极电极111与半导体基板101连接。基于阳极电极110与半导体基板101电连接的、半导体基板101的电位稳定的效果，与晶体管时是同样的。此外，基于将阴极电极111与半导体基板101电连接的、抑制III族元素向半导体基板101的扩散的效果，也与晶体管时是同样的。
另外，二极管也可以是PN接合型或PIN型。
也可以在本发明的第1实施方式及其第1～第3变形例中，在无矛盾的范围内适当地选择组合来构成氮化物半导体结构物。此外，也可以使用这些氮化物半导体结构物来制造晶体管等设备。
此外，对于说明书中公开的材料以及数值，记载着优选的材料以及数值，并不是局限于这些材料以及数值。
产业上的可利用性
本发明能够抑制设备的电流崩塌，对被用于民生机器的电源电路等的晶体管、二极管等设备是有用的。
符号说明：
101 半导体基板
101A 表面区域
101B 内部区域
101C 高氧浓度区域
101D 低氧浓度区域
102 外延层
103 缓冲层
104 沟道层
105 阻隔层
106 p型半导体层
107 源电极
108 漏电极
109 栅电极
110 阳极电极
111 阴极电极
201 半导体晶片
202 设备

Claims (19)

1.一种氮化物半导体结构物，具备：
半导体基板；和
形成在所述半导体基板上且由多个氮化物半导体构成的层，
所述半导体基板从所述由多个氮化物半导体构成的层侧起依次具有表面区域以及内部区域，
所述表面区域的电阻率为0.1Ωcm以上，所述内部区域的电阻率为1000Ωcm以上，
所述半导体基板的中心部的氧浓度比所述半导体基板的端部的氧浓度高。
2.根据权利要求1所述的氮化物半导体结构物，其特征在于，
所述表面区域的导电性杂质的浓度为1×1018cm-3以下，
所述内部区域的导电性杂质的浓度为1×1015cm-3以下。
3.根据权利要求2所述的氮化物半导体结构物，其特征在于，
所述表面区域中包含的导电性杂质为III族元素。
4.根据权利要求3所述的氮化物半导体结构物，其特征在于，
所述III族元素是硼、铝、镓或者铟。
5.根据权利要求1所述的氮化物半导体结构物，其特征在于，
所述表面区域的厚度为10μm以下。
6.根据权利要求1所述的氮化物半导体结构物，其特征在于，
所述半导体基板的氧浓度为1×1017cm-3至5×1018cm-3的范围。
7.根据权利要求1所述的氮化物半导体结构物，其特征在于，
所述半导体基板具有氧浓度分布，氧浓度较高的区域上的所述由多个氮化物半导体构成的层的膜厚比氧浓度较低的区域上的所述由多个氮化物半导体构成的层的膜厚厚。
8.根据权利要求1所述的氮化物半导体结构物，其特征在于，
所述表面区域的氧浓度比所述内部区域的氧浓度低。
9.根据权利要求1所述的氮化物半导体结构物，其特征在于，
所述由多个氮化物半导体构成的层的膜厚为1000nm以上。
10.根据权利要求1所述的氮化物半导体结构物，其特征在于，
在所述由多个氮化物半导体构成的层上，形成源电极、漏电极以及栅电极。
11.根据权利要求10所述的氮化物半导体结构物，其特征在于，
在所述栅电极与所述由多个氮化物半导体构成的层之间，形成包含p型杂质的半导体层。
12.根据权利要求11所述的氮化物半导体结构物，其特征在于，
所述半导体基板与所述源电极或者所述漏电极电连接。
13.根据权利要求1所述的氮化物半导体结构物，其特征在于，
在所述由多个氮化物半导体构成的层上，形成阳极电极以及阴极电极。
14.根据权利要求13所述的氮化物半导体结构物，其特征在于，
所述半导体基板与所述阳极电极或者所述阴极电极电连接。
15.根据权利要求1所述的氮化物半导体结构物，其特征在于，
所述由多个氮化物半导体构成的层包含：
缓冲层；
形成在所述缓冲层上的沟道层；和
形成在所述沟道层上且禁带宽度比所述沟道层大的阻隔层。
16.根据权利要求15所述的氮化物半导体结构物，其特征在于，
所述缓冲层中含有碳。
17.根据权利要求16所述的氮化物半导体结构物，其特征在于，
所述缓冲层中含有的碳浓度为1×1018cm-3以上且1×1020cm-3以下。
18.根据权利要求15所述的氮化物半导体结构物，其特征在于，
所述沟道层中含有碳。
19.根据权利要求18所述的氮化物半导体结构物，其特征在于，
所述沟道层中含有的碳浓度为1×1018cm-3以下。
CN201380047498.0A 2012-09-13 2013-08-01 氮化物半导体结构物 Active CN104704608B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012201433 2012-09-13
JP2012-201433 2012-09-13
PCT/JP2013/004652 WO2014041736A1 (ja) 2012-09-13 2013-08-01 窒化物半導体構造物

Publications (2)

Publication Number Publication Date
CN104704608A CN104704608A (zh) 2015-06-10
CN104704608B true CN104704608B (zh) 2017-03-22

Family

ID=50277883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380047498.0A Active CN104704608B (zh) 2012-09-13 2013-08-01 氮化物半导体结构物

Country Status (4)

Country Link
US (1) US9401403B2 (zh)
JP (2) JPWO2014041736A1 (zh)
CN (1) CN104704608B (zh)
WO (1) WO2014041736A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6386454B2 (ja) * 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP6220573B2 (ja) * 2013-06-18 2017-10-25 シャープ株式会社 窒化物半導体装置、エピタキシャルウェハの製造方法および電界効果トランジスタ
JP6266490B2 (ja) * 2014-11-04 2018-01-24 エア・ウォーター株式会社 半導体装置およびその製造方法
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6610056B2 (ja) 2015-07-28 2019-11-27 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
JP6692334B2 (ja) * 2017-09-20 2020-05-13 株式会社東芝 半導体基板及び半導体装置
EP3731260A4 (en) * 2017-12-19 2021-12-22 Sumco Corporation GROUP III SEMICONDUCTOR NITRIDE SUBSTRATE PRODUCTION PROCESS
JP7196913B2 (ja) 2018-05-17 2022-12-27 株式会社Sumco 石英ルツボの透過率測定方法及び装置
JP7364997B2 (ja) * 2019-03-13 2023-10-19 テキサス インスツルメンツ インコーポレイテッド 窒化物半導体基板
JP7400663B2 (ja) * 2020-08-17 2023-12-19 信越半導体株式会社 シリコン単結晶基板中の水素濃度の評価方法
EP4202088A1 (en) * 2020-08-18 2023-06-28 Shin-Etsu Handotai Co., Ltd. Method for manufacturing nitride semiconductor wafer, and nitride semiconductor wafer
JP2022036462A (ja) * 2020-08-24 2022-03-08 エア・ウォーター株式会社 化合物半導体基板および化合物半導体デバイス
JP2023166655A (ja) * 2022-05-10 2023-11-22 信越半導体株式会社 エピタキシャルウェーハ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595659A (zh) * 2003-09-05 2005-03-16 古河电气工业株式会社 半导体电子器件
CN102318049A (zh) * 2008-12-15 2012-01-11 同和电子科技有限公司 电子器件用外延基板及其生产方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725460B2 (ja) * 1991-01-22 1998-03-11 日本電気株式会社 エピタキシャルウェハーの製造方法
JP3113156B2 (ja) * 1994-08-31 2000-11-27 信越半導体株式会社 半導体基板の製造方法
US6188090B1 (en) * 1995-08-31 2001-02-13 Fujitsu Limited Semiconductor device having a heteroepitaxial substrate
JP3601340B2 (ja) * 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
DE10004623A1 (de) * 1999-03-04 2000-09-14 Wacker Siltronic Halbleitermat Halbleiterscheibe mit dünner epitaktischer Schicht und Verfahren zur Herstellung der Halbleiterscheibe
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP2003048799A (ja) * 2001-08-01 2003-02-21 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
TWI244117B (en) * 2003-03-26 2005-11-21 Komatsu Denshi Kinzoku Kk Semiconductor epitaxy wafer
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
CN101228301A (zh) * 2005-05-19 2008-07-23 Memc电子材料有限公司 高电阻率硅结构和用于制备该结构的方法
JP4821178B2 (ja) * 2005-06-15 2011-11-24 住友電気工業株式会社 電界効果トランジスタ
JP5158833B2 (ja) * 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
WO2007116517A1 (ja) * 2006-04-10 2007-10-18 Fujitsu Limited 化合物半導体構造とその製造方法
JP2008034411A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 窒化物半導体素子
JP5170859B2 (ja) * 2007-03-29 2013-03-27 古河電気工業株式会社 基板及びその製造方法
JP2009081374A (ja) * 2007-09-27 2009-04-16 Rohm Co Ltd 半導体発光素子
US7863710B2 (en) * 2008-02-15 2011-01-04 Intel Corporation Dislocation removal from a group III-V film grown on a semiconductor substrate
US7929269B2 (en) 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5622499B2 (ja) * 2008-12-15 2014-11-12 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
DE102008063124B4 (de) * 2008-12-24 2013-05-16 Sicrystal Ag Herstellungsverfahren für einen gleichmäßig dotierten SiC-Volumeneinkristall und gleichmäßig dotiertes SiC-Substrat
JP2010153748A (ja) * 2008-12-26 2010-07-08 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
US8946863B2 (en) * 2009-08-04 2015-02-03 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
JP2011054734A (ja) * 2009-09-01 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
JP5636183B2 (ja) 2009-11-11 2014-12-03 コバレントマテリアル株式会社 化合物半導体基板
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP2011245504A (ja) * 2010-05-25 2011-12-08 Nippon Steel Engineering Co Ltd 圧延機の胴幅可変ロールおよびロール胴幅可変方法
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP2012099706A (ja) * 2010-11-04 2012-05-24 Panasonic Corp 窒化物半導体装置
JP2015502655A (ja) * 2011-11-04 2015-01-22 ザ シラナ グループ プロプライエタリー リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｔｄ シリコン・オン・インシュレータ物質およびそれを製造する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595659A (zh) * 2003-09-05 2005-03-16 古河电气工业株式会社 半导体电子器件
CN102318049A (zh) * 2008-12-15 2012-01-11 同和电子科技有限公司 电子器件用外延基板及其生产方法

Also Published As

Publication number Publication date
CN104704608A (zh) 2015-06-10
US20150171173A1 (en) 2015-06-18
JP2018011060A (ja) 2018-01-18
WO2014041736A1 (ja) 2014-03-20
JP6371986B2 (ja) 2018-08-15
JPWO2014041736A1 (ja) 2016-08-12
US9401403B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
CN104704608B (zh) 氮化物半导体结构物
CN102623493B (zh) 半导体元件
CN104821340B (zh) 半导体器件
JP5793120B2 (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
JP5140347B2 (ja) バイポーラトランジスタ及びその製造方法
KR101772290B1 (ko) 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US20090189191A1 (en) Semiconductor device
JP5841417B2 (ja) 窒化物半導体ダイオード
JP2013038409A (ja) 集積されたダイオードを備える複合半導体装置
CN101022128A (zh) 氮化物半导体装置及其制作方法
JP5779284B2 (ja) スイッチング素子
CN110875387A (zh) 半导体器件和用于形成半导体器件的方法
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP2012094688A (ja) 半導体装置およびその製造方法
CN104347696A (zh) 半导体装置以及其制造方法
JP2016501443A (ja) 一部が凹んだアノードを有するＧａＮ系ショットキーダイオード
CN111524972B (zh) 晶体管及其制备方法
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP6314316B2 (ja) 窒化物半導体デバイス
JP2006228891A (ja) 窒化物半導体装置
US20200044068A1 (en) Semiconductor device
CN106206707B (zh) 半导体装置
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP6096523B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant