CN104679701A - 数据传输装置及方法 - Google Patents
数据传输装置及方法 Download PDFInfo
- Publication number
- CN104679701A CN104679701A CN201310628363.5A CN201310628363A CN104679701A CN 104679701 A CN104679701 A CN 104679701A CN 201310628363 A CN201310628363 A CN 201310628363A CN 104679701 A CN104679701 A CN 104679701A
- Authority
- CN
- China
- Prior art keywords
- data
- data transmission
- signal
- pin
- receive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
一种数据传输装置及方法,数据传输装置适于一伺服器。此数据传输装置包括模式检测单元、数据传输单元与控制单元。模式检测单元用以通过内部整合电路耦接至电路板,以接收致能信号,并依据致能信号,产生模式信号。数据传输单元具有至少二接脚,此至少二接脚通过内部整合电路耦接至电路板。控制单元耦接模式检测单元与数据传输单元,用以接收并依据模式信号,而选择分时多功模式,并将至少二接脚其中之一设定为数据传送/接收接脚,且将多笔第一数据进行整合,以通过数据传送/接收接脚传送第一数据,以及接收多笔第二数据。
Description
技术领域
本发明涉及一种数据传输技术,特别涉及一种适于伺服器的数据传输装置及方法。
背景技术
一般来说,刀锋伺服器是有许多子***所组成。在这些子***的电路板中,会各自配置有复杂可程序逻辑元件(Complex Programmable Logic Device),并且这些复杂可程序逻辑元件之间会有数据互传的需求。因此,这些复杂可程序逻辑元件之间通常会有一主装置(Master)与从装置(Slave)的架构,且以串列数据总线(Shifty Bus)进行数据的传输。
并且,主装置与从装置之间的数据传输的方式例如为:从装置会通过一数据输出(Data Out)接脚输出数据至主装置,且通过一数据接收(Data in)接脚来自主装置的数据。然而,前述的数据输出接脚仅能用来输出数据,而数据输入接脚仅能用来接收数据,如此在进行双向数据传输时占用了两个实体的数据传输接脚,而造成资源浪费。因此,刀锋伺服器的数据传输仍有改善的空间。
发明内容
本发明的目的在于提供一种数据传输装置及方法,藉以使得数据传输装置可空出多余的接脚,以作为其他数据传输的用途,进而提升数据传输装置的使用效率并节省成本。
本发明提供一种数据传输装置,适于一伺服器。此数据传输装置包括模式检测单元、数据传输单元与控制单元。模式检测单元用以通过内部整合电路耦接一电路板,以接收电路板所产生的致能信号,并依据致能信号,产生模式信号。数据传输单元具有至少二接脚,此至少二接脚用以通过内部整合电路耦接至电路板。控制单元耦接模式检测单元与数据传输单元,用以接收并依据模式信号,而选择分时多功模式,并将至少二接脚其中之一设定为数据传送/接收接脚,且将多笔第一数据进行整合,以通过数据传送/接收接脚传送第一数据,以及接收多笔第二数据。
在一实施例中,前述控制单元更依据检测信号,而选择同步多功模式,并将至少二接脚其中之一设定为数据传送接脚,将至少二接脚其中另一设定为数据接收接脚,并通过数据传送接脚传送第一数据,以及通过数据接收接脚接收第二数据。
在一实施例中,前述数据传输装置更包括信号检测单元与信号设定单元。信号检测单元用以接收时脉信号,并依据时脉信号,以产生检测信号。信号设定单元耦接检测单元与控制单元,用以接收检测信号与***时脉信号,并依据检测信号,以产生对应时脉信号的同步信号或一***时脉信号,且同步信号或***时脉信号会传送至控制单元,使控制单元依据同步信号或***时脉信号,传送第一数据与接收第二数据。
在一实施例中,前述数据传输装置为一复杂可程序逻辑元件。
本发明提供一种数据传输方法,适于伺服器,此伺服器包括一数据传输装置,且此数据传输装置具有至少二接脚,此至少二接脚通过一内部整合电路耦接至一电路板。数据传输方法包括下列步骤。接收致能信号,其中致能信号由电路板产生。依据致能信号,产生模式信号。接收并依据检测信号,选择分时多功模式,并将至少二接脚其中之一设定为数据传送/接收接脚,且将多笔第一数据进行整合,以通过数据传送/接收接脚传送第一数据,以及接收多笔第二数据。
在一实施例中,前述数据传输方法更包括下列步骤。依据模式信号,选择同步多功模式,并将至少二接脚其中之一设定为数据传送接脚,将至少二接脚其中另一设定为数据接收接脚,并通过数据传送接脚传送第一数据,以及通过数据接收接脚接收第二数据。
在一实施例中,前述数据传输方法更包括下列步骤。接收时脉信号。依据时脉信号,以产生检测信号。接收检测信号与***时脉信号。依据检测信号,产生对应时脉信号的同步信号或输出***时脉信号。依据同步信号或***时脉信号,传送第一数据与接收第二数据。
本发明所揭露的数据传输装置及方法,藉由模式检测单元依据致能信号,而对应产生模式信号,再藉由控制单元依据模式信号,而选择分时多功模式,并将至少二接脚其中之一设定为数据传送/接收接脚,且将多笔第一数据进行整合,以通过数据传送/接收接脚传送第一数据,以及接收多笔第二数据。如此一来,使得数据传输装置可空出多余的接脚,以作为其他数据传输的用途,进而提升数据传输装置的使用效率并节省成本。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为本发明的伺服器的部分示意图;
图2为本发明的数据传输方法的流程图;
图3为本发明的另一数据传输方法的流程图。
其中,附图标记
100 伺服器
110、160 电路板
120 数据传输装置
130 模式检测单元
140 数据传输单元.
141、142 接脚
150 控制单元
170 信号检测单元
180 信号设定单元
EN 致能信号
SM 模式信号
CLK 时脉信号
DS 检测信号
SCLK ***时脉信号
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
请参考图1所示,其为本发明的伺服器的示意图。本实施例的伺服器100例如为刀锋伺服器,且例如用于内部整合电路(Inter-Integrated Circuit,I2C)通道。伺服器100包括电路板110及160,且电路板110及160通过内部整合电路耦接。其中,电路板110与160之间例如具有主从关系,电路板160例如为主(Master)装置,电路板110例如为从(Salve)装置,并且电路板110与160之间可进行数据的传输。另外,本实施例的伺服器100仅绘示出2个电路板110及160,但本发明不限于此,电路板的数量亦可为3个或3个以上。
前述电路板110例如包括本发明的数据传输装置120。数据传输装置120包括模式检测单元130、数据传输单元140与控制单元150。模式检测单元130例如通过内部整合电路耦接至电路板160,用以接收电路板160所产生的致能信号EN,并依据致能信号EN,产生模式信号SM。举例来说,当致能信号EN例如为高逻辑准位时,则模式信号SM也例如为高逻辑准位;当致能信号EN例如为低逻辑准位时,则模式信号也例如为低逻辑准位。在本实施例中,模式检测单元130所接收的致能信号EN例如为电路板160上的一控制元件所产生。
数据传输单元140具有二接脚141、142,且此二接脚141、142亦通过内部整合电路耦接至电路板160。为了方便说明,数据传输单元140仅以二个接脚141、142为例,但本实施例不限于此,数据传输单元140所具有的接脚亦可为3个或3个以上。
控制单元150耦接模式检测单元130与数据传输单元140。在依实施例中,控制单元150会接收并依据模式信号SM,而选择一分时多功模式,并将二接脚141、142其中之一设定为数据传送/接收接脚,且将多笔第一数据进行整合,以通过数据传送/接收接脚传送第一数据,以及接收多笔第二数据。
在另一实施例中,控制单元150更接收并依据模式信号SM,而选择同步多功模式,并将二接脚141、142其中之一设定为数据传送接脚,将二接脚141、142其中另一设定为数据接收接脚,并通过数据传送接脚传送第一数据,以及通过数据接收接脚接收第二数据。
举例来说,假设模式信号SM为高逻辑准位,则控制单元150会依据此高逻辑准位的模式信号SM,而例如将接脚141设定为数据传送/接收接脚。接着,控制单元150会将需要输出的第一数据进行整合,以便通过数据传送/接收接脚(即接脚141)传送第一数据至电路板160,并且通过数据传送/接收接脚(即接脚141)接收由电路板160所输出的多个第二数据。如此一来,本实施例的数据传输装置120空出一接脚,即接脚142,因此接脚142便可作为其他数据传输的用途,进而提升数据传输装置120的使用效率并节省成本。
另外,假设信号模式SM为低逻辑准位,则控制单元150会依据此低逻辑准位的模式信号SM,而例如将接脚141(即二接脚141、142其中之一)设定为数据传送接脚,以及例如接脚142(即二接脚141、142其中另一)设定为数据接收接脚。接着,控制单元150便会通过数据传送接脚(即接脚141)传送第一数据至电路板160,并且通过数据接收接脚(即接脚142)接收由电路板160所输出的多个第二数据。
进一步来说,本实施例的数据传输装置120更包括信号检测单元170与信号设定单元180。信号检测单元170用以接收时脉信号CLK,并依据时脉信号CLK,以产生检测信号DS。信号设定单元180耦接检测单元170与控制单元150,用以接收检测信DS号与***时脉信号SCLK,并依据检测信号DS,以产生对应时脉信号CLK的同步信号或***时脉信号SCLK,且同步信号或***时脉信号SCLK会传送至控制单元150,使控制单元150依据同步信号或***时脉信号SCLK,传送第一数据与接收第二数据。
举例来说,在一实施例中,当电路板160产生时脉信号CLK时,信号检测单元170会检测到前述时脉信号CLK。接着,信号检测单元170便据此产生例如高逻辑准位的检测信号DS,并传送至信号设定单元180。之后,信号设定单元180便依据此高逻辑准位的检测信号DS,而产生对应时脉信号CLK的同步信号至控制单元150,使得控制单元150依据对应的同步信号,传送第一数据与接收第二数据。
在另一实施例中,当电路板160未产生时脉信号CLK时,信号检测单元170不会检测到前述时脉信号CSK。接着,信号检测单元170便此产生例如低逻辑准位的检测信号DS,并传送至信号设定单元180。之后,信号设定单元180便依据此低逻辑准位的检测信号DS,而将其所接收的***时脉信号SCLK输出至控制单元150,使得控制单元150依据***时脉信号SCLK,传送第一数据与第二数据。
在本实施例中,前述数据传输装置120例如为复杂可程序逻辑元件(Complex Programmable Logic Device,CPLD)。并且,模式检测单元130、数据传输单元140、控制单元150、信号检测单元170与信号设定单元180可整合于复杂可程序逻辑元件中。
藉由前述实施例的说明,可以归纳出一种数据传输方法。请参考图2所示,其为本发明的数据传输方法的流程图。本实施例的数据传输方法适于伺服器,例如图1所示。并且,此伺服器包括数据传输装置,且此数据传输装置具有二接脚,而此二接脚例如通过内部整合电路耦接至电路板。在步骤S210中,接收致能信号,其中此致能信号由前述电路板产生。在步骤S220中,依据致能信号,产生模式信号。在步骤S230中,接收并依据检测信号,选择分时多功模式,并将至少二接脚其中之一设定为数据传送/接收接脚,且将多笔第一数据进行整合,以通过数据传送/接收接脚传送第一数据,以及接收多笔第二数据。
请参考图3所示,其为本发明的另一数据传输方法的流程图。在步骤S310中,接收致能信号。在步骤S320中,依据致能信号,产生模式信号。在步骤S330中,接收并依据检测信号,选择分时多功模式,并将至少二接脚其中之一设定为数据传送/接收接脚,且将多笔第一数据进行整合,以通过数据传送/接收接脚传送第一数据,以及接收多笔第二数据。
在步骤S340中,依据模式信号,选择同步多功模式,并将至少二接脚其中之一设定为数据传送接脚,将至少二接脚其中另一设定为数据接收接脚,并通过数据传送接脚传送第一数据,以及通过数据接收接脚接收第二数据。
在步骤S350中,接收时脉信号。在步骤S360中,依据时脉信号,以产生检测信号。在步骤S370中,接收检测信号与***时脉信号。在步骤S380中,依据检测信号,产生对应时脉信号的同步信号或输出***时脉信号。在步骤S390中,依据同步信号或***时脉信号,传送第一数据与接收第二数据。
本发明的实施例所提出的数据传输装置及方法,其藉由模式检测单元依据致能信号,而对应产生模式信号,再藉由控制单元依据模式信号,而选择分时多功模式,并将至少二接脚其中之一设定为数据传送/接收接脚,且将多笔第一数据进行整合,以通过数据传送/接收接脚传送第一数据,以及接收多笔第二数据。如此一来,使得数据传输装置可空出多余的接脚,以作为其他数据传输的用途,进而提升数据传输装置的使用效率并节省成本。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (7)
1.一种数据传输装置,适于一伺服器,其特征在于,该数据传输装置包括:
一模式检测单元,用以通过一内部整合电路耦接一电路板,以接收该电路板所产生的一致能信号,并依据该致能信号,产生一模式信号;
一数据传输单元,具有至少二接脚,该至少二接脚用以通过该内部整合电路耦接至该电路板;以及
一控制单元,耦接该模式检测单元与该数据传输单元,用以接收并依据该模式信号,而选择一分时多功模式,并将该至少二接脚其中之一设定为一数据传送/接收接脚,且将多笔第一数据进行整合,以通过该数据传送/接收接脚传送该些第一数据,以及接收多笔第二数据。
2.根据权利要求1所述的数据传输装置,其特征在于,该控制单元更依据该模式信号,而选择一同步多功模式,并将该至少二接脚其中之一设定为一数据传送接脚,将该至少二接脚其中另一设定为一数据接收接脚,并通过该数据传送接脚传送该些第一数据,以及通过该数据接收接脚接收该些第二数据。
3.根据权利要求1所述的数据传输装置,其特征在于,更包括:
一信号检测单元,用以接收一时脉信号,并依据该时脉信号,以产生一检测信号;以及
一信号设定单元,耦接该检测单元与该控制单元,用以接收该检测信号与一***时脉信号,并依据该检测信号,以产生对应该时脉信号的一同步信号或输出该***时脉信号,且该同步信号或该***时脉信号会传送至该控制单元,使该控制单元依据该同步信号或该***时脉信号,传送该些第一数据与接收该些第二数据。
4.根据权利要求1所述的数据传输装置,其特征在于,该数据传输装置为一复杂可程序逻辑元件。
5.一种数据传输方法,适于一伺服器,该伺服器包括一数据传输装置,且该数据传输装置具有至少二接脚,该至少二接脚通过一内部整合电路耦接至一电路板,其特征在于,该数据传输方法包括:
接收一致能信号,该致能信号由该电路板产生;
依据该致能信号,产生一模式信号;以及
接收并依据该检测信号,选择一分时多功模式,并将该至少二接脚其中之一设定为一数据传送/接收接脚,且将多笔第一数据进行整合,以通过该数据传送/接收接脚传送该些第一数据,以及接收多笔第二数据。
6.根据权利要求5所述的数据传输方法,其特征在于,更包括:
依据该模式信号,选择一同步多功模式,并将该至少二接脚其中之一设定为一数据传送接脚,将该至少二接脚其中另一设定为一数据接收接脚,并通过该数据传送接脚传送该些第一数据,以及通过该数据接收接脚接收该些第二数据。
7.根据权利要求5所述的数据传输方法,其特征在于,更包括:
接收一时脉信号;
依据该时脉信号,以产生一检测信号;
接收该检测信号与一***时脉信号;
依据该检测信号,产生对应该时脉信号的一同步信号或输出该***时脉信号;以及
依据该同步信号或该***时脉信号,传送该些第一数据与接收该些第二数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310628363.5A CN104679701A (zh) | 2013-11-29 | 2013-11-29 | 数据传输装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310628363.5A CN104679701A (zh) | 2013-11-29 | 2013-11-29 | 数据传输装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104679701A true CN104679701A (zh) | 2015-06-03 |
Family
ID=53314772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310628363.5A Pending CN104679701A (zh) | 2013-11-29 | 2013-11-29 | 数据传输装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104679701A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108459983A (zh) * | 2017-02-22 | 2018-08-28 | 致茂电子(苏州)有限公司 | 可程序化信号传输方法 |
CN111984565A (zh) * | 2019-05-24 | 2020-11-24 | 技嘉科技股份有限公司 | 多重信号同步传输***及多重信号同步传输方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1851682A (zh) * | 2006-03-28 | 2006-10-25 | 华为技术有限公司 | 一种串行外设接口的实现方法 |
CN101894089A (zh) * | 2006-06-02 | 2010-11-24 | 旺宏电子股份有限公司 | 在多模总线的多引脚传输数据的方法及装置 |
US20110181365A1 (en) * | 2005-03-31 | 2011-07-28 | Chris Karabatsos | Synchronization of a Data Output Signal to An Input Clock |
CN102624382A (zh) * | 2012-03-29 | 2012-08-01 | 广州市广晟微电子有限公司 | 时钟同步方法、装置及具有该装置的射频芯片电路 |
-
2013
- 2013-11-29 CN CN201310628363.5A patent/CN104679701A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110181365A1 (en) * | 2005-03-31 | 2011-07-28 | Chris Karabatsos | Synchronization of a Data Output Signal to An Input Clock |
CN1851682A (zh) * | 2006-03-28 | 2006-10-25 | 华为技术有限公司 | 一种串行外设接口的实现方法 |
CN101894089A (zh) * | 2006-06-02 | 2010-11-24 | 旺宏电子股份有限公司 | 在多模总线的多引脚传输数据的方法及装置 |
CN102624382A (zh) * | 2012-03-29 | 2012-08-01 | 广州市广晟微电子有限公司 | 时钟同步方法、装置及具有该装置的射频芯片电路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108459983A (zh) * | 2017-02-22 | 2018-08-28 | 致茂电子(苏州)有限公司 | 可程序化信号传输方法 |
CN108459983B (zh) * | 2017-02-22 | 2021-04-02 | 致茂电子(苏州)有限公司 | 可程序化信号传输方法 |
CN111984565A (zh) * | 2019-05-24 | 2020-11-24 | 技嘉科技股份有限公司 | 多重信号同步传输***及多重信号同步传输方法 |
CN111984565B (zh) * | 2019-05-24 | 2022-03-01 | 技嘉科技股份有限公司 | 多重信号同步传输***及多重信号同步传输方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204857144U (zh) | Led显示屏控制***和发送卡 | |
CN103207852B (zh) | 多总线嵌入式处理装置 | |
US10614011B2 (en) | Apparatus, method, and electronic device for implementing solid-state drive data interaction | |
CN103716118A (zh) | 一种自适应多速率的数据发送和接收方法及装置 | |
CN105260260A (zh) | 具有数据校验功能的spi数据传输设备及数据校验方法 | |
CN110659238A (zh) | 数据通信*** | |
CN104678982A (zh) | 使用独立控制模块进行测试的测试装置及其方法 | |
CN104679701A (zh) | 数据传输装置及方法 | |
CN103617145A (zh) | 一种自定义总线及其实现方法 | |
CN115303203A (zh) | 车载控制器的调试板、车载控制器主板及车辆 | |
CN110096002A (zh) | 一种基于canfd总线的自动化测试***及测试方法 | |
CN202662010U (zh) | Fpga互联装置、验证板及soc*** | |
CN104243173B (zh) | 一种接口配置方法、母卡及高速子卡 | |
CN203324391U (zh) | 通用总线测试*** | |
CN208588479U (zh) | 一种使用单线总线技术的温度传感器 | |
CN102902647B (zh) | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 | |
CN105068952A (zh) | 一种sd接口复用装置、方法以及电子设备 | |
CN104978294A (zh) | 串行外设接口的兼容设备、串行外设接口及主机设备 | |
TWI497309B (zh) | 資料傳輸裝置及方法 | |
CN102567170B (zh) | 服务器刀片主板测试板 | |
CN104243256A (zh) | Rs485总线星形扩展装置及方法 | |
CN104346258A (zh) | 使用状态显示装置 | |
CN216956919U (zh) | 支持双***联网的显示屏***及电子设备 | |
CN205193698U (zh) | 一种多功能接口***的功能子板 | |
CN103149900B (zh) | Pa数控***与外部器件之间的通信方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150603 |
|
WD01 | Invention patent application deemed withdrawn after publication |