TWI497309B - 資料傳輸裝置及方法 - Google Patents
資料傳輸裝置及方法 Download PDFInfo
- Publication number
- TWI497309B TWI497309B TW102146595A TW102146595A TWI497309B TW I497309 B TWI497309 B TW I497309B TW 102146595 A TW102146595 A TW 102146595A TW 102146595 A TW102146595 A TW 102146595A TW I497309 B TWI497309 B TW I497309B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- signal
- data transmission
- pin
- pins
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Description
一種資料傳輸技術,特別有關於一種適於伺服器的資料傳輸裝置及方法。
一般來說,刀鋒伺服器是有許多子系統所組成。在這些子系統的電路板中,會各自配置有複雜可程式邏輯元件(Complex Programmable Logic Device),並且這些複雜可程式邏輯元件之間會有資料互傳的需求。因此,這些複雜可程式邏輯元件之間通常會有一主裝置(Master)與從裝置(Slave)的架構,且以串列資料匯流排(Shifty Bus)進行資料的傳輸。
並且,主裝置與從裝置之間之資料傳輸的方式例如為:從裝置會透過一資料輸出(Data Out)接腳輸出資料至主裝置,且透過一資料接收(Data in)接腳來自主裝置的資料。然而,前述的資料輸出接腳僅能用來輸出資料,而資料輸入接腳僅能用來接收資料,如此在進行雙向資料傳輸時占用了兩個實體的資料傳輸接腳,而造成資源浪費。因此,刀鋒伺服器之資料傳輸仍有改善的空間。
本發明在於提供一種資料傳輸裝置及方法,藉以使得資料傳輸裝置可空出多餘的接腳,以作為其他資料傳輸的用途,進而提升資料傳輸裝置的使用效率並節省成本。
本發明提供一種資料傳輸裝置,適於一伺服器。此資料傳
輸裝置包括模式偵測單元、資料傳輸單元與控制單元。模式偵測單元用以透過內部整合電路耦接一電路板,以接收電路板所產生的致能信號,並依據致能信號,產生模式信號。資料傳輸單元具有至少二接腳,此至少二接腳用以透過內部整合電路耦接至電路板。控制單元耦接模式偵測單元與資料傳輸單元,用以接收並依據模式信號,而選擇分時多功模式,並將至少二接腳其中之一設定為資料傳送/接收接腳,且將多筆第一資料進行整合,以透過資料傳送/接收接腳傳送第一資料,以及接收多筆第二資料。
在一實施例中,前述控制單元更依據偵測信號,而選擇同
步多功模式,並將至少二接腳其中之一設定為資料傳送接腳,將至少二接腳其中另一設定為資料接收接腳,並透過資料傳送接腳傳送第一資料,以及透過資料接收接腳接收第二資料。
在一實施例中,前述資料傳輸裝置更包括信號偵測單元與
信號設定單元。信號偵測單元用以接收時脈信號,並依據時脈信號,以產生偵測信號。信號設定單元耦接偵測單元與控制單元,用以接收偵測信號與系統時脈信號,並依據偵測信號,以產生對應時脈信號的同步信號或一系統時脈信號,且同步信號或系統時脈信號會傳送至控制單元,使控制單元依據同步信號或系統時脈信號,傳送第一資料與接收第二資料。
在一實施例中,前述資料傳輸裝置為一複雜可程式邏輯元件。
本發明提供一種資料傳輸方法,適於伺服器,此伺服器包括一資料傳輸裝置,且此資料傳輸裝置具有至少二接腳,此至少二接腳透
過一內部整合電路耦接至一電路板。資料傳輸方法包括下列步驟。接收致能信號,其中致能信號由電路板產生。依據致能信號,產生模式信號。接收並依據偵測信號,選擇分時多功模式,並將至少二接腳其中之一設定為資料傳送/接收接腳,且將多筆第一資料進行整合,以透過資料傳送/接收接腳傳送第一資料,以及接收多筆第二資料。
在一實施例中,前述資料傳輸方法更包括下列步驟。依據
模式信號,選擇同步多功模式,並將至少二接腳其中之一設定為資料傳送接腳,將至少二接腳其中另一設定為資料接收接腳,並透過資料傳送接腳傳送第一資料,以及透過資料接收接腳接收第二資料。
在一實施例中,前述資料傳輸方法更包括下列步驟。接收時脈信號。依據時脈信號,以產生偵測信號。接收偵測信號與系統時脈信號。依據偵測信號,產生對應時脈信號的同步信號或輸出系統時脈信號。依據同步信號或系統時脈信號,傳送第一資料與接收第二資料。
本發明所揭露之資料傳輸裝置及方法,藉由模式偵測單元依據致能信號,而對應產生模式信號,再藉由控制單元依據模式信號,而選擇分時多功模式,並將至少二接腳其中之一設定為資料傳送/接收接腳,且將多筆第一資料進行整合,以透過資料傳送/接收接腳傳送第一資料,以及接收多筆第二資料。如此一來,使得資料傳輸裝置可空出多餘的接腳,以作為其他資料傳輸的用途,進而提升資料傳輸裝置的使用效率並節省成本。
有關本發明的特徵與實作,茲配合圖式作實施例詳細說明
如下。
100‧‧‧伺服器
110、160‧‧‧電路板
120‧‧‧資料傳輸裝置
130‧‧‧模式偵測單元
140‧‧‧資料傳輸單元
141、142‧‧‧接腳
150‧‧‧控制單元
170‧‧‧信號偵測單元
180‧‧‧信號設定單元
EN‧‧‧致能信號
SM‧‧‧模式信號
CLK‧‧‧時脈信號
DS‧‧‧偵測信號
SCLK‧‧‧系統時脈信號
第1圖為本發明之伺服器的部分示意圖。
第2圖為本發明之資料傳輸方法的流程圖。
第3圖為本發明之另一資料傳輸方法的流程圖。
請參考「第1圖」所示,其為本發明之伺服器的示意圖。本實施例之伺服器100例如為刀鋒伺服器,且例如用於內部整合電路(Inter-Integrated Circuit,I2C)通道。伺服器100包括電路板110及160,且電路板110及160透過內部整合電路耦接。其中,電路板110與160之間例如具有主從關係,電路板160例如為主(Master)裝置,電路板110例如為從(Salve)裝置,並且電路板110與160之間可進行資料的傳輸。另外,本實施例之伺服器100僅繪示出2個電路板110及160,但本發明不限於此,電路板的數量亦可為3個或3個以上。
前述電路板110例如包括本發明之資料傳輸裝置120。資料傳輸裝置120包括模式偵測單元130、資料傳輸單元140與控制單元150。模式偵測單元130例如透過內部整合電路耦接至電路板160,用以接收電路板160所產生的致能信號EN,並依據致能信號EN,產生模式信號SM。舉例來說,當致能信號EN例如為高邏輯準位時,則模式信號SM也例如為高邏輯準位;當致能信號EN例如為低邏輯準位時,則模式信號也例如為低邏輯準位。在本實施例中,模式偵測單元130所接收之致能信號EN例如為電
路板160上之一控制元件所產生。
資料傳輸單元140具有二接腳141、142,且此二接腳141、
142亦透過內部整合電路耦接至電路板160。為了方便說明,資料傳輸單元140僅以二個接腳141、142為例,但本實施例不限於此,資料傳輸單元140所具有的接腳亦可為3個或3個以上。
控制單元150耦接模式偵測單元130與資料傳輸單元140。
在依實施例中,控制單元150會接收並依據模式信號SM,而選擇一分時多功模式,並將二接腳141、142其中之一設定為資料傳送/接收接腳,且將多筆第一資料進行整合,以透過資料傳送/接收接腳傳送第一資料,以及接收多筆第二資料。
在另一實施例中,控制單元150更接收並依據模式信號
SM,而選擇同步多功模式,並將二接腳141、142其中之一設定為資料傳送接腳,將二接腳141、142其中另一設定為資料接收接腳,並透過資料傳送接腳傳送第一資料,以及透過資料接收接腳接收第二資料。
舉例來說,假設模式信號SM為高邏輯準位,則控制單元
150會依據此高邏輯準位的模式信號SM,而例如將接腳141設定為資料傳送/接收接腳。接著,控制單元150會將需要輸出的第一資料進行整合,以便透過資料傳送/接收接腳(即接腳141)傳送第一資料至電路板160,並且透過資料傳送/接收接腳(即接腳141)接收由電路板160所輸出的多個第二資料。如此一來,本實施例之資料傳輸裝置120空出一接腳,即接腳142,因此接腳142便可作為其他資料傳輸的用途,進而提升資料傳輸裝置120的使用效率並節省成本。
另外,假設信號模式SM為低邏輯準位,則控制單元150
會依據此低邏輯準位的模式信號SM,而例如將接腳141(即二接腳141、142其中之一)設定為資料傳送接腳,以及例如接腳142(即二接腳141、142其中另一)設定為資料接收接腳。接著,控制單元150便會透過資料傳送接腳(即接腳141)傳送第一資料至電路板160,並且透過資料接收接腳(即接腳142)接收由電路板160所輸出的多個第二資料。
進一步來說,本實施例之資料傳輸裝置120更包括信號偵
測單元170與信號設定單元180。信號偵測單元170用以接收時脈信號CLK,並依據時脈信號CLK,以產生偵測信號DS。信號設定單元180耦接偵測單元170與控制單元150,用以接收偵測信DS號與系統時脈信號SCLK,並依據偵測信號DS,以產生對應時脈信號CLK的同步信號或系統時脈信號SCLK,且同步信號或系統時脈信號SCLK會傳送至控制單元150,使控制單元150依據同步信號或系統時脈信號SCLK,傳送第一資料與接收第二資料。
舉例來說,在一實施例中,當電路板160產生時脈信號CLK
時,信號偵測單元170會偵測到前述時脈信號CLK。接著,信號偵測單元170便據此產生例如高邏輯準位的偵測信號DS,並傳送至信號設定單元180。之後,信號設定單元180便依據此高邏輯準位的偵測信號DS,而產生對應時脈信號CLK的同步信號至控制單元150,使得控制單元150依據對應的同步信號,傳送第一資料與接收第二資料。
在另一實施例中,當電路板160未產生時脈信號CLK時,信號偵測單元170不會偵測到前述時脈信號CSK。接著,信號偵測單元170
便此產生例如低邏輯準位的偵測信號DS,並傳送至信號設定單元180。之後,信號設定單元180便依據此低邏輯準位的偵測信號DS,而將其所接收的系統時脈信號SCLK輸出至控制單元150,使得控制單元150依據系統時脈信號SCLK,傳送第一資料與第二資料。
在本實施例中,前述資料傳輸裝置120例如為複雜可程式
邏輯元件(Complex Programmable Logic Device,CPLD)。並且,模式偵測單元130、資料傳輸單元140、控制單元150、信號偵測單元170與信號設定單元180可整合於複雜可程式邏輯元件中。
藉由前述實施例的說明,可以歸納出一種資料傳輸方法。
請參考「第2圖」所示,其為本發明之資料傳輸方法的流程圖。本實施例之資料傳輸方法適於伺服器,例如「第1圖」所示。並且,此伺服器包括資料傳輸裝置,且此資料傳輸裝置具有二接腳,而此二接腳例如透過內部整合電路耦接至電路板。在步驟S210中,接收致能信號,其中此致能信號由前述電路板產生。在步驟S220中,依據致能信號,產生模式信號。在步驟S230中,接收並依據偵測信號,選擇分時多功模式,並將至少二接腳其中之一設定為資料傳送/接收接腳,且將多筆第一資料進行整合,以透過資料傳送/接收接腳傳送第一資料,以及接收多筆第二資料。
請參考「第3圖」所示,其為本發明之另一資料傳輸方法
的流程圖。在步驟S310中,接收致能信號。在步驟S320中,依據致能信號,產生模式信號。在步驟S330中,接收並依據偵測信號,選擇分時多功模式,並將至少二接腳其中之一設定為資料傳送/接收接腳,且將多筆第一資料進行整合,以透過資料傳送/接收接腳傳送第一資料,以及接收多筆第二資料。
在步驟S340中,依據模式信號,選擇同步多功模式,並將
至少二接腳其中之一設定為資料傳送接腳,將至少二接腳其中另一設定為資料接收接腳,並透過資料傳送接腳傳送第一資料,以及透過資料接收接腳接收第二資料。
在步驟S350中,接收時脈信號。在步驟S360中,依據時脈信號,以產生偵測信號。在步驟S370中,接收偵測信號與系統時脈信號。在步驟S380中,依據偵測信號,產生對應時脈信號的同步信號或輸出系統時脈信號。在步驟S390中,依據同步信號或系統時脈信號,傳送第一資料與接收第二資料。
本發明之實施例所提出的資料傳輸裝置及方法,其藉由模式偵測單元依據致能信號,而對應產生模式信號,再藉由控制單元依據模式信號,而選擇分時多功模式,並將至少二接腳其中之一設定為資料傳送/接收接腳,且將多筆第一資料進行整合,以透過資料傳送/接收接腳傳送第一資料,以及接收多筆第二資料。如此一來,使得資料傳輸裝置可空出多餘的接腳,以作為其他資料傳輸的用途,進而提升資料傳輸裝置的使用效率並節省成本。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明,任何熟習相像技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
100‧‧‧伺服器
110、160‧‧‧電路板
120‧‧‧資料傳輸裝置
130‧‧‧模式偵測單元
140‧‧‧資料傳輸單元
141、142‧‧‧接腳
150‧‧‧控制單元
170‧‧‧信號偵測單元
180‧‧‧信號設定單元
EN‧‧‧致能信號
SM‧‧‧模式信號
CLK‧‧‧時脈信號
DS‧‧‧偵測信號
SCLK‧‧‧系統時脈信號
Claims (5)
- 一種資料傳輸裝置,適於一伺服器,該資料傳輸裝置包括:一模式偵測單元,用以透過一內部整合電路耦接一電路板,以接收該電路板所產生的一致能信號,並依據該致能信號,產生一模式信號;一資料傳輸單元,具有至少二接腳,該至少二接腳用以透過該內部整合電路耦接至該電路板;一控制單元,耦接該模式偵測單元與該資料傳輸單元,用以接收並依據該模式信號,而選擇一分時多功模式,並將該至少二接腳其中之一設定為一資料傳送/接收接腳,且將多筆第一資料進行整合,以透過該資料傳送/接收接腳傳送該些第一資料,以及接收多筆第二資料;一信號偵測單元,用以接收一時脈信號,並依據該時脈信號,以產生一偵測信號;以及一信號設定單元,耦接該偵測單元與該控制單元,用以接收該偵測信號與一系統時脈信號,並依據該偵測信號,以產生對應該時脈信號的一同步信號或輸出該系統時脈信號,且該同步信號或該系統時脈信號會傳送至該控制單元,使該控制單元依據該同步信號或該系統時脈信號,傳送該些第一資料與接收該些第二資料。
- 如請求項1所述之資料傳輸裝置,其中該控制單元更依據該模式信號,而選擇一同步多功模式,並將該至少二接腳其中之一設定為一資料傳送接腳,將該至少二接腳其中另一設定為一資料接收接腳,並透過該資料傳送接腳傳送該些第一資料,以及透過該資料接收接腳接收該些第二資料。
- 如請求項1所述之資料傳輸裝置,其中該資料傳輸裝置為一複雜可程式邏輯元件。
- 一種資料傳輸方法,適於一伺服器,該伺服器包括一資料傳輸裝置,且該資料傳輸裝置具有至少二接腳,該至少二接腳透過一內部整合電路耦接至一電路板,該資料傳輸方法包括:接收一致能信號,其中該致能信號由該電路板產生;依據該致能信號,產生一模式信號;接收並依據該偵測信號,選擇一分時多功模式,並將該至少二接腳其中之一設定為一資料傳送/接收接腳,且將多筆第一資料進行整合,以透過該資料傳送/接收接腳傳送該些第一資料,以及接收多筆第二資料;接收一時脈信號;依據該時脈信號,以產生一偵測信號;接收該偵測信號與一系統時脈信號;依據該偵測信號,產生對應該時脈信號的一同步信號或輸出該系統時脈信號;以及依據該同步信號或該系統時脈信號,傳送該些第一資料與接收該些第二資料。
- 如請求項4所述之資料傳輸方法,更包括:依據該模式信號,選擇一同步多功模式,並將該至少二接腳其中之一設定為一資料傳送接腳,將該至少二接腳其中另一設定為一資料接收接腳,並透過該資料傳送接腳傳送該些第一資料,以及透過該資料接收 接腳接收該些第二資料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102146595A TWI497309B (zh) | 2013-12-17 | 2013-12-17 | 資料傳輸裝置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102146595A TWI497309B (zh) | 2013-12-17 | 2013-12-17 | 資料傳輸裝置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201525704A TW201525704A (zh) | 2015-07-01 |
TWI497309B true TWI497309B (zh) | 2015-08-21 |
Family
ID=54197642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102146595A TWI497309B (zh) | 2013-12-17 | 2013-12-17 | 資料傳輸裝置及方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI497309B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW455876B (en) * | 1999-05-04 | 2001-09-21 | Samsung Electronics Co Ltd | Semiconductor memory device including programmable output pin determining unit and method of reading the same during test mode |
TW200632664A (en) * | 2005-03-01 | 2006-09-16 | Benq Corp | An updating system for updating a firmware of a circuit module from an update module and related method |
TW201033805A (en) * | 2009-03-13 | 2010-09-16 | Giga Byte Tech Co Ltd | Apparatus and method for monitoring server |
US20110004748A1 (en) * | 2009-07-01 | 2011-01-06 | Carroll Robert T | Electrical circuitry for use in voltage controllers |
-
2013
- 2013-12-17 TW TW102146595A patent/TWI497309B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW455876B (en) * | 1999-05-04 | 2001-09-21 | Samsung Electronics Co Ltd | Semiconductor memory device including programmable output pin determining unit and method of reading the same during test mode |
TW200632664A (en) * | 2005-03-01 | 2006-09-16 | Benq Corp | An updating system for updating a firmware of a circuit module from an update module and related method |
TW201033805A (en) * | 2009-03-13 | 2010-09-16 | Giga Byte Tech Co Ltd | Apparatus and method for monitoring server |
US20110004748A1 (en) * | 2009-07-01 | 2011-01-06 | Carroll Robert T | Electrical circuitry for use in voltage controllers |
Also Published As
Publication number | Publication date |
---|---|
TW201525704A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP4009182A1 (en) | Enabling sync header suppression latency optimization in the presence of retimers for serial interconnect | |
JP2018517987A5 (zh) | ||
TWI671638B (zh) | 匯流排系統 | |
JP2016500174A5 (zh) | ||
HK1114213A1 (en) | System-on-chip integrated circuit, electronic system and method of transferring data therein | |
CN103617138A (zh) | 多主机仲裁方法及多主机通信*** | |
CN108052473B (zh) | 串行通信装置 | |
US20190042526A1 (en) | System, Apparatus And Method For Controlling Duty Cycle Of A Clock Signal For A Multi-Drop Interconnect | |
US9071256B1 (en) | Method for link resets in a SerDes system | |
CN106851183B (zh) | 基于fpga的多路视频处理***及其方法 | |
CN106793928A (zh) | 通信*** | |
JP2016532967A5 (zh) | ||
CN107533533B (zh) | 集成电路之间的通信 | |
JP2019096960A (ja) | 伝送装置及び伝送方法 | |
CN104408000A (zh) | 一种避免飞腾服务器上bios与bmc读取健康信息冲突的方法 | |
US20160170934A1 (en) | Data communication device and method for data communication | |
TWI497309B (zh) | 資料傳輸裝置及方法 | |
TWI488047B (zh) | 單線信號傳輸裝置及傳輸方法 | |
US20160065192A1 (en) | COMPENSATION TIME COMPUTING METHOD and DEVICE FOR CLOCK DIFFERENCE | |
WO2015058533A1 (zh) | 一种信息处理方法以及电子设备 | |
CN104679701A (zh) | 数据传输装置及方法 | |
TWI505101B (zh) | 資料傳輸裝置及方法 | |
TWI480737B (zh) | 裝置擴充系統及其裝置擴充之方法 | |
TWI506608B (zh) | 顯示裝置、驅動晶片以及錯誤信息的傳輸方式 | |
JP2018512667A (ja) | アダプティブビデオダイレクトメモリアクセスモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |