CN103207852B - 多总线嵌入式处理装置 - Google Patents

Abstract

本发明公开了多总线嵌入式处理装置，包括：在母板上配置可扩展处理器，该处理器的可编程逻辑部分中包括：主程序单元，其中，在母板上还包括：数据采集子卡接口；主程序单元包括：数据采集模块，数据采集模块与数据采集子卡接口连接，主程序单元轮询数据采集子卡接口，若与数据采集子卡连接，则数据采集模块运行数据采集子卡中的程序。解决了***运行速度受限、***不具有可重构性的问题。因此，满足了***重构的需求，同时由于子卡所需费用远低于母板，从而降低了设备的使用成本，提高了***的可复用性能。

Description

多总线嵌入式处理装置

技术领域

本发明涉及工业计算机领域，特别涉及多总线嵌入式处理装置。

背景技术

随着计算机及信息技术的高速发展，其与之相关的嵌入式计算机及工业计算机也根据不同的应用需求获得了长足的发展，近年来嵌入式计算机及工业计算机技术已经成功的应用到了通信、雷达、图像处理等各工业控制领域。当前的嵌入式工业计算机普遍采用CPCI总线结构，但CPCI总线结构由于存在传输速率的限制，因此，将无法应用在需要高速运算及传输速率较高的场合下。同时，由于传统的嵌入式工业计算机的处理核心均为单CPU来实现，其可扩展性能受到限制，无法实现局部功能的扩充和灵活调整。

由此可知，在实现本发明的过程中，发明人发现现有技术中存在以下缺点：现有技术中嵌入式工业计算机的处理能力主要依赖于FPGA内部的核心处理器，其技术能力及速度有限，同时，一旦***结构及内部计算单元确定，将无法对内部单元的结构及性能给予提升，导致整体嵌入式工业计算机不具有可重构性，从而使***的可调节性变差，使用成本提高，无法满足现有应用领域的需求。

发明内容

针对现有技术中的缺陷，本发明提供了多总线嵌入式处理装置，解决***运行速度受限、***不具有可重构性的问题。

由此，多总线嵌入式处理装置，包括：在母板上配置可扩展处理器，该处理器的可编程逻辑部分中包括：主程序单元，其中，在所述母板上还包括：数据采集子卡接口；所述主程序单元包括：数据采集模块，所述数据采集模块与所述数据采集子卡接口连接，所述主程序单元轮询所述数据采集子卡接口，若与数据采集子卡连接，则所述数据采集模块运行所述数据采集子卡中的程序。

作为一种实施方式，所述母板上还包括：数据存储子卡接口；所述主程序单元中还包括：数据存储模块，所述数据存储模块与所述数据存储子卡接口连接，所述主程序单元轮询所述数据存储子卡接口，若与数据存储子卡连接，则所述数据存储模块将所述数据存储子卡扩展为本地数据存储模块。

作为一种实施方式，在所述母板上还包括：数据通信子卡接口；所述主程序单元中还包括：数据通信模块，所述数据通信模块与所述数据通信子卡接口连接，所述主程序单元轮询所述数据通信子卡接口，若与其他同构母板连接，则所述数据通信模块与所述同构母板的数据通信模块建立通信。

作为一种实施方式，标识，所述不同母板的数据通信模块中预存本地多个母板的数据通信模块标识。

作为一种实施方式，所述处理器***部分包括：USB-OTG接口，10M、100M或1000MRJ45接口及DVI接口，所述USB-OTG接口，10M、100M或1000MRJ45接口及DVI接口分别与相应类型的接插件连接。

作为一种实施方式，还包括，机箱，所述机箱的面板上包括：USB-OTG接口插槽；10M、100M和/或1000MRJ45接口插槽；DVI接口插槽，所述USB-OTG接口的接插件连接于所述USB-OTG接口插槽中；所述10M、100M和/或1000MRJ45的接口的接插件连接于所述10M、100M和/或1000MRJ45的接口插槽中；所述DVI接口的接插件连接于所述DVI接口插槽中。

作为一种实施方式，所述可编程逻辑部分中还包括的数字接口为：CPCI通信接口，CPCIE通信接口，SRIO通信接口。

作为一种实施方式，还包括：CPCI通信接口控制模块，所述CPCI通信接口控制模块的一端与所述CPCI通信接口连接，另一端与多个CPCI通信接插口连接，根据所述多个CPCI通信接插口的设定权重，控制所述多个CPCI通信接插口与所述CPCI通信接口连接。

作为一种实施方式，还包括：PCIE与PCI转换接头，该接头与一个或多个CPCI通信接插口串接。

与现有技术相比，根据本发明的多总线嵌入式处理装置具有以下优点：通过在母板上设置多个功能子卡接插件，将外部功能子卡与内部的主程序单元连接，主程序单元在可实现基本功能时，还可以借助不同功能子卡的功能，实现多种子卡功能，使***具有灵活的可重构性，因此，满足了***重构的需求，同时由于子卡所需费用远低于母板，从而降低了设备的使用成本，提高了***的可复用性能。

附图说明

图1为本发明多总线嵌入式处理装置的组成示意图；

图2为本发明多总线嵌入式处理装置中多母板间数据通信模块的连接示意图；

图3为本发明多总线嵌入式处理装置中机箱结构示意图；

图4为本发明多总线嵌入式处理装置中可编程逻辑部分的多接口连接示意图。

具体实施方式

下面结合附图对本发明作进一步详细的说明。

如图1为本发明多总线嵌入式处理装置的组成示意图，本发明多总线嵌入式处理装置包括：在母板11上配置可扩展处理器12及数据采集子卡接口15，该可扩展处理器12中包括：处理器***部分13及可编程逻辑部分14。在该可编程逻辑部分14中包括：主程序单元16，在主程序单元16中包括：数据采集模块21，数据采集模块21与上述数据采集子卡接口15连接，主程序单元16轮询数据采集子卡接口15的上电状态，即是否有外部子卡进行了联系，具体可将数据采集子卡接口15中的一个管脚设定为长期供电管脚即高电位管脚，当外部数据采集子卡15a与数据采集子卡接口15插接后，该高电位管脚状态从高电位翻转为低电位，从而使与数据采集子卡接口15连接的数据采集模块21得知，有外部数据采集子卡连接，之后数据采集模块21就可通过内部程序中变量的设定，对外部数据采集子卡中所采集的数据信息实现读取。在上述主程序单元16在具体实施时为固化在可编程逻辑部分14中的硬件功能模块，如可编程逻辑部分14为FPGA，则为FPGA中的硬件功能模块，此功能模块可通过FPGA的开发方式给予实现。上述数据采集子卡可采用常用的数据采集卡，子卡的接口类型可以为PCI、USB及PCIe等形式。

在上述实施方案中可扩展处理器12部件可采用赛灵思的ZYNQ7000可扩展处理平台(EPP)实现，ZYNQ7000为6U标准的框架规格，兼容CPCI总线、CPCIE总线、SRIO高速串行接口总线及自定义总线，因此，在ZYNQ7000使用时可通过CPCI总线、CPCIE总线或SRIO高速串行接口总线中的某一种与母板相连，ZYNQ7000的处理器***部分13为内置双核ARM处理器、可编程逻辑部分14为FPGA(Field－ProgrammableGateArray，即现场可编程门阵列)逻辑功能集成芯片，因此，使ZYNQ7000在具有高运算功能的同时还具备FPGA的高性能并行计算能力，以及FPGA硬件功能模块可灵活配置的功能，从而可基本满足高速数字信号的处理以及传输需求。上述处理器***部分13还包括：USB-OTG接口31，10M、100M或1000MRJ45接口32及DVI接口33，USB-OTG接口31，10M、100M或1000MRJ45接口32及DVI接口33分别可与相应类型的外部接插件34、35、36连接。

为使上述多总线嵌入式处理装置可应用在需要大容量内存或存储的应用中，作为对上述处理装置的改进，在母板11上还包括：数据存储子卡接口17；主程序单元16中还包括：数据存储模块22，数据存储模块22与数据存储子卡接口17连接，主程序单元16轮询数据存储子卡接口17，若与数据存储子卡17a连接，则数据存储模块22将数据存储子卡扩展为本地数据存储模块的部分,即可实现对外部存储资源的利用。上述数据存储子卡可采用常用的数据存储卡如CF卡、SD卡、MS卡、MMC卡等存储卡。

为使上述多总线嵌入式处理装置可应用在需要多母板协同工作的应用中，作为对上述处理装置的改进，在多个母板11上还包括：数据通信子卡接口18；主程序单元16中还包括：数据通信模块23，数据通信模块23与数据通信子卡接口18连接，主程序单元16轮询数据通信子卡接口18，若与其他同构母板的数据通信模块23a连接，则数据通信模块23与同构母板11的数据通信模块23建立通信。为了实现上述不同母板11的通信，在不同母板11的数据通信模块23中包括：唯一的通信地址标识，不同母板11的数据通信模块23中预存本地多个母板11的数据通信模块23标识。如图2所示，如在本地的多总线嵌入式处理装置中共包括：三个母板11a、11b及11c，在每个母板中各包括数据通信模块23-1、23-2及23-3，数据通信模块23-1、23-2及23-3分别包括通信地址标识#23-01、#23-02及#23-03，并将#23-01、#23-02及#23-03同时存入数据通信模块23-1、23-2及23-3中，当母板11a中数据通信模块23-1向母板11b中数据通信模块23-2通过数据通信子卡接口18连接后，母板11a中数据通信模块23-1接收到数据通信模块23-2的通信地址标识23-2，通过与本地预存的通信地址标识的验证后，与母板11b中数据通信模块23-2建立通信，需要指出的是在两个母板间，建立互联还可采用多种方式，采用上述建立互联方式的好处在于，由于在不同同构母板间存在共同的通信接口规范，因此，在不同的同构母板建立互联时，可省去对不同类型母板的识别，提高了不同同构母板间的互联速度，同时每个母板的本地验证过程，也可以防止因不同母板之间的混用而对整体***带来的危害。

如图3所示，本总线嵌入式处理装置在具体实施时，可整体装配于外部机箱41中，机箱41的面板42上包括：USB-OTG接口插槽43；10M、100M和/或1000MRJ45接口插槽44；DVI接口插槽45，USB-OTG接口的接插件33连接于USB-OTG接口插槽43中；10M、100M和/或1000MRJ45的接口的接插件34连接于10M、100M和/或1000MRJ45的接口插槽33中；DVI接口的接插件35连接于DVI接口插槽45中。

如图4所示，本总线嵌入式处理装置的可扩展处理器12中的可编程逻辑部分14中还可包括：CPCI通信接口19(如图示中19a-1、19a-2及19a-3)，CPCIE通信接口110，SRIO通信接口111。上述接口分别与外部CPCI通信接口接插件19a，CPCIE通信接口接插件110a，SRIO通信接口接插件111a，当CPCI通信接口19为多个时(如图示中19a-1、19a-2及19a-3)，为实现对多个CPCI通信接口19进行控制，在上述装置中还包括：CPCI通信接口控制模块112，CPCI通信接口控制模块112的一端与CPCI通信接口19(如图示中19a-1、19a-2及19a-3)连接，另一端与多个CPCI通信接插口连接，根据多个CPCI通信接插口的设定权重，控制多个CPCI通信接插口与CPCI通信接口19连接。上述方法同样可适用于当CPCIE通信接口110及SRIO通信接口111为多个时。同时，为使接口具有较好的互换性，在CPCI通信接口19处还包括：PCIE与PCI转换接头113，该接头113与一个或多个CPCI通信接插口串接。

以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于发明的保护范围。

Claims (9)

1.多总线嵌入式处理装置，包括：在母板上配置可扩展处理器，该处理器的可编程逻辑部分中包括：主程序单元，其特征在于，在所述母板上还包括：数据采集子卡接口；所述主程序单元包括：数据采集模块，所述数据采集模块与所述数据采集子卡接口连接，所述主程序单元轮询所述数据采集子卡接口，若与数据采集子卡连接，则所述数据采集模块运行所述数据采集子卡中的程序。

2.如权利要求1所述的处理装置，其特征在于，在所述母板上还包括：数据存储子卡接口；所述主程序单元中还包括：数据存储模块，所述数据存储模块与所述数据存储子卡接口连接，所述主程序单元轮询所述数据存储子卡接口，若与数据存储子卡连接，则所述数据存储模块将所述数据存储子卡扩展为本地数据存储模块。

3.如权利要求1或2所述的处理装置，其特征在于，在所述母板上还包括：数据通信子卡接口；所述主程序单元中还包括：数据通信模块，所述数据通信模块与所述数据通信子卡接口连接，所述主程序单元轮询所述数据通信子卡接口，若与其他同构母板连接，则所述数据通信模块与所述同构母板的数据通信模块建立通信。

4.如权利要求3所述的处理装置，其特征在于，所述母板为多个，不同母板的数据通信模块中包括：唯一的通信地址标识，所述不同母板的数据通信模块中预存本地多个母板的数据通信模块标识。

5.如权利要求1所述的处理装置，其特征在于，所述处理器***部分包括：USB-OTG接口，10M、100M或1000MRJ45接口及DVI接口，所述USB-OTG接口，10M、100M或1000MRJ45接口及DVI接口分别与相应类型的接插件连接。

6.如权利要求5所述的处理装置，其特征在于，还包括，机箱，所述机箱的面板上包括：USB-OTG接口插槽；10M、100M和/或1000MRJ45接口插槽；DVI接口插槽，所述USB-OTG接口的接插件连接于所述USB-OTG接口插槽中；所述10M、100M和/或1000MRJ45的接口的接插件连接于所述10M、100M和/或1000MRJ45的接口插槽中；所述DVI接口的接插件连接于所述DVI接口插槽中。

7.如权利要求1所述的处理装置，其特征在于，所述可编程逻辑部分中还包括的数字接口为：CPCI通信接口，CPCIE通信接口，SRIO通信接口。

8.如权利要求7所述的处理装置，其特征在于，还包括：CPCI通信接口控制模块，所述CPCI通信接口控制模块的一端与所述CPCI通信接口连接，另一端与多个CPCI通信接插口连接，根据所述多个CPCI通信接插口的设定权重，控制所述多个CPCI通信接插口与所述CPCI通信接口连接。

9.如权利要求7或8所述的处理装置，其特征在于，还包括：PCIE与PCI转换接头，该接头与一个或多个CPCI通信接插口串接。