CN1851682A - 一种串行外设接口的实现方法 - Google Patents
一种串行外设接口的实现方法 Download PDFInfo
- Publication number
- CN1851682A CN1851682A CN 200610060079 CN200610060079A CN1851682A CN 1851682 A CN1851682 A CN 1851682A CN 200610060079 CN200610060079 CN 200610060079 CN 200610060079 A CN200610060079 A CN 200610060079A CN 1851682 A CN1851682 A CN 1851682A
- Authority
- CN
- China
- Prior art keywords
- spi
- data
- serial peripheral
- peripheral interface
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
本发明涉及一种多工作模式串行外设接口的实现方法,通过SPI配置参数设定SPI的工作模式,然后根据各种工作模式下同步串行数据帧相关的所有可编程参数进行数据收发,同时实现真正意义上的全双工同步串行传输。由于本发明SPI接口的工作方式以及串行数据帧相关的所有参数都可以通过软件配置,因此按本发明所述方法实现的SPI接口能支持目前所有的带SPI接口的外设。且本发明设计的SPI扩展功能,如设备使能信号可配置成为帧同步信号,使之支持其它常用的同步串行外设接口,扩大了SPI接口的应用范围,降低了片上***的设计投入。
Description
技术领域
本发明涉及串行通讯技术,更确切地说,涉及一种串行外设接口的实现方法。
背景技术
串行外设接口主要用来完成并行总线接口到外部串行接口之间的数据转换。尤其适用于对外设、器件的配置与控制,因为这类应用一般要求的传输速率不高、数据量不大。而且由于SPI接口逻辑简单、接口管脚少、编程应用方便,因此多数外设/器件也都支持SPI串行接口。
一般来说,SPI采用一种主-从式结构的同步串行通讯方式,1个主设备可带1个或者多个从设备。并行总线接口端总线随并行总线类型而异,而串行接口端的信号主要有4个信号:
串行数据信号:主设备输出-从设备输入;
串行数据信号:主设备输入-从设备输出;
位时钟信号;
从设备使能信号。
SPI串行数据传输由主设备的位时钟和从设备使能信号控制。从设备使能信号是一个可选的低电平有效的信号,用于使能从设备的串行数据的输入/输出。在只有一个从设备时,从设备上的从设备使能信号可以直接接地,即不要专用的从设备使能信号。此时,位时钟信号控制主/从设备之间的串行通信,即:主设备只在数据收发时产生位时钟信号。
现有的SPI接口只能以半双工方式工作,无法实现真正意义上的全双工。图1所示的一种嵌入式微计算机的SPI接口是相对比较接近于全双工的一种类型,其主设备的8位数据寄存器与从设备的8位数据寄存器连在一起组成了一个分布的16位寄存器。当进行数据传输时,16位的寄存器通过位时钟信号移动8比特位置,数据高效的在主设备与从设备之间交换:写进主设备的数据寄存器的数据发送到了从设备,写进从设备数据寄存器的数据发送到了主设备。
这种传输方式虽然表面上为全双工,即:同时收发数据,但实际的数据收发过程完全受主设备控制——因为从选择信号以及位时钟的产生决定了从设备发送数据的时序,因此其并非真正意义上的全双工方式。并且一次只能连接一个从设备,传输波特率也只有8种可选。另外在主设备与从设备之间的一次性读写传输时,不支持命令字与数据字之间的等待,并且从选择信号在传输过程中必须始终保持有效。没有数据传输时也不能有时钟输出,否则可能出错。
另一种同步串行接口(SSP)的实现方式则从现有器件出发,把串行帧格式分作了3类,针对3种不同的帧格式设定不同的支持特性,如下表所示:
帧格式 | 闲置的位时钟电平 | 有效采样边沿 | 比特流顺序 | 有效数据字宽度(单位:比特) | 单帧帧长(单位:比特) |
帧格式1 | 0 | 下降沿 | MSB | 4~16 | 4~16 |
帧格式2 | 0/1 | 上升沿/下降沿 | MSB | 4~16 | 4~16 |
帧格式3 | 0 | 上升沿 | MSB | 4~16 | 13~25 |
表1 SSP对3种数据帧的支持特性
这种基于器件类型而设计的SSP接口,能实现部分带SPI接口的外设/器件的帧格式。但同样不支持全双工的数据传输,而且帧类型的划分也相对机械。
同时不难看出,无论上述哪一种接口实现方式,其支持的有效数据位宽的范围都较小,且主设备接收数据过程复杂:除了命令字以外,还需要额外的垃圾数据来产生位时钟信号和从设备使能信号;虽然帧格式3不需要额外的垃圾数据,但是其命令字固定为8比特,极大的限制了其应用范围。
发明内容
针对现有技术只能适用特定工作范围的缺点,本发明提供了一种多工作模式的SPI接口实现方法,并使所有与数据传输有关的参数可以由CPU配置,扩大SPI串行接口的应用场合,减少片上***(SOC)设计中同步串行接口的种类,从而降低SOC芯片的设计开发成本。
本发明多工作模式串行外设接口(SPI)实现方法的主要内容是通过SPI配置设定SPI的工作模式,然后根据各种工作模式下同步串行数据帧相关的所有可编程参数进行数据收发,同时实现真正意义上的全双工同步串行传输。
多工作模式串行外设接口(SPI)的实现方法,主要包括以下几个步骤:
(1)由CPU配置SPI配置参数,使能本设备SPI;
(2)SPI根据其配置参数确定多种工作模式中的一种作为当前模式;
(3)在确定的当前工作模式下,根据SPI配置参数进行数据收发。
其中所述的SPI配置参数包括:SPI的工作模式、位时钟状态、主/从模式、读写指示、有效数据宽度、采样边沿、比特流顺序、时钟分频系数、外设选择、一次性读写总数、命令字数、帧连续、等待周期、等待中的时钟状态、DMA传输。
其中所述SPI的工作模式包括以下4种:
(P1)第1模式(PATTERN1):主/从模式,片选引脚输出作为从设备使能信号;
(P2)第2模式(PATTERN2):主/从模式,片选引脚输出作为帧同步信号;
(P3)第3模式(PATTERN3):主/主模式,片选引脚输出作为设备使能信号;
(P4)第4模式(PATTERN4):主/主模式,片选引脚输出作为帧同步信号。
所述参数中的位时钟状态是为了支持不同外设对位时钟信号的要求,令没有数据传输时的位时钟状态完全可编程控制,它包括以下3种:
(C1)状态1(SCLK_FREE):没有数据收发时,位时钟信号始终存在;
(C2)状态2(SCLK_HIGH):没有数据收发时,位时钟信号为高电平;
(C3)状态3(SCLK_LOW):没有数据收发时,位时钟信号为低电平。
上面介绍了本发明有关SPI配置的主要内容,下面描述SPI数据收发的过程,由于数据收发主要以数据帧的形式进行,因此下文也称之为帧收发。
在PATTERN1模式下,SPI的工作方式只能是主/从之一,片选引脚输出作为从设备使能信号,其实现方法为:
SPI处于主设备工作方式时的数据收发按以下步骤进行:
(P1a)当主设备发送缓冲区非空时,使能从设备,对读/写指示位进行判断;
(P1b)指示位为“读”时,向从设备发送命令字,经过指定的等待周期之后接收数据字;指示位为“写”时,直接发送数据字;
(P1c)本次读/写完成后去使能从设备使能信号;
SPI处于从设备工作方式时,只要从设备使能信号有效,就直接收/发数据。
在PATTERN2模式下,SPI的工作方式只能是主/从之一,片选引脚输出作为帧同步信号,其实现方法为:
SPI处于主设备工作方式时只进行数据发送,按以下步骤进行:
(P2a)判断主设备发送缓冲区是否非空;
(P2b)非空时直接发送数据字,且在每开始发送一个数据字之前发送帧同步信号;
SPI处于从设备工作方式时只进行数据接收,只要收到帧同步信号,就开始接收数据。
在PATTERN3模式下,数据传递的双方都是主设备,均可以随时发起数据发送操作,其实现方法为:
SPI的数据发送按以下步骤进行:
(P3a)对发送缓冲区进行判断,非空时,从其中读出一个数据字;
(P3b)使设备使能输出信号有效;
(P3c)将数据字并串转换并发送出去;
(P3c)使设备使能输出信号无效,重新开始对缓冲区状态判断。
SPI空闲或进行数据发送的同时,只要设备使能输入信号有效,就开始接收数据。
在PATTERN4模式下,数据传递的双方都是主设备,与PATTERN3不同之处在于设备使能信号改为帧同步信号,其实现方法为:
SPI的数据发送按以下步骤进行:
(P4a)对发送缓冲区进行判断,非空时,从其中读出一个数据字;
(P4b)发送一个帧同步信号;
(P4c)将数据字并串转换并发送出去;
(P4d)重新开始对缓冲区状态判断。
SPI空闲或进行数据发送的同时,只要收到帧同步信号,就开始接收数据。
本发明的有益效果为:使SPI接口的工作方式以及串行数据帧相关的所有参数都可以通过软件配置,按照本发明所述方法实现的SPI接口能支持目前所有的带SPI接口的外设;本发明设计的SPI扩展功能(如设备使能信号可配置成为帧同步信号)支持其它常用的同步串行外设接口,降低片上***的芯片设计投入。
附图说明
图1是已有技术两个嵌入式微计算机之间的SPI接口示意图。
图2是本发明SPI的工作流程示意图。
图3是本发明PATTERN1模式下的SPI主设备工作方式操作流程。
图4是本发明PATTERN1模式下的SPI从设备工作方式操作流程。
图5是本发明串行帧同步时序图。
图6是本发明PATTERN3模式下的SPI操作流程。
图7是本发明4种工作模式下的SPI串行接口引脚信号说明。
具体实施方式
下面将结合附图及实施例对本发明作进一步说明。本发明的实现主要是对SPI口的工作模式进行选择,并对每一种模式的工作方式进行编程实现,整个工作过程如图2所示。
其中,SPI配置参数包括:SPI的工作模式、位时钟状态和其它与数据传输和帧格式有关的可编程参数,分别如表2、3、4所列。
半双工模式下,串行数据传输活动全部是由主设备发起,从设备只做被动的进行数据收发工作,并根据命令字信息做出响应(如果外设支持相应的话);在全双工模式下,没有主/从设备之分,即串行数据的收发双方都作为主设备,设备双方的数据发送/接收操作完全独立。
工作模式编号 | 工作模式命名 | 工作方式描述 |
模式1 | PATTERN1 | 半双工、片选引脚输出作为从设备使能信号 |
模式2 | PATTERN2 | 半双工、片选引脚输出作为帧同步信号 |
模式3 | PATTERN3 | 全双工、片选引脚输出作为从设备使能信号 |
模式4 | PATTERN4 | 全双工、片选引脚输出作为帧同步信号 |
表2 SPI工作模式划分
位时钟状态编号 | 位时钟状态命名 | 位时钟描述 |
状态1 | SCLK_FREE | 不论是否进行收发数据,位时钟信号始终存在 |
状态2 | SCLK_HIGH | 没有数据收发时,位时钟信号为高电平 |
状态3 | SCLK_LOW | 没有数据收发时,位时钟信号为低电平 |
表3 位时钟信号编程设定表
参数名称 | 作用的模式 | 参数描述 |
主/从模式 | PATTERN1-2 | 主设备控制整个传输过程,从设备只被动的响应,或根本不响应 |
读写指示 | PATTERN1-2 | 一次性数据传输中的传输方向 |
有效数据宽度 | PATTERN1-4 | 数据缓冲区单元内的有效数据宽度 |
采样边沿 | PATTERN1-4 | 接收数据的有效采样边沿 |
比特流顺序 | PATTERN1-4 | 串行数据流中的高/低位先发 |
时钟分频系数 | PATTERN1-4 | 传输速率的选择(仅对主设备有效) |
外设选择 | PATTERN1-2 | 4个外设的片选信号(仅对主设备有效) |
一次性读写总数 | PATTERN1-2 | 一次性读写的有效数据总个数(仅对主设备有效) |
表4 其它的可编程设定参数表
SPI与外设间的一次读/写过程首先是由本设备的CPU根据外设的类型与工作要求对SPI参数进行配置(其中最主要的是确定SPI的工作模式参数)和使能本设备的SPI;之后SPI根据其参数确定自身的工作模式并在此模式下根据与数据传输有关的参数进行数据收发。
在每个不同的工作模式下,SPI的工作流程也有所不同,下面将结合附图对其不同模式下的流程加以说明。
图3是PATTERN1模式下,SPI工作在主设备方式下的示意流程图。其中步骤307中的指定的周期对应参数表4中的“等待周期”;步骤309中的接收长度L或步骤324中的发送长度T的初值由参数“一次性读/写总数”确定;在流程图中有“帧连续”判断项(步骤311、325),对应着参数表中“帧连续”的值为“有效”。
具体工作过程为当主设备空闲时(框300),首先判断是否有数据需要传递,即发送缓冲区是否非空(步骤301)。若发送缓冲区有内容,则使能对应的从设备(步骤302),并根据读写指示位确定是要“读”还是“写”数据(步骤303)。读数据,即由从设备发送主设备接收的过程是:主设备从发送缓冲区读出一个或多个作为命令的数据字并发送给从设备(步骤304、305、306);发送完后等待指定的周期(步骤307),以给从设备数据准备时间,之后开始串并转换接收数据字(步骤308);接收时每接收一个数据字之后对L是否为零进行判断(步骤309),并令接收长度L自减(步骤310),以此来控制接收过程,直至全部数据接收完毕。写数据,即由主设备发送从设备接收的过程为:从发送缓冲区读出数据字经并串转换发送出去(步骤321、322),发送时每发送一个数据字发送长度T自减(步骤323),并对T是否为零进行判断(步骤324),以此来控制发送过程,直至全部数据发送完毕,然后去使能从设备使能信号(步骤326)。这里要注意的是,框图300中主设备空闲作为起始状态,意味着没有数据传输,设备使能信号为无效状态。而在主设备读数据过程中,每一个连续的数据帧发送完毕后都将对从设备使能信号重新设置(步骤312、313)则是针对实际设备的需要。
图4是PATTERN1模式下,SPI工作在从设备方式下的示意流程图。此例为从设备接收数据,发送的情况流程与此类似。可见,此时只要从设备使能信号有效,就进行串并转换并接收/发送数据。
此工作模式下,SPI接口只能是主/从模式之一,因此串行数据帧的接收与发送不能同时进行,即半双工方式。PATTERN2模式也是半双工方式。其工作方式和流程与PATTERN1基本相同,只是从设备使能信号改为帧同步信号。在每次开始接收/发送一个有效数据字之前都产生一个帧同步信号。相应的帧格式时序如图5所示。其中数据既可以在帧同步信号的下降沿开始传输,也可以在其上升沿开始传输,分别如图5(a)和(b)所示。
图6是PATTERN3模式下的SPI操作流程示意图。以此模式下数据发送和接收的流程分别如图6左侧和右侧子图所示。由于此时SPI工作于全双工模式下,数据收发双方随时都可以发起数据发送操作,SPI接口的数据发送/接收相互独立,互不干扰。设备空闲时(框600),SPI检测发送缓冲区是否有数据需要发送(步骤601),有则从中读出一个数据字(步骤602),置位设备使能输出信号(步骤603)(此处“置位”是指使设备使能输出信号为有效),然后并串转换并发送出去(步骤604),最后使设备使能输出信号为无效(步骤605),回到起始状态完成一个发送操作。而接收操作则由设备使能输入信号控制,设备空闲时(框610),一旦判定该信号为有效(步骤611)就进行串并转换接收数据字(步骤612)。接收可以与发送同时进行。
PATTERN4模式下的SPI操作流程与PATTERN3类似,只是设备使能信号改为帧同步信号。在每次开始接收/发送一个有效数据字之前都产生一个帧同步信号。相应的帧格式时序如图5所示。其中数据既可以在帧同步信号的下降沿开始传输,也可以在其上升沿开始传输,分别如图5中子图(a)和(b)所示。
SPI引脚在不同模式下对应的引脚信号有所不同,如图7所示。其中子图7.1对应PATTTERN1模式,此时引脚中包含一个位时钟输出信号,两个数据信号和4个从设备使能信号。两个数据信号分别作为数据输出和输入,此时一个主设备可以带4个从设备。子图7.2对应PATTERN2模式,引脚信号与7.1类似,只是从设备使能信号改为帧同步信号。子图7.3对应PATTTERN3模式,引脚信号包括位时钟输出、数据输出和设备使能输出;以及位时钟输入、数据输入和设备使能输入,还有一个保留引脚。可见此时数据输入和输出的有关引脚是“对称”的。子图7.4对应PATTERN4模式,与7.3类似,只是设备使能信号改为帧同步信号。
4种工作模式中,PATTERN1和PATTRERN2属于半双工模式,通过相应的参数配置,可以实现以下一些功能:
支持1~32比特的有效数据宽度;
提高主设备的串行数据接收效率,即主设备读取从设备数据时,只需要命令字数据,不需要CPU额外产生垃圾数据来维持位时钟信号;
主设备读取从设备时,支持0~3个比特的从设备数据准备周期;
支持一次性读写1~128个有效数据字,即单帧数据最长可达128×32比特;
SPI主设备没有数据收发时,位时钟信号完全可控,减小了出错概率。
PATTERN3和PATTRERN4属于全双工模式,除上述半双工模式下的各种功能以外,串行数据传输双方都作为主设备,都可独立进行的串行数据发送、接收。
Claims (8)
1.一种串行外设接口的实现方法,其特征在于,包括以下步骤:
(1)CPU配置串行外设接口的配置参数,使能本设备串行外设接口;
(2)串行外设接口根据其配置参数确定多种工作模式中的一种为当前模式;
(3)在确定的当前工作模式下,根据串行外设接口配置参数进行数据收发。
2.根据权利要求1所述的方法,其特征在于,串行外设接口配置包括以下参数:串行外设接口的工作模式、位时钟状态、主/从模式、读写指示、有效数据宽度、采样边沿、比特流顺序、时钟分频系数、外设选择、一次性读写总数、命令字数、帧连续、等待周期、等待中的时钟状态、DMA传输。
3.根据权利要求2所述的方法,其特征在于,所述参数中的位时钟状态指没有数据收发时的位时钟信号,包括:没有数据收发时,位时钟信号始终存在的第一状态;没有数据收发时,位时钟信号为高电平的第二状态;以及没有数据收发时,位时钟信号为低电平的第三状态。
4.根据权利要求1或2或3所述的方法,其特征在于,串行外设接口的工作模式包括:主/从模式下,片选引脚输出作为从设备使能信号的第一模式;主/从模式下,片选引脚输出作为帧同步信号的第二模式;主/主模式下,片选引脚输出作为设备使能信号的第三模式以及主/主模式下,片选引脚输出作为帧同步信号的第四模式。
5.根据权利要求4所述的方法,其特征在于,在所述第一模式下,串行外设接口处于主设备工作方式时的数据收发按以下步骤进行:
(P1a)当主设备发送缓冲区非空时,使能从设备,对读/写指示位进行判断;
(P1b)指示位为“读”时,向从设备发送命令字,经过指定的等待周期之后接收数据;指示位为“写”时,直接发送数据;
(P1c)本次读/写完成后去使能从设备使能信号;
串行外设接口处于从设备工作方式时,只要从设备使能信号有效,就直接收/发数据。
6.根据权利要求4所述的方法,其特征在于,在所述第二模式下,串行外设接口处于主设备工作方式时只进行数据发送,按以下步骤进行:
(P2a)判断主设备发送缓冲区是否非空;
(P2b)非空时直接发送数据字,且在每开始发送一个数据字之前发送帧同步信号;
串行外设接口处于从设备工作方式时只进行数据接收,只要收到帧同步信号,就开始接收数据。
7.根据权利要求4所述的方法,其特征在于,在所述第三模式下,串行外设接口的数据发送按以下步骤进行:
(P3a)对发送缓冲区进行判断,非空时,从其中读出一个数据字;
(P3b)使设备使能输出信号有效;
(P3c)将数据字并串转换并发送出去;
(P3c)使设备使能输出信号无效,重新开始对缓冲区状态判断;
串行外设接口空闲或进行数据发送的同时,只要设备使能输入信号有效,就开始接收数据。
8.根据权利要求4所述的方法,其特征在于,在所述第四模式下,串行外设接口的数据发送按以下步骤进行:
(P4a)对发送缓冲区进行判断,非空时,从其中读出一个数据字;
(P4b)发送一个帧同步信号;
(P4c)将数据字并串转换并发送出去;
(P4d)重新开始对缓冲区状态判断;
串行外设接口空闲或进行数据发送的同时,只要收到帧同步信号,就开始接收数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100600792A CN100437541C (zh) | 2006-03-28 | 2006-03-28 | 一种串行外设接口的实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100600792A CN100437541C (zh) | 2006-03-28 | 2006-03-28 | 一种串行外设接口的实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1851682A true CN1851682A (zh) | 2006-10-25 |
CN100437541C CN100437541C (zh) | 2008-11-26 |
Family
ID=37133161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100600792A Active CN100437541C (zh) | 2006-03-28 | 2006-03-28 | 一种串行外设接口的实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100437541C (zh) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100524119C (zh) * | 2007-08-24 | 2009-08-05 | 上海正航电子科技有限公司 | 一种可编程逻辑控制器与扩展模块的接口 |
CN101382927B (zh) * | 2008-09-25 | 2010-06-02 | 杭州爱威芯科技有限公司 | 集成在芯片内的高速串行***接口电路 |
WO2010097043A1 (zh) * | 2009-02-27 | 2010-09-02 | 杭州晟元芯片技术有限公司 | 一种spi接口存储器执行程序方法和装置 |
CN101272405B (zh) * | 2007-03-22 | 2011-08-17 | 北京创毅视通科技有限公司 | 一种接收设备、mmis接口及数据交互方法 |
CN102567261A (zh) * | 2010-12-31 | 2012-07-11 | 联芯科技有限公司 | 增强型spi控制器、增强型spi的通讯***及传送数据方法 |
CN102819512A (zh) * | 2012-06-28 | 2012-12-12 | 惠州市德赛西威汽车电子有限公司 | 一种基于spi的全双工通信装置及其方法 |
CN103092806A (zh) * | 2013-01-18 | 2013-05-08 | 青岛海信宽带多媒体技术有限公司 | 基于spi数据传输时序的数据传输方法和*** |
CN103427945A (zh) * | 2012-09-07 | 2013-12-04 | 万高(杭州)科技有限公司 | 同步串行通信接口的通信方法及该同步串行通信接口 |
CN104679701A (zh) * | 2013-11-29 | 2015-06-03 | 英业达科技有限公司 | 数据传输装置及方法 |
CN104714908A (zh) * | 2013-12-13 | 2015-06-17 | 上海华虹集成电路有限责任公司 | 支持主从模式的spi接口 |
CN104919401A (zh) * | 2013-01-19 | 2015-09-16 | 戴姆勒股份公司 | 具有改善的手指导航模块接口的方向盘 |
CN107015936A (zh) * | 2017-03-13 | 2017-08-04 | 北京海尔集成电路设计有限公司 | 一种SPISlave通讯模块 |
CN109902053A (zh) * | 2017-12-07 | 2019-06-18 | 厦门雅迅网络股份有限公司 | 一种基于双控制器的spi通信方法、终端设备及存储介质 |
CN110601784A (zh) * | 2019-08-07 | 2019-12-20 | 深圳震有科技股份有限公司 | Tdm接口扩展方法及装置、设备、可读存储介质 |
CN110753424A (zh) * | 2019-10-31 | 2020-02-04 | 上海灵信视觉技术股份有限公司 | 一种led驱动芯片的引脚定义及驱动电路 |
CN110955625A (zh) * | 2019-11-22 | 2020-04-03 | 上海麦腾物联网技术有限公司 | 一种基于spi的全双工实时通信的方法及装置 |
CN112506838A (zh) * | 2021-02-03 | 2021-03-16 | 青岛鼎信通讯股份有限公司 | 一种应用于ir46电表检定装置的spi时钟同步方法 |
CN112822002A (zh) * | 2021-01-04 | 2021-05-18 | 北京地平线信息技术有限公司 | 基于spi的通信方法及装置、电子设备和存储介质 |
US20220066979A1 (en) * | 2020-08-27 | 2022-03-03 | Sony Semiconductor Solutions Corporation | Communication device, communication system, and communication method |
CN115733706A (zh) * | 2021-08-31 | 2023-03-03 | 宸芯科技有限公司 | 一种数据传输方法、装置、射频串行接口及存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105824777B (zh) * | 2016-03-18 | 2019-03-08 | 烽火通信科技股份有限公司 | 一种spi总线在ipran设备中的实现方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2335186Y (zh) * | 1997-02-28 | 1999-08-25 | 昆盈企业股份有限公司 | 具有模式转换功能的计算机输入装置 |
TW386204B (en) * | 1997-12-12 | 2000-04-01 | Winbond Electronics Corp | State protocol structure of a serial interface |
US6883715B1 (en) * | 2000-10-11 | 2005-04-26 | Stmicroelectronics, Inc. | Multi-mode smart card, system and associated methods |
GB2375273B (en) * | 2001-04-30 | 2004-07-07 | Nokia Mobile Phones Ltd | Communication interface for an electronic device |
JP2005190202A (ja) * | 2003-12-25 | 2005-07-14 | Toshiba Corp | シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法 |
US20050221894A1 (en) * | 2004-03-31 | 2005-10-06 | Microsoft Corporation | Multi-system game controller that operates in multiple USB modes |
JP2005346123A (ja) * | 2004-05-31 | 2005-12-15 | Toshiba Corp | パラレルインタフェースコネクタを備えたストレージ装置及び同装置に適用される変換コネクタ |
-
2006
- 2006-03-28 CN CNB2006100600792A patent/CN100437541C/zh active Active
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101272405B (zh) * | 2007-03-22 | 2011-08-17 | 北京创毅视通科技有限公司 | 一种接收设备、mmis接口及数据交互方法 |
CN100524119C (zh) * | 2007-08-24 | 2009-08-05 | 上海正航电子科技有限公司 | 一种可编程逻辑控制器与扩展模块的接口 |
CN101382927B (zh) * | 2008-09-25 | 2010-06-02 | 杭州爱威芯科技有限公司 | 集成在芯片内的高速串行***接口电路 |
WO2010097043A1 (zh) * | 2009-02-27 | 2010-09-02 | 杭州晟元芯片技术有限公司 | 一种spi接口存储器执行程序方法和装置 |
US8719517B2 (en) | 2009-02-27 | 2014-05-06 | Hangzhou Synochip Technologies Co. Ltd | Method and apparatus for executing a program by an SPI interface memory |
CN102567261B (zh) * | 2010-12-31 | 2015-08-12 | 联芯科技有限公司 | 增强型spi控制器、增强型spi的通讯***及传送数据方法 |
CN102567261A (zh) * | 2010-12-31 | 2012-07-11 | 联芯科技有限公司 | 增强型spi控制器、增强型spi的通讯***及传送数据方法 |
CN102819512A (zh) * | 2012-06-28 | 2012-12-12 | 惠州市德赛西威汽车电子有限公司 | 一种基于spi的全双工通信装置及其方法 |
CN102819512B (zh) * | 2012-06-28 | 2015-11-18 | 惠州市德赛西威汽车电子股份有限公司 | 一种基于spi的全双工通信装置及其方法 |
CN103427945B (zh) * | 2012-09-07 | 2016-07-20 | 万高(杭州)科技有限公司 | 同步串行通信接口的通信方法及该同步串行通信接口 |
CN103427945A (zh) * | 2012-09-07 | 2013-12-04 | 万高(杭州)科技有限公司 | 同步串行通信接口的通信方法及该同步串行通信接口 |
CN103092806A (zh) * | 2013-01-18 | 2013-05-08 | 青岛海信宽带多媒体技术有限公司 | 基于spi数据传输时序的数据传输方法和*** |
CN104919401A (zh) * | 2013-01-19 | 2015-09-16 | 戴姆勒股份公司 | 具有改善的手指导航模块接口的方向盘 |
CN104679701A (zh) * | 2013-11-29 | 2015-06-03 | 英业达科技有限公司 | 数据传输装置及方法 |
CN104714908B (zh) * | 2013-12-13 | 2017-12-19 | 上海华虹集成电路有限责任公司 | 支持主从模式的spi接口 |
CN104714908A (zh) * | 2013-12-13 | 2015-06-17 | 上海华虹集成电路有限责任公司 | 支持主从模式的spi接口 |
CN107015936A (zh) * | 2017-03-13 | 2017-08-04 | 北京海尔集成电路设计有限公司 | 一种SPISlave通讯模块 |
CN109902053B (zh) * | 2017-12-07 | 2022-07-05 | 厦门雅迅网络股份有限公司 | 一种基于双控制器的spi通信方法、终端设备及存储介质 |
CN109902053A (zh) * | 2017-12-07 | 2019-06-18 | 厦门雅迅网络股份有限公司 | 一种基于双控制器的spi通信方法、终端设备及存储介质 |
CN110601784A (zh) * | 2019-08-07 | 2019-12-20 | 深圳震有科技股份有限公司 | Tdm接口扩展方法及装置、设备、可读存储介质 |
CN110601784B (zh) * | 2019-08-07 | 2020-10-30 | 深圳震有科技股份有限公司 | Tdm接口扩展方法及装置、设备、可读存储介质 |
CN110753424A (zh) * | 2019-10-31 | 2020-02-04 | 上海灵信视觉技术股份有限公司 | 一种led驱动芯片的引脚定义及驱动电路 |
CN110955625A (zh) * | 2019-11-22 | 2020-04-03 | 上海麦腾物联网技术有限公司 | 一种基于spi的全双工实时通信的方法及装置 |
US20220066979A1 (en) * | 2020-08-27 | 2022-03-03 | Sony Semiconductor Solutions Corporation | Communication device, communication system, and communication method |
US11971842B2 (en) * | 2020-08-27 | 2024-04-30 | Sony Semiconductor Solutions Corporation | Communication device, communication system, and communication method for transmitting a serial signal group conforming to a serial peripheral interface |
CN112822002A (zh) * | 2021-01-04 | 2021-05-18 | 北京地平线信息技术有限公司 | 基于spi的通信方法及装置、电子设备和存储介质 |
CN112822002B (zh) * | 2021-01-04 | 2023-07-21 | 北京地平线信息技术有限公司 | 基于spi的通信方法及装置、电子设备和存储介质 |
CN112506838A (zh) * | 2021-02-03 | 2021-03-16 | 青岛鼎信通讯股份有限公司 | 一种应用于ir46电表检定装置的spi时钟同步方法 |
CN115733706A (zh) * | 2021-08-31 | 2023-03-03 | 宸芯科技有限公司 | 一种数据传输方法、装置、射频串行接口及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN100437541C (zh) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1851682A (zh) | 一种串行外设接口的实现方法 | |
CN1570856A (zh) | 用以防止微处理器管线中的停滞的装置及方法 | |
CN101060457A (zh) | 基于光纤的高速串行工业实时通信总线***及其控制方法 | |
CN1713164A (zh) | 可自主处理多事务传输要求的dma控制器及数据传输方法 | |
CN1881934A (zh) | 微处理器、网络***和通信方法 | |
CN101046786A (zh) | 一种实现高效dma传输的dma控制器及传输方法 | |
CN1394310A (zh) | 处理器间通信*** | |
CN1570907A (zh) | 多处理器*** | |
CN1888994A (zh) | 多串行总线无源背板 | |
CN1908885A (zh) | 静态存储器接口装置及其数据传输方法 | |
CN1808284A (zh) | 多采集通道的串行数据传输***及控制方法 | |
CN1293739C (zh) | 高速数据链路控制协议发送处理模块及其数据处理方法 | |
CN1949184A (zh) | 一种芯片验证的方法及*** | |
US8074232B2 (en) | Method for improving the communication of the human interface device | |
CN101299207A (zh) | 微处理器***总线与微处理器接口总线转换装置及方法 | |
CN1818893A (zh) | ***设备的lpc总线接口时序转换方法及转换装置 | |
CN1106097C (zh) | 含有两个缓冲器的帧同步器 | |
CN1639670A (zh) | 在不同时钟频率总线之间传输数据 | |
CN1189822C (zh) | 一种异常逻辑业务仿真测试装置 | |
CN1905755A (zh) | 一种sdh***支路板上光板时隙时分优化配置方法 | |
CN205283577U (zh) | 一种通过高速总线扩展多通道rs422/485接口的装置 | |
CN102722143B (zh) | 采用复杂可编程逻辑器件扩展数字信号处理器端口的方法 | |
CN1399749A (zh) | 根据应用项的通信类型综合通信支持的方法和设备 | |
CN1417985A (zh) | 通用串行总线复合装置及其实现方法 | |
CN1934551A (zh) | 数据转发控制*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |