CN104658596A - 一种抗噪声的延迟计数器 - Google Patents

一种抗噪声的延迟计数器 Download PDF

Info

Publication number
CN104658596A
CN104658596A CN201510052160.5A CN201510052160A CN104658596A CN 104658596 A CN104658596 A CN 104658596A CN 201510052160 A CN201510052160 A CN 201510052160A CN 104658596 A CN104658596 A CN 104658596A
Authority
CN
China
Prior art keywords
pointer
input pointer
output
counter
delay counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510052160.5A
Other languages
English (en)
Other versions
CN104658596B (zh
Inventor
亚历山大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Sinochip Semiconductors Co Ltd
Original Assignee
Xian Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Sinochip Semiconductors Co Ltd filed Critical Xian Sinochip Semiconductors Co Ltd
Priority to CN201510052160.5A priority Critical patent/CN104658596B/zh
Publication of CN104658596A publication Critical patent/CN104658596A/zh
Application granted granted Critical
Publication of CN104658596B publication Critical patent/CN104658596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明涉及一种抗噪声的延迟计数器，包括δfb反馈延迟电路、采样电路、数字滤波器、输入计数器、输出计数器和FIFO。本发明解决了现有的存储器延迟计数器存在输出指针到输入指针的位置发生错误，读指令的数据在错误的周期输出的技术问题，本发明通过增加数字滤波器，保证hold信号出现的位置不会发生改变，从而保证hold信号周期性的出现随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。实现方式简单。

Description

一种抗噪声的延迟计数器
技术领域
本发明涉及半导体DRAM存储器设计领域，具体涉及一种抗噪声的延迟计数器。
背景技术
计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。人们对速度要求越来越快，存储器的时钟就越来越小。所以噪声对产品性能的影响越来越大。
存储器的延迟计数器是用来实现存储器的读指令的。每当一个读指令，用户期望在一个固定延迟周期(用户可以配置)后的时钟上升沿得到期望的数据，如图1所示为DRAM存储器读指令操作示意图，图中延迟周期为6。为了实现上述读操作，DRAM存储器一般分3步完成：
Step A：存储器接受外部读指令，产生内部时钟clk_rcv，内部时钟clk_rcv和外部时钟clk的延迟为δ0；
Step B：利用内部时钟计数
Step C：在计数器结束输出数据，从内部时钟到数据有效的时间为δ1
如图2所示，有两个显而易见的问题：
1、输出数据无法与外部时钟clk对齐；
2、随着时钟周期越来越小，内部延迟(δ0+δ1)有可能大于一个时钟周期，如图2数据有可能在第5/6/7...个时钟周期出现。
为了解决上述问题，DRAM存储器引入数字延迟锁相环DLL，产生内部时钟clk_rcv的一个延迟时钟clk_dll，延迟时钟clk_dll和外部时钟clk的相位差为δ1，如图3所示，如果数字延迟锁相环DLL产生的延迟时钟clk_dll和内部时钟clk_rcv的延迟δdll，满足δdll＝N*Tck-(δ0+δ1)，这样由延迟时钟clk_dll输出的数据和外部时钟完全对齐。
如图4、图5所示，DRAM延迟计数器利用δfb延迟电路产生一个hold信号用来保证输出指针(output pointer)到输入指针(input pointer)的时序关系。如果δfb＝δ0+δ1，那么clk_fb和clk_rcv相位就完全对齐了。每当用户设定DRAM延迟周期之后，hold信号就会周期性的出现以保证随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。在理想情况下(电压/温度/工艺不变)，hold信号出现的位置不会发生改变，同样输入指针和输出指针的位置也不会改变如图6所示。
但是当***发生噪声的时候，hold信号产生受建立/保持时间的影响会发生错误。从而导致输出指针到输入指针的位置发生错误，最终导致读指令的数据在错误的周期输出如图7所示。
发明内容
为了解决现有的存储器延迟计数器存在输出指针到输入指针的位置发生错误，读指令的数据在错误的周期输出的技术问题，本发明提供一种抗噪声的延迟计数器。
本发明的技术解决方案：
一种抗噪声的延迟计数器，其特殊之处在于：包括
δfb反馈延迟电路：用于对延迟时钟clk_dll进行处理产生hold信号：
采样电路：用于对hold信号进行采样，输出当前hold置位的输入指针和上N次hold置位输入指针值；
数字滤波器：接收采样电路输出的当前hold置位的输入指针和上N次hold置位输入指针值，并进行比较输出允许hold置位输入指针：
输入计数器：用于对允许hold置位输入指针进行计数，输出输入指针；
输出计数器：用于对延迟时钟clk_dll进行计数输出输出指针，输出输入指针；
FIFO：用于接收输入指针、输出指针以及读指针输出延迟计数后的读指令。
上述δfb反馈延迟电路hold信号用来保证输出指针到输入指针的时序关系。
上述上N次hold置位输入指针值中的N满足：N＞0。
本发明所具有的优点：
本发明通过增加数字滤波器，保证hold信号出现的位置不会发生改变，从而保证hold信号周期性的出现随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。实现方式简单。
附图说明
图1为DRAM存储器读指令操作示意图；
图2为读指令分解图一示意图；
图3为读指令分解图二示意图；
图4为DLL基本原理示意图；
图5为延迟计数器基本示意图；
图6为正确的hold信号示意图；
图7为错误的hold信号示意图；
图8为本发明延迟计数器的结构示意图。
具体实施方式
DRAM存储器引入数字延迟锁相环DLL，产生内部时钟clk_rcv的一个延迟时钟clk_dll，延迟时钟clk_dll和外部时钟clk的相位差为δ1，如果数字延迟锁相环DLL产生的延迟时钟clk_dll和内部时钟clk_rcv的延迟δdll，满足δdll＝N*Tck-(δ0+δ1)，这样由延迟时钟clk_dll输出的数据和外部时钟完全对齐。
DRAM延迟计数器利用δfb反馈延迟电路产生一个hold信号用来保证输出指针到输入指针的时序关系。如果δfb＝δ0+δ1，那么clk_fb和clk_rcv相位就完全对齐了。每当用户设定DRAM延迟周期之后，hold信号就会周期性的出现以保证随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。在理想情况下(电压/温度/工艺不变)，hold信号出现的位置不会发生改变；但是当***发生噪声的时候，hold信号产生受建立/保持时间的影响会发生错误。在hold信号置位输入指针时加入数字滤波器。
如图8所示，一种抗噪声的延迟计数器，包括δfb反馈延迟电路：用于对延迟时钟clk_dll进行处理产生hold信号：采样电路：用于对hold信号进行采样，输出当前hold置位的输入指针和上N次hold置位输入指针值(N＞0)；数字滤波器：接收采样电路输出的当前hold置位的输入指针和上N次hold置位输入指针值，并进行比较输出允许hold置位输入指针：输入计数器：用于对允许hold置位输入指针进行计数，输出输入指针；输出计数器：用于对延迟时钟clk_dll进行计数输出输出指针，输出输入指针；FIFO：用于接收输入指针、输出指针以及读指针输出延迟计数后的读指令。

Claims (3)

1.一种抗噪声的延迟计数器，其特征在于：包括
δfb反馈延迟电路：用于对延迟时钟clk_dll进行处理产生hold信号：
采样电路：用于对hold信号进行采样，输出当前hold置位的输入指针和上N次hold置位输入指针值；
数字滤波器：接收采样电路输出的当前hold置位的输入指针和上N次hold置位输入指针值，并进行比较输出允许hold置位输入指针：
输入计数器：用于对允许hold置位输入指针进行计数，输出输入指针；
输出计数器：用于对延迟时钟clk_dll进行计数输出输出指针，输出输入指针；
FIFO：用于接收输入指针、输出指针以及读指针输出延迟计数后的读指令。
2.根据权利要求1所述的抗噪声的延迟计数器，其特征在于：所述δfb反馈延迟电路hold信号用来保证输出指针到输入指针的时序关系。
3.根据权利要求1或2所述的抗噪声的延迟计数器，其特征在于：所述上N次hold置位输入指针值中的N满足：N＞0。
CN201510052160.5A 2015-01-30 2015-01-30 一种抗噪声的延迟计数器 Active CN104658596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510052160.5A CN104658596B (zh) 2015-01-30 2015-01-30 一种抗噪声的延迟计数器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510052160.5A CN104658596B (zh) 2015-01-30 2015-01-30 一种抗噪声的延迟计数器

Publications (2)

Publication Number Publication Date
CN104658596A true CN104658596A (zh) 2015-05-27
CN104658596B CN104658596B (zh) 2018-01-19

Family

ID=53249624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510052160.5A Active CN104658596B (zh) 2015-01-30 2015-01-30 一种抗噪声的延迟计数器

Country Status (1)

Country Link
CN (1) CN104658596B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145894A1 (en) * 2004-12-30 2006-07-06 Si-Hong Kim Apparatus and method for latency control in high frequency synchronous semiconductor device
CN101364426A (zh) * 2007-08-08 2009-02-11 联发科技股份有限公司 存储器控制电路及其方法
CN101465632A (zh) * 2007-12-21 2009-06-24 瑞昱半导体股份有限公司 采样电路与采样方法
CN204480671U (zh) * 2015-01-30 2015-07-15 西安华芯半导体有限公司 一种抗噪声的延迟计数器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145894A1 (en) * 2004-12-30 2006-07-06 Si-Hong Kim Apparatus and method for latency control in high frequency synchronous semiconductor device
CN101364426A (zh) * 2007-08-08 2009-02-11 联发科技股份有限公司 存储器控制电路及其方法
CN101465632A (zh) * 2007-12-21 2009-06-24 瑞昱半导体股份有限公司 采样电路与采样方法
CN204480671U (zh) * 2015-01-30 2015-07-15 西安华芯半导体有限公司 一种抗噪声的延迟计数器

Also Published As

Publication number Publication date
CN104658596B (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
US20130249719A1 (en) Scheme for balancing skew between lanes of high-speed serial digital interface
CN103258561A (zh) 半导体装置的数据输出定时控制电路
CN201663588U (zh) 一种实现多相位时钟分数分频的装置
CN109687867A (zh) 一种无晶振usb设备时钟校准方法及校准电路
CN106026994A (zh) 一种基于pvtm的宽电压时钟拉伸电路
CN103558753A (zh) 一种高分辨率时钟检测方法和装置
CN103197139A (zh) 时钟频率测试方法和时钟频率测试电路
CN105353600A (zh) 一种应用于阵列***的高精度低功耗三段式tdc电路
CN104283561B (zh) 一种异步时钟并串转换半周期输出电路
CN204065906U (zh) 多路同步信号产生装置
CN102175337B (zh) 温度传感器
CN102790605B (zh) 异步信号同步器
CN204480671U (zh) 一种抗噪声的延迟计数器
CN104113304A (zh) 两相互不交叠时钟电路及其方法
CN108039883B (zh) 一种锁相环输出时钟信号稳定度的检测方法及设备
CN104954014B (zh) 一种超前-滞后型数字鉴相器结构
CN103684423A (zh) 可变的同步时钟分频电路
CN102931969B (zh) 数据提取的方法与装置
KR100656462B1 (ko) 반도체 메모리 장치의 데이터 출력 클럭 생성 회로 및 방법
CN102280129B (zh) 闪速存储器及其读取电路
CN104184456A (zh) 用于io接口的低频多相位差分时钟树型高速低功耗串行器
CN107943205B (zh) Ddr可综合物理层中用延迟链计算时钟周期的电路及方法
CN107247183B (zh) 一种相位测量***及方法
CN104658596A (zh) 一种抗噪声的延迟计数器
CN104391817A (zh) 与***设备同步的电子***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant