CN103558753A - 一种高分辨率时钟检测方法和装置 - Google Patents

Abstract

本发明公开了一种高分辨率时钟检测方法和装置，该方案利用根据接收的外部参考时钟信号而生成的多个不同相位的内部参考时钟信号分别对输入的脉冲信号进行监控，并根据监控结果确定出最先监控到脉冲信号产生上升沿的内部参考时钟信号，然后再根据确定出的内部参考时钟信号和预先指定的工作时钟信号之间的时间延迟值，对脉冲信号产生上升沿时的时间值进行校准，从而在不提高外部参考时钟信号频率的基础上，有效的提高了测量分辨率，避免了现有技术中在频率较低的参考时钟下无法实现较高的测量分辨率的缺陷。

Description

一种高分辨率时钟检测方法和装置

技术领域

本发明涉及时间测量技术领域，尤其涉及一种高分辨率时钟检测方法和装置。

背景技术

在时间测量技术领域，精确到分、秒的精度已经可以满足人们的日常需求，但是在一些特殊应用领域，比如工业自动化、通信网络和电力传输等，对时间测量的精度提出了越来越高的要求。

目前，时间测量的最简单的方法是脉冲计数法，即利用参考时钟CLK对脉冲信号（比如秒脉冲信号）产生上升沿的时间进行测量，这种方法的测量分辨率主要取决于参考时钟的频率的高低，即想要实现较高的测量分辨率，只能相应的提高参考时钟的频率。比如，在1GHZ的频率下才能达到1ns的测量分辨率，然而要实现稳定的频率为1GHZ的参考时钟和相应的高速电路是相当困难的，并且误差也非常大，使得单纯的提高参考时钟的频率来提高测量分辨率的该方案很不可行。

另外，目前还有一种基于游标卡尺原理，利用由两列细微差别的延迟单元建立的差分延迟线来实现较高的测量分辨率的测量方法，该方法主要用于测量时间间隔，并且由于利用延迟单元和布线资源，因此实现复杂度比较高。

因此，目前还没有一种时间测量方法能够在频率较低的参考时钟下实现较高的测量分辨率。

发明内容

本发明实施例提供一种高分辨率时钟检测方法和装置，用以解决现有技术中在频率较低的参考时钟下无法实现较高的测量分辨率的问题。

本发明实施例采用以下技术方案：

一种高分辨率时钟检测方法，包括：

根据接收的外部参考时钟信号，生成多个不同相位的内部参考时钟信号；所述内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

在生成的每个内部参考时钟信号下，分别对输入的脉冲信号进行监控，确定与每个内部参考时钟信号分别对应的监控状态信号在所述脉冲信号产生上升沿时的当前电平值集合；

根据预先设置的与每个内部参考时钟信号分别对应的监控状态信号的电平值集合和最先监控到所述脉冲信号产生上升沿的内部参考时钟信号这二者的对应关系，确定与所述当前电平值集合对应的内部参考时钟信号；

根据确定出的内部参考时钟信号与预先指定的工作时钟信号之间的时间延迟值，对所述脉冲信号产生上升沿时的时间值进行校准；其中，所述工作时钟信号为多个内部参考时钟信号中的任意一个；所述时间值是对工作在所述工作时钟信号下的计数器进行采样得到的。

可选的，所述内部参考时钟信号的个数根据初始测量分辨率和目的测量分辨率的比值确定，且任意两个内部参考时钟信号之间的时间延迟值是所述目的测量分辨率的整数倍。

可选的，初始测量分辨率和目的测量分辨率的比值为偶数；则

根据接收的外部参考时钟信号，生成多个不同相位的内部参考时钟信号，具体包括：

根据接收的外部参考时钟信号，生成指定个数的不同相位的第一内部参考时钟信号；所述指定个数为初始测量分辨率和目的测量分辨率的比值的二分之一；所述第一内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

对所述第一内部参考时钟信号进行反向处理，得到与所述第一内部参考时钟信号分别对应的第二内部参考时钟信号；

将所述第一内部参考时钟信号和所述第二内部参考时钟信号作为内部参考时钟信号输出。

可选的，在生成的每个内部参考时钟信号下，分别对输入的脉冲信号进行监控，确定所述当前电平值集合，具体包括：

在每个内部参考时钟信号的上升沿下，分别对所述脉冲信号的上升沿进行监控，确定所述脉冲信号产生上升沿时与每个内部参考时钟信号对应的监控状态信号；

利用所述工作时钟信号对确定的所述监控状态信号进行同步处理，得到同步后的监控状态信号；

根据同步后的监控状态信号的当前电平值，确定所述当前电平值集合。

一种高分辨率时钟检测装置，包括：

内部参考时钟信号生成单元，用于根据接收的外部参考时钟信号，生成多个不同相位的内部参考时钟信号；所述内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

当前电平值集合确定单元，用于在内部参考时钟信号生成单元生成的每个内部参考时钟信号下，分别对输入的脉冲信号进行监控，确定与每个内部参考时钟信号分别对应的监控状态信号在所述脉冲信号产生上升沿时的当前电平值集合；

内部参考时钟信号确定单元，用于根据预先设置的与每个内部参考时钟信号分别对应的监控状态信号的电平值集合和最先监控到所述脉冲信号产生上升沿的内部参考时钟信号这二者的对应关系，确定与当前电平值集合确定单元确定的所述当前电平值集合对应的内部参考时钟信号；

时间值校准单元，用于根据内部参考时钟信号确定单元确定出的内部参考时钟信号与预先指定的工作时钟信号之间的时间延迟值，对所述脉冲信号产生上升沿时的时间值进行校准；其中，所述工作时钟信号为多个内部参考时钟信号中的任意一个；所述时间值是对工作在所述工作时钟信号下的计数器进行采样得到的。

可选的，所述内部参考时钟信号的个数根据初始测量分辨率和目的测量分辨率的比值确定，且任意两个内部参考时钟信号之间的时间延迟值是所述目的测量分辨率的整数倍。

可选的，初始测量分辨率和目的测量分辨率的比值为偶数；则

内部参考时钟信号生成单元，具体包括：

第一生成模块，用于根据接收的外部参考时钟信号，生成指定个数的不同相位的第一内部参考时钟信号；所述指定个数为初始测量分辨率和目的测量分辨率的比值的二分之一；所述第一内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

第二生成模块，用于对第一生成模块生成的所述第一内部参考时钟信号进行反向处理，得到与所述第一内部参考时钟信号分别对应的第二内部参考时钟信号；

内部参考时钟信号输出模块，用于将第一生成模块生成的所述第一内部参考时钟信号和第二生成模块生成的所述第二内部参考时钟信号作为内部参考时钟信号输出。

可选的，当前电平值集合确定单元，具体包括：

监控状态信号确定模块，用于在每个内部参考时钟信号的上升沿下，分别对所述脉冲信号的上升沿进行监控，确定所述脉冲信号产生上升沿时与每个内部参考时钟信号对应的监控状态信号；

同步模块，用于利用所述工作时钟信号对监控状态信号确定模块确定的所述监控状态信号进行同步处理，得到同步后的监控状态信号；

当前电平值集合确定模块，用于根据同步模块同步后的监控状态信号的当前电平值，确定所述当前电平值集合。

本发明实施例的有益效果如下：

本发明实施例利用根据接收的外部参考时钟信号而生成的多个不同相位的内部参考时钟信号分别对输入的脉冲信号进行监控，并根据监控结果确定出最先监控到脉冲信号产生上升沿的内部参考时钟信号，然后再根据确定出的内部参考时钟信号和预先指定的工作时钟信号之间的时间延迟值，对脉冲信号产生上升沿时的时间值进行校准，从而在不提高外部参考时钟信号频率的基础上，有效的提高了测量分辨率，避免了现有技术中在频率较低的参考时钟下无法实现较高的测量分辨率的缺陷。

附图说明

图1为本发明实施例提供的一种高分辨率时钟检测方法的实现示意图；

图2为本发明实施例提供的一种用于实现上述方法的高分辨率时钟检测***实现框图；

图3为本发明实施例提供的第奇数个监控单元的电路实现框图；

图4为本发明实施例提供的第偶数个监控单元的电路实现框图；

图5为本发明实施例提供的N=8时的监控单元内部各个信号的时序图；

图6为本发明实施例提供的***时间采样单元的实现框图；

图7为本发明实施例提供的跨数据时钟域数据采集子单元的电路实现框图；

图8为本发明实施例提供的监控辨别子单元的实现电路框图；

图9为本发明实施例提供的一种高分辨率时钟检测装置的结构示意图。

具体实施方式

为了解决现有技术中在频率较低的参考时钟下无法实现较高的测量分辨率的问题，本发明实施例提供一种高分辨率时钟检测方案。该方案利用根据接收的外部参考时钟信号而生成的多个不同相位的内部参考时钟信号分别对输入的脉冲信号进行监控，并根据监控结果确定出最先监控到脉冲信号产生上升沿的内部参考时钟信号，然后再根据确定出的内部参考时钟信号和预先指定的工作时钟信号之间的时间延迟值，对脉冲信号产生上升沿时的时间值进行校准，从而在不提高外部参考时钟信号频率的基础上，有效的提高了测量分辨率，避免了现有技术中在频率较低的参考时钟下无法实现较高的测量分辨率的缺陷。

以下结合说明书附图对本发明的实施例进行说明，应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限制本发明。并且在不冲突的情况下，本说明中的实施例及实施例的特征可以互相结合。

本发明实施例提供一种高分辨率时钟检测方法，如图1所示为该方法的实现流程图，该方法可应用于可编程逻辑器件（Field Programmable Gate Array，FPGA）芯片上，主要包括下述步骤：

步骤11，根据接收的外部参考时钟信号，生成多个不同相位的内部参考时钟信号；其中，生成的多个不同相位的内部参考时钟信号的频率与外部参考时钟信号的频率相同；

具体的，内部参考时钟信号的个数可以根据初始测量分辨率和目的测量分辨率的比值确定，且任意两个内部参考时钟信号之间的时间延迟值应该是所述目的测量分辨率的整数倍。其中，测量分辨率即测量精度，初始测量分辨率是直接利用外部参考时钟信号进行测量得到的测量精度，其取决于外部参考时钟信号的频率的大小，而目的测量分辨率则是用户想要达到的测量精度，可以根据用户需求自行设定；而任意两个内部参考时钟信号之间的时间延迟值则是利用该两个内部参考时钟信号的相位差来确定的。

比如输入的外部参考时钟信号的频率为125MHz，则初始测量分辨率为8ns，而用户设定目的测量分辨率为1ns，则需要根据该频率为125MHz的外部参考时钟信号生成8个频率同样为125MHz、但相位互不相同的内部参考时钟信号。

可选的，当初始测量分辨率和目的测量分辨率的比值为偶数时，还可以按照如下方法生成内部参考时钟信号：

首先根据接收的外部参考时钟信号，生成指定个数的不同相位的第一内部参考时钟信号；其中，指定个数为初始测量分辨率和目的测量分辨率的比值的二分之一；生成的第一内部参考时钟信号的频率与外部参考时钟信号的频率相同；然后对生成的第一内部参考时钟信号进行反向处理，得到与第一内部参考时钟信号分别对应的第二内部参考时钟信号；最后将第一内部参考时钟信号和第二内部参考时钟信号作为内部参考时钟信号输出。

依然以初始测量分辨率为8ns和目的测量分辨率为1ns为例，此时，初始测量分辨率和目的测量分辨率的比值为8，则首先生成4个第一内部参考时钟信号，相位分别为0度，45度、90度和135度；然后将这4个第一内部参考时钟信号进行反向处理，得到与其分别对应的第二内部参考时钟信号，相位分别为180度，-45度，-90度，-135度；最后，将第一内部参考时钟信号和第二内部参考时钟信号作为内部参考时钟信号输出。

步骤12，在生成的每个内部参考时钟信号下，分别对输入的脉冲信号进行监控，确定与每个内部参考时钟信号分别对应的监控状态信号在该脉冲信号产生上升沿时的当前电平值集合；

具体的，该步骤中在每个内部参考时钟信号的上升沿下，分别对输入的脉冲信号的上升沿进行监控，先确定该脉冲信号产生上升沿时与每个内部参考时钟信号对应的监控状态信号；然后利用预先指定的工作时钟信号对确定的上述监控状态信号进行同步处理，得到同步后的监控状态信号；最后根据同步后的监控状态信号的当前电平值，确定当前电平值集合。

其中，预先制定的工作时钟信号可以为生成的多个内部参考时钟信号中的任意一个。

步骤13，根据预先设置的与每个内部参考时钟信号分别对应的监控状态信号的电平值集合和最先监控到所述脉冲信号产生上升沿的内部参考时钟信号这二者的对应关系，确定与上述当前电平值集合对应的内部参考时钟信号；

步骤14，根据确定出的内部参考时钟信号与预先指定的工作时钟信号之间的时间延迟值，对上述脉冲信号产生上升沿时的时间值进行校准。

其中，上述脉冲信号产生上升沿时的时间值是对工作在指定的工作时钟信号下的计数器进行采样得到的。

本发明实施例利用根据接收的外部参考时钟信号而生成的多个不同相位的内部参考时钟信号分别对输入的脉冲信号进行监控，并根据监控结果确定出最先监控到脉冲信号产生上升沿的内部参考时钟信号，然后再根据确定出的内部参考时钟信号和预先指定的工作时钟信号之间的时间延迟值，对脉冲信号产生上升沿时的时间值进行校准，从而在不提高外部参考时钟信号频率的基础上，有效的提高了测量分辨率，避免了现有技术中在频率较低的参考时钟下无法实现较高的测量分辨率的缺陷。

下面基于上述原理对本发明提供的高分辨率时钟检测方法做详细介绍。

如图2所示，为本发明实施例提供的一种用于实现上述方法的高分辨率时钟检测***实现框图。该***主要由4个部分组成：锁相环（Phase Locked Loop，PLL）单元，监控单元，***时间采样单元和***时间控制器，其中，PLL单元为FPGA芯片中自带的单元，为后续单元产生不同相位的参考时钟信号；监控单元实现在不同相位的内部参考时钟信号下对输入的脉冲信号进行监控；***时间采样单元根据监控单元监控到的监控结果对***时间进行校准；***时间控制器对***时间进行维护。其中，N为初始测量分辨率和目的测量分辨率的比值，CLK为外部参考时钟信号，而CLK1～CLKN/2为第一内部参考时钟信号，SIGNAL为脉冲信号，RST为复位信号，后续会对该信号的作用进行说明。

参考图2，PLL单元中生成的N/2个第一内部参考时钟信号，分别输入对应的监控单元中，其中，CLK1输入监控单元1和监控单元2中，CLK2输入监控单元3和监控单元4中，以此类推，CLKN/2输入监控单元N-1和监控单元N中。需要说明的是，该图2中是N为偶数时的高分辨率时钟检测***实现框图，当N为奇数时，则PLL单元可以直接生成N个内部参考时钟信号，分别输入到对应的监控单元1～N中。

参考图2，N个监控单元主要实现对SIGNAL信号的上升沿的监控。其中，监控单元共分为两类，第奇数个监控单元为一类，第偶数个监控单元为一类。以监控单元1和监控单元2为例，由于CLK1同时输入监控单元1和监控单元2中，因此在监控单元2中，针对CLK1做反向处理，也就是说，监控单元1中是在CLK1的上升沿下监控SIGNAL信号的上升沿，而监控单元2中是在CLK1的下降沿下监控SIGNAL信号的上升沿。

如图3和图4所示，分别为第奇数个监控单元的电路实现框图和第偶数个监控单元的电路实现框图。参考图3，该监控单元主要由4个D触发器和2个与非门组成，其中，左上角的第一与非门31和第一D触发器32实现监控状态信号M的生成，该部分中，第一与非门31的一个输入端输入RST信号，另一个输入端与第一D触发器32的输出端连接，第一与非门31的输出端与第一D触发器32的数据输入端连接，而CLK输入第一D触发器32的时钟输入端，当RST为低电平时，监控单元处于初始化状态，第一D触发器32的输出一直为低电平，可以保证在监控到SIGNAL信号的上升沿时M_LATCH信号也保持为低电平；左下方的第二D触发器33、第三D触发器34和第二与非门35构成一个上升沿触发条件生成器，该部分中，SIGNAL信号输入第二D触发器33的数据输入端，而CLK分别输入第二D触发器33和第三D触发器34的时钟输入端，第二D触发器33的输出端与第三D触发器34的数据输入端以及第二与非门35的一个输入端连接，第三D触发器34的输出端与第二与非门35的另一个输入端连接，第二与非门35的输出端与第四D触发器36的使能端连接，当SIGNAL信号发生上升沿时，将生成一个高电平的脉冲；第四D触发器36当检测到高电平时，则锁定当前的监控状态，并输出M_LATCH信号。图4相对于图3来说，只是针对输入的CLK多了一个反相器，在此不再赘述。如图5所示，为N=8时的上述监控单元内部各个信号的时序图，其中，CLK1、CLK2、CLK3和CLK4的相位分别为0度，45度、90度和135度。

需要说明的是，上述图3和图4中的电路只是本发明实施例中的一个具体实施方式，实际应用中，只要是能够实现对SIGNAL信号的上升沿的监控功能的由其他器件组成的电路均可。

参考图2，***时间采样单元主要实现在SIGNAL的上升沿时对***时间进行校准。如图6所示，为***时间采样单元的实现框图。该单元主要由3个子单元组成：跨时钟域数据采集子单元；监控辨别子单元；***时间采样处理子单元。该***时间采样单元工作在CLK1下。本发明实施例中将CLK1为指定的工作时钟信号。

其中，跨时钟域数据采集子单元主要实现对监控单元输出的M_LATCH信号进行同步处理，由于N个M_LATCH信号是在N/2个时钟域的上、下沿下监控得到的结果，而***时间采集子单元是工作在CLK1下，因此，必须做同步化处理，使得后续子单元可以根据监控结果作出相应处理。如图7所示，为跨时钟域数据采集子单元的电路实现框图，其中，为了保证N个监控单元已经完成对SIGNAL信号的上升沿监控，并输出M_LATCH信号，本子单元在对SIGNAL信号延迟3个时钟与延迟2个时钟做与非操作，作为同步化处理的使能开关，锁定N个M_LATCH信号，并输出N个M_SYCN信号和1个有效信号M_SYNC_VAL，通知后续单元进行处理。

参考图6，监控辨别子单元主要用于辨别第几个监控单元最早监控到SIGNAL信号产生上升沿的。如下表1所示，为N=8时的M_SYNC信号所有状态输出表。

表1：

从表1中可看出，N为8时一共有16种可能，其中“1”表示M_SYNC信号为高电平，“0”表示M_SYNC信号为低电平，结合图5提供的时序图可以得知，如果第1个监控单元最早监控到SIGNAL信号上升沿，则得到的M_SYNC信号的状态应该是状态1或状态9；以此类推，如果第2个监控单元最早监控到SIGNAL信号上升沿，则得到的M_SYNC信号的状态应该是状态2或状态10表示；如果第3个监控单元最早监控到SIGNAL信号上升沿，则得到的M_SYNC信号的状态应该是状态3或状态11；如果第4个监控单元最早监控到SIGNAL信号上升沿，则得到的M_SYNC信号的状态应该是状态4或状态12；如果第5个监控单元最早监控到SIGNAL信号上升沿，则得到的M_SYNC信号的状态应该是状态5或状态13；如果第6个监控单元最早监控到SIGNAL信号上升沿，则得到的M_SYNC信号的状态应该是状态6或状态14；如果第7个监控单元最早监控到SIGNAL信号上升沿，则得到的M_SYNC信号的状态应该是状态7或状态15；如果第8个监控单元最早监控到SIGNAL信号上升沿，则得到的M_SYNC信号的状态应该是状态8或状态16。需要说明的是，当N为其它偶数值时，也有该类似特性。

从上述表1可知，表示相同监控单元的两个状态的M_SYNC信号相互反向，例如，状态2和状态10，各个M_SYNC信号互为相反，我们可以将两个状态统一化处理，作为监控单元的唯一标识，后续模块只需要识别该唯一标识就可识别出是具体哪个监控单元最早监控到SIGNAL信号上升沿，继而做出相应的处理。如图8所示，为该监控辨别子单元的实现电路框图，当M_SYNC1为高电平时，N个M_SYNC信号做反向处理，并锁存在寄存器中输出，反之，N个M_SYNC信号保持原来电平，并锁存在寄存器中输出。

参考图6，***时间采样处理子单元主要实现***时间采样和校准的功能，主要包括两个部分：***时间采样和***时间校准。首先，***时间采样部分在CLK1下当SIGNAL信号产生的上升沿时，对***时间进行采样，得到***时间的采样初始值；然后，当M_PRO_VAL信号为高电平时，即说明N个M_RPO信号有效，则开始对N个M_PRO信号进行电平值统计，然后确定出第几个监控单元最早监控到SIGNAL信号产生上升沿的，最后根据确定出来的监控单元的CLK（第偶数个监控单元要根据通过反相器之后的CLK）与CLK1之间的时间延迟值对采样初始值进行校准。

根据上述表1中的数据，对采样初始值进行校准可以具体包括：采样值初始值减去L×DELAY，得到最终的SIGNAL信号上升沿***时间采样值，其中L为M_PRO（L>0）信号为高电平值的个数，DELAY为相邻监控单元的固定时钟延迟，等于目的分辨率的值，例如，目的检测分辨率为1ns时，DELAY为1ns。

参考图2，***时间控制器主要实现对***时间的维护，所维护的***时间的格式可以为时钟同步协议（Precision Time Protocol，PTP）***时间格式，也可以是其他***时间格式。

本发明实施例利用根据接收的外部参考时钟信号而生成的多个不同相位的内部参考时钟信号分别对输入的脉冲信号进行监控，并根据监控结果确定出最先监控到脉冲信号产生上升沿的内部参考时钟信号，然后再根据确定出的内部参考时钟信号和预先指定的工作时钟信号之间的时间延迟值，对脉冲信号产生上升沿时的时间值进行校准，从而在不提高外部参考时钟信号频率的基础上，有效的提高了测量分辨率，避免了现有技术中在频率较低的参考时钟下无法实现较高的测量分辨率的缺陷。

另外，在实际应用中，由于本发明实施例提供的上述方法可以在FPGA芯片内部实现，因此还具有以下优点：

1、通用性强，可移植性好，对FPGA芯片的资源利用少，实现性能高；

2、在不提高外部参考时钟信号频率的基础上，有效的提高了测量分辨率，有效的避免了为达到较高的测量分辨率而提高外部参考时钟信号的频率所导致的对器件速度和稳定性的苛刻要求。

基于上述提供的高分辨率时钟检测方法，本发明实施例还提供了一种高分辨率时钟检测装置，如图9所示，包括：内部参考时钟信号生成单元91、当前电平值集合确定单元92、内部参考时钟信号确定单元93和时间值校准单元94，其中：

内部参考时钟信号生成单元91对应于上述实施例中的PLL单元，用于根据接收的外部参考时钟信号，生成多个不同相位的内部参考时钟信号；所述内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

当前电平值集合确定单元92对应于上述实施例中的监控单元以及***时间采样单元中的跨时钟域数据采集子单元，用于在内部参考时钟信号生成单元91生成的每个内部参考时钟信号下，分别对输入的脉冲信号进行监控，确定与每个内部参考时钟信号分别对应的监控状态信号在所述脉冲信号产生上升沿时的当前电平值集合；

内部参考时钟信号确定单元93对应于上述实施例中的***时间采样单元中的监控辨别子单元，用于根据预先设置的与每个内部参考时钟信号分别对应的监控状态信号的电平值集合和最先监控到所述脉冲信号产生上升沿的内部参考时钟信号这二者的对应关系，确定与当前电平值集合确定单元92确定的所述当前电平值集合对应的内部参考时钟信号；

时间值校准单元94对应于上述实施例中的***时间采样处理子单元，用于根据内部参考时钟信号确定单元93确定出的内部参考时钟信号与预先指定的工作时钟信号之间的时间延迟值，对所述脉冲信号产生上升沿时的时间值进行校准；其中，所述工作时钟信号为多个内部参考时钟信号中的任意一个；所述时间值是对工作在所述工作时钟信号下的计数器进行采样得到的。

其中，所述内部参考时钟信号的个数可以根据初始测量分辨率和目的测量分辨率的比值确定，且任意两个内部参考时钟信号之间的时间延迟值是所述目的测量分辨率的整数倍。

当初始测量分辨率和目的测量分辨率的比值为偶数时，内部参考时钟信号生成单元91，可以具体包括：

第一生成模块911，用于根据接收的外部参考时钟信号，生成指定个数的不同相位的第一内部参考时钟信号；所述指定个数为初始测量分辨率和目的测量分辨率的比值的二分之一；所述第一内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

第二生成模块912，用于对第一生成模块911生成的所述第一内部参考时钟信号进行反向处理，得到与所述第一内部参考时钟信号分别对应的第二内部参考时钟信号；

内部参考时钟信号输出模块913，用于将第一生成模块911生成的所述第一内部参考时钟信号和第二生成模块912生成的所述第二内部参考时钟信号作为内部参考时钟信号输出。

可选的，当前电平值集合确定单元92，可以具体包括：

监控状态信号确定模块921，用于在每个内部参考时钟信号的上升沿下，分别对所述脉冲信号的上升沿进行监控，确定所述脉冲信号产生上升沿时与每个内部参考时钟信号对应的监控状态信号；

同步模块922，用于利用所述工作时钟信号对监控状态信号确定模块921确定的所述监控状态信号进行同步处理，得到同步后的监控状态信号；

当前电平值集合确定模块923，用于根据同步模块922同步后的监控状态信号的当前电平值，确定所述当前电平值集合。

本领域内的技术人员应明白，本发明的实施例可提供为方法、***、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备（***）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种高分辨率时钟检测方法，其特征在于，包括：

根据接收的外部参考时钟信号，生成多个不同相位的内部参考时钟信号；所述内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

在生成的每个内部参考时钟信号下，分别对输入的脉冲信号进行监控，确定与每个内部参考时钟信号分别对应的监控状态信号在所述脉冲信号产生上升沿时的当前电平值集合；

根据预先设置的与每个内部参考时钟信号分别对应的监控状态信号的电平值集合和最先监控到所述脉冲信号产生上升沿的内部参考时钟信号这二者的对应关系，确定与所述当前电平值集合对应的内部参考时钟信号；

根据确定出的内部参考时钟信号与预先指定的工作时钟信号之间的时间延迟值，对所述脉冲信号产生上升沿时的时间值进行校准；其中，所述工作时钟信号为多个内部参考时钟信号中的任意一个；所述时间值是对工作在所述工作时钟信号下的计数器进行采样得到的。

2.如权利要求1所述的方法，其特征在于，所述内部参考时钟信号的个数根据初始测量分辨率和目的测量分辨率的比值确定，且任意两个内部参考时钟信号之间的时间延迟值是所述目的测量分辨率的整数倍。

3.如权利要求2所述的方法，其特征在于，初始测量分辨率和目的测量分辨率的比值为偶数；则

根据接收的外部参考时钟信号，生成多个不同相位的内部参考时钟信号，具体包括：

根据接收的外部参考时钟信号，生成指定个数的不同相位的第一内部参考时钟信号；所述指定个数为初始测量分辨率和目的测量分辨率的比值的二分之一；所述第一内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

对所述第一内部参考时钟信号进行反向处理，得到与所述第一内部参考时钟信号分别对应的第二内部参考时钟信号；

将所述第一内部参考时钟信号和所述第二内部参考时钟信号作为内部参考时钟信号输出。

4.如权利要求1所述的方法，其特征在于，在生成的每个内部参考时钟信号下，分别对输入的脉冲信号进行监控，确定所述当前电平值集合，具体包括：

在每个内部参考时钟信号的上升沿下，分别对所述脉冲信号的上升沿进行监控，确定所述脉冲信号产生上升沿时与每个内部参考时钟信号对应的监控状态信号；

利用所述工作时钟信号对确定的所述监控状态信号进行同步处理，得到同步后的监控状态信号；

根据同步后的监控状态信号的当前电平值，确定所述当前电平值集合。

5.一种高分辨率时钟检测装置，其特征在于，包括：

内部参考时钟信号生成单元，用于根据接收的外部参考时钟信号，生成多个不同相位的内部参考时钟信号；所述内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

当前电平值集合确定单元，用于在内部参考时钟信号生成单元生成的每个内部参考时钟信号下，分别对输入的脉冲信号进行监控，确定与每个内部参考时钟信号分别对应的监控状态信号在所述脉冲信号产生上升沿时的当前电平值集合；

内部参考时钟信号确定单元，用于根据预先设置的与每个内部参考时钟信号分别对应的监控状态信号的电平值集合和最先监控到所述脉冲信号产生上升沿的内部参考时钟信号这二者的对应关系，确定与当前电平值集合确定单元确定的所述当前电平值集合对应的内部参考时钟信号；

时间值校准单元，用于根据内部参考时钟信号确定单元确定出的内部参考时钟信号与预先指定的工作时钟信号之间的时间延迟值，对所述脉冲信号产生上升沿时的时间值进行校准；其中，所述工作时钟信号为多个内部参考时钟信号中的任意一个；所述时间值是对工作在所述工作时钟信号下的计数器进行采样得到的。

6.如权利要求5所述的装置，其特征在于，所述内部参考时钟信号的个数根据初始测量分辨率和目的测量分辨率的比值确定，且任意两个内部参考时钟信号之间的时间延迟值是所述目的测量分辨率的整数倍。

7.如权利要求6所述的装置，其特征在于，初始测量分辨率和目的测量分辨率的比值为偶数；则

内部参考时钟信号生成单元，具体包括：

第一生成模块，用于根据接收的外部参考时钟信号，生成指定个数的不同相位的第一内部参考时钟信号；所述指定个数为初始测量分辨率和目的测量分辨率的比值的二分之一；所述第一内部参考时钟信号的频率与所述外部参考时钟信号的频率相同；

第二生成模块，用于对第一生成模块生成的所述第一内部参考时钟信号进行反向处理，得到与所述第一内部参考时钟信号分别对应的第二内部参考时钟信号；

内部参考时钟信号输出模块，用于将第一生成模块生成的所述第一内部参考时钟信号和第二生成模块生成的所述第二内部参考时钟信号作为内部参考时钟信号输出。

8.如权利要求5所述的装置，其特征在于，当前电平值集合确定单元，具体包括：

监控状态信号确定模块，用于在每个内部参考时钟信号的上升沿下，分别对所述脉冲信号的上升沿进行监控，确定所述脉冲信号产生上升沿时与每个内部参考时钟信号对应的监控状态信号；

同步模块，用于利用所述工作时钟信号对监控状态信号确定模块确定的所述监控状态信号进行同步处理，得到同步后的监控状态信号；

当前电平值集合确定模块，用于根据同步模块同步后的监控状态信号的当前电平值，确定所述当前电平值集合。

Images