CN114256159B - 阵列基板及制作方法、显示面板 - Google Patents

阵列基板及制作方法、显示面板 Download PDF

Info

Publication number
CN114256159B
CN114256159B CN202111576526.0A CN202111576526A CN114256159B CN 114256159 B CN114256159 B CN 114256159B CN 202111576526 A CN202111576526 A CN 202111576526A CN 114256159 B CN114256159 B CN 114256159B
Authority
CN
China
Prior art keywords
layer
photoresist
electrode
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111576526.0A
Other languages
English (en)
Other versions
CN114256159A (zh
Inventor
张盛东
周晓梁
廖聪维
林清平
杨欢
邹忠飞
钟德镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
Peking University Shenzhen Graduate School
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School, InfoVision Optoelectronics Kunshan Co Ltd filed Critical Peking University Shenzhen Graduate School
Priority to CN202111576526.0A priority Critical patent/CN114256159B/zh
Publication of CN114256159A publication Critical patent/CN114256159A/zh
Application granted granted Critical
Publication of CN114256159B publication Critical patent/CN114256159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板及制作方法、显示面板，该制作方法包括：在基底上形成扫描线和栅极，扫描线具有交叠部，交叠部的宽度小于或等于两倍的光刻胶缩进量，栅极的宽度大于两倍的光刻胶缩进量；在基底上形成第一绝缘层；在第一绝缘层上方形成有源层；在第一绝缘层上方涂布光刻胶层，以第一金属层掩模板，从基底远离光刻胶层一侧对光刻胶层进行光刻处理并形成光刻胶图案，栅极与光刻胶图案相对应，光刻胶图案与交叠部完全错开；在光刻胶层的上表面形成第二金属层，对第二金属层进行蚀刻以及去除光刻胶图案，第二金属层形成数据线、源极以及漏极，数据线在基底上的投影与交叠部在基底上的投影相重叠。本发明简化了制作工艺，减小制作成本以及提升制作效率。

Description

阵列基板及制作方法、显示面板
技术领域
本发明涉及显示器技术领域，特别是涉及一种阵列基板及制作方法、显示面板。
背景技术
随着显示技术的发展，轻薄化的显示面板倍受消费者的喜爱，尤其是轻薄化的显示面板(liquid crystal display，LCD)。
现有的一种显示装置包括薄膜晶体管阵列基板(Thin Film Transistor ArraySubstrate，TFT Array Substrate)、彩膜基板(Color Filter Substrate，CF Substrate)以及填充在薄膜晶体管阵列基板和彩膜基板之间的液晶分子，上述显示装置工作时，在薄膜晶体管阵列基板的像素电极与彩膜基板的公共电极分别施加驱动电压或者在薄膜晶体管阵列基板的公共电极和像素电极分别施加驱动电压，控制两个基板之间的液晶分子的旋转方向，以将显示装置的背光模组提供的背光折射出来，从而显示画面。
薄膜晶体管阵列基板具有多个薄膜晶体管(TFT)，薄膜晶体管包括栅极、源极、漏极以及有源层，薄膜晶体管由于需要考虑栅极与源极/漏极的套刻对准问题，栅极长度无法做短，且栅极与源极/漏极的交叠量更大，TFT器件寄生电容也更大。为了减小栅极与源极/漏极的交叠区域，现有技术利用光刻胶剥离工艺以及背面曝光工艺使源极和漏极之间断开，即在覆盖金属层之前，先覆盖一层光刻胶，以栅极为遮挡，采用背面曝光工艺对金属层上的光刻胶进行曝光，保留与栅极对应区域的光刻胶，然后再覆盖一层金属层，剥离掉光刻胶时，将源极和漏极之间断开，实现栅极与源极/漏极交叠区的自对准，从而可以减小栅极与源极/漏极的交叠区域，以减小栅极与源极/漏极的寄生电容，提高栅极驱动电路的可靠性。
但是扫描线通常与栅极采用同一层金属制成，数据线通常与源极和漏极采用同一层金属制成，为了使数据线不再扫描线交叠处断开，因此，还需要采用一侧正面曝光工艺，去除数据线与扫描线交叠处的光刻胶。虽然，现有技术中利用光刻胶剥离工艺以及背面曝光工艺使源极和漏极之间断开，可以实现栅极与源极/漏极交叠区的自对准，减小栅极与源极/漏极的交叠区域和寄生电容，但是会增加一次正面曝光工艺，以保证数据线不再扫描线交叠处断开，工艺比较复杂。
发明内容
为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及制作方法、显示面板，以解决现有技术中自对准工艺比较复杂的问题。
本发明的目的通过下述技术方案实现：
本发明提供一种阵列基板的制作方法，包括：
提供基底；
在所述基底上方形成第一金属层，对所述第一金属层进行蚀刻，所述第一金属层被图案化形成扫描线和栅极，所述栅极与所述扫描线电性连接，所述扫描线具有与数据线上下重叠的交叠部，所述交叠部的宽度小于或等于两倍的光刻胶缩进量，所述栅极的宽度大于两倍的光刻胶缩进量；
在所述基底上方形成覆盖所述扫描线和所述栅极的第一绝缘层；
在所述第一绝缘层的上方形成半导体层，对所述半导体层进行蚀刻，所述半导体层被图案化形成有源层；
在所述第一绝缘层的上方涂布光刻胶层，以所述第一金属层掩模板，从所述基底远离所述光刻胶层一侧对所述光刻胶层进行光刻处理，所述光刻胶层被图案化形成光刻胶图案，所述栅极与所述光刻胶图案相对应，所述光刻胶图案与所述交叠部完全错开；
在所述光刻胶层的上表面形成第二金属层，对所述第二金属层进行蚀刻以及去除所述光刻胶图案，所述第二金属层被图案化形成所述数据线、源极以及漏极，所述数据线在所述基底上的投影与所述交叠部在所述基底上的投影相重叠，所述数据线与所述源极导电连接，所述源极和所述漏极通过所述有源层导电连接；
在所述第一绝缘层的上方形成像素电极，所述像素电极与所述漏极导电连接。
进一步地，所述半导体层采用能够缩小光线衍射范围的材料制成，所述第二金属层直接设于所述半导体层的上表面。
进一步地，在所述第一绝缘层的上方形成衍射干扰层，所述衍射干扰层能够缩小光线衍射范围，所述第二金属层直接设于所述衍射干扰层的上表面，所述半导体层直接设于所述第二金属层的上表面。
进一步地，所述扫描线的宽度与所述交叠部的宽度相同，所述扫描线的宽度小于或等于两倍的光刻胶缩进量；或所述扫描线的宽度大于所述交叠部的宽度。
进一步地，所述交叠部的数量为多个且相互平行间隔设置。
进一步地，在所述第一绝缘层的上方形成公共电极，所述公共电极与所述像素电极之间相互绝缘。
本发明还提供一种阵列基板，所述阵列基板采用如上所述的制作方法制成，所述阵列基板包括：
基底；
设于所述基底上方的第一金属层，所述第一金属层包括扫描线和栅极，所述栅极与所述扫描线电性连接，所述扫描线具有与数据线上下重叠的交叠部，所述交叠部的宽度小于或等于两倍的光刻胶缩进量，所述栅极的宽度大于两倍的光刻胶缩进量；
设于所述第一金属层上方的第一绝缘层，所述第一绝缘层覆盖所述扫描线和所述栅极；
设于所述第一绝缘层上方的半导体层，所述半导体层包括有源层；
设于所述第一绝缘层上方的第二金属层，所述第二金属层包括所述数据线、源极以及漏极，所述数据线在所述基底上的投影与所述交叠部在所述基底上的投影相重叠，所述数据线与所述源极导电连接，所述源极和所述漏极通过所述有源层导电连接；
设于所述第一绝缘层上方的像素电极，所述像素电极与所述漏极导电连接。
进一步地，所述半导体层采用能够缩小光线衍射范围的材料制成，所述第二金属层直接设于所述半导体层的上表面；或所述阵列基板还包括设于所述第一绝缘层上方的衍射干扰层，所述衍射干扰层能够缩小光线衍射范围，所述第二金属层直接设于所述衍射干扰层的上表面，所述半导体层直接设于所述第二金属层的上表面。
进一步地，所述交叠部的数量为多个且相互平行间隔设置；或所述阵列基板还包括设于所述第一绝缘层上方的公共电极，所述公共电极与所述像素电极之间相互绝缘。
本发明还提供一种显示面板，包括如上所述的阵列基板以及与所述阵列基板相对设置的对置基板以及设于所述阵列基板和所述对置基板之间的液晶层。
本发明有益效果在于：通过将扫描线与数据线重叠处的交叠部的宽度设置为小于或等于两倍的光刻胶缩进量，而栅极的宽度大于两倍的光刻胶缩进量，从基底远离光刻胶层一侧对光刻胶层进行光刻处理时，光刻胶层对应交叠部的区域被显影去掉，而对应栅极的区域保留并形成光刻胶图案，从而对第二金属层进行蚀刻以及去除光刻胶图案后，数据线在与扫描线重叠处可以连续，而源极和漏极之间可以自行断开，简化了制作工艺，减小制作成本以及提升制作效率；而且光刻胶图案是以第一金属层为掩模板从基底的背面光刻形成，栅极区域保留的光刻胶图案的宽度与源极和漏极断开处的间距相同，使得栅极与源极和漏极交叠区域较小，以减小栅极与源极和漏极的寄生电容，提高栅极驱动电路的可靠性。
附图说明
图1和图2是光刻胶常规曝光显影工艺的示意图；
图3是本发明实施例一中阵列基板的平面示意图；
图4是本发明实施例一中阵列基板沿图3中A-A处的截面示意图；
图5a-5k是本发明实施例一中制作方法沿图3中A-A处的截面示意图；
图6是本发明实施例一中阵列基板沿图3中B-B处的截面示意图；
图7a-7e是本发明实施例一中制作方法沿图3中B-B处的截面示意图；
图8a-8f是本发明实施例一中制作方法的平面示意图；
图9是本发明实施例一中显示面板的截面结构示意图；
图10是本发明实施例二中阵列基板沿图3中B-B处的截面示意图；
图11是本发明实施例二中第一金属层的平面示意图；
图12是本发明实施例三中阵列基板沿图3中B-B处的截面示意图；
图13是本发明实施例三中第一金属层的平面示意图；
图14是本发明实施例四中阵列基板沿图3中A-A处的截面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板及制作方法、显示面板的具体实施方式、结构、特征及其功效，详细说明如下：
[实施例一]
图3是本发明实施例一中阵列基板的平面示意图，图4是本发明实施例一中阵列基板沿图3中A-A处的截面示意图，图5a-5k是本发明实施例一中制作方法沿图3中A-A处的截面示意图，图6是本发明实施例一中阵列基板沿图3中B-B处的截面示意图，图7a-7e是本发明实施例一中制作方法沿图3中B-B处的截面示意图，图8a-8f是本发明实施例一中制作方法的平面示意图，图9是本发明实施例一中显示面板的截面结构示意图。
如图3、图4以及图6所示，本发明实施例一提供的一种阵列基板，包括：
基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
设于基底10上方的第一金属层11，第一金属层11包括扫描线111和栅极112，栅极112与扫描线111电性连接。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
本实施例中，扫描线111具有与数据线131上下重叠的交叠部113(图6)，扫描线111的宽度a1(图8a)与交叠部113的宽度相同，交叠部113的宽度小于或等于两倍的光刻胶缩进量，栅极112的宽度a2(图8a)大于两倍的光刻胶缩进量。其中，光刻胶的光刻胶缩进量是由于在使用掩模板对光刻胶进行曝光时，光线穿过掩模板会发生一定的衍射作用，会使得显影后留下光刻胶的宽度小于掩模板上对应图案的宽度，而显影后留下光刻胶与掩模板上对应图案的宽度差为光刻胶缩进量S。
如图1-2所示，以从基板1的背面进行曝光，利用基板1上的金属图案2作为掩模板为例，从基板1的背面进行曝光时，穿过基板1的光线在金属图案2的边缘会发生一定的衍射作用，使得在显影之后，金属图案2上留下的光刻胶3会相较于金属图案2而言内缩，图中示意单侧的光刻胶缩进量为S。例如，假如金属图案2的宽度为10μm，显影后金属图案2上留下的光刻胶3的宽度为9μm，则光刻胶缩进量为0.5μm。
设于第一金属层11上方的第一绝缘层101，第一绝缘层101覆盖扫描线111和栅极112。第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
设于第一绝缘层101上方的半导体层12，半导体层12包括有源层121，有源层121与栅极112相对应。本实施例中，半导体层12采用能够缩小光线衍射范围的材料制成，优选采用对曝光用的紫外光线具有一定吸收效果从而能够减小光刻胶缩进量的材料制成。光线穿过半导体层12后，由于半导体层12对紫外光线具有一定的吸收，衍射现象会降低，使得光线穿过半导体层12来进行曝光，会缩小光刻胶缩进量。半导体层12优选采用透明金属氧化物半导体层，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。从而从基底10远离光刻胶层100(图5d)一侧(基底10的背面)对光刻胶层100进行光刻处理时，保留光刻胶图案110的宽度会更加接近栅极112的宽度。使得栅极112与源极132和漏极133交叠区域较小，以减小栅极112与源极132/漏极133的寄生电容，提高栅极驱动电路的可靠性。
设于半导体层12的上表面的第二金属层13，第二金属层13包括数据线131、源极132以及漏极133。数据线131在基底10上的投影与交叠部113在基底10上的投影相重叠，即扫描线111与数据线131上下重叠的区域为交叠部113。数据线131与源极132导电连接，源极132和漏极133通过有源层121导电连接。其中，第二金属层13可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
设于第二金属层13上表面的第二绝缘层102以及设于第二绝缘层102上表面的透明导电层14。第二绝缘层102覆盖第二金属层13且在对应漏极133的区域设有接触孔103(图5j)，透明导电层14包括像素电极141，像素电极141通过接触孔103与漏极133导电连接。其中，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。透明导电层14的材料为铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)。
如图5a-5k、图7a-图7e以及图8a-8f所示，本实施例还提供一种阵列基板的制作方法，该制作方法用于制作上述阵列基板，该制作方法包括：
如图5a、图7a以及图8a所示，提供基底10。基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
在基底10上方形成第一金属层11，对第一金属层11进行蚀刻，使第一金属层11被图案化形成扫描线111和栅极112，栅极112与扫描线111电性连接。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
本实施例中，扫描线111具有与数据线131上下重叠的交叠部113(图6和图8a)，即交叠部113为扫描线111与数据线131上下重叠的区域。扫描线111的宽度a1(图8a)与交叠部113的宽度相同，交叠部113的宽度小于或等于两倍的光刻胶缩进量S，栅极112的宽度a2(图8a)大于两倍的光刻胶缩进量S。其中，光刻胶缩进量是由于在使用掩模板对光刻胶进行曝光时，光线穿过掩模板会发生一定的衍射作用，会使得显影后留下的光刻胶的宽度小于掩模板上对应图案的宽度，而显影后留下的光刻胶与掩模板上对应图案之间的宽度差为光刻胶缩进量S。
如图1-2所示，以从基板1的背面进行曝光，利用基板1上的金属图案2作为掩模板为例，从基板1的背面进行曝光时，穿过基板1的光线在金属图案2的边缘会发生一定的衍射作用，使得在显影之后，金属图案2上留下的光刻胶3会相较于金属图案2而言内缩，图中示意单侧的光刻胶缩进量为S。例如，假如金属图案2的宽度为10μm，显影后金属图案2上留下的光刻胶3的宽度为9μm，则光刻胶缩进量为0.5μm。
在基底10上方形成覆盖扫描线111和栅极112的第一绝缘层101。第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图5b和图8b所示，在第一绝缘层101上方形成半导体层12，对半导体层12进行蚀刻，半导体层12被图案化形成有源层121，有源层121与栅极112相对应。半导体层12采用对曝光用的紫外光线具有一定吸收效果从而能够减小光刻胶缩进量的材料制成，光线穿过半导体层12后，由于半导体层12对紫外光线具有一定的吸收，衍射现象会降低，使得光线穿过半导体层12来进行曝光，会缩小光刻胶缩进量。半导体层12优选采用透明金属氧化物半导体层，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。
如图5c-5d、图7b-7c以及图8c所示，在第一绝缘层101上方涂布光刻胶层100，光刻胶层100采用正性光刻胶。以第一金属层11为掩模板，从基底10远离光刻胶层100一侧(即基底10的背面)对光刻胶层100进行曝光，光刻胶层100在显影之后留下形成光刻胶图案110。从基底10的背面进行曝光时，穿过基底10的光线在交叠部113的边缘会发生一定的衍射作用，使得在显影之后，交叠部113上留下的光刻胶(假如会留有光刻胶)会相较于交叠部113而言内缩，假设交叠部113以及扫描线111上方的第一光刻胶缩进量为S1。本实施例中，由于交叠部113的宽度a1小于或等于两倍的第一光刻胶缩进量S1(即a1<2*S1)，因此在显影之后，位于交叠部113正上方的光刻胶层100会全部被显影去除(图7b-7c)；而栅极112的宽度a2大于两倍的第一光刻胶缩进量S1(即a2>2*S1)，因此在显影之后，位于栅极112正上方的光刻胶层100会被保留并形成光刻胶图案110，即在从基底10的背面进行曝光和显影之后，仅在栅极112的正上方保留有光刻胶图案110(图8c)；而且还由于栅极112上方覆盖有半导体层12，半导体层12具有能够减小光刻胶缩进量的作用，使得穿过基底10的光线在栅极112的边缘发生衍射的程度较低，假设在显影之后，栅极112上留下的光刻胶图案110相较于栅极112的第二光刻胶缩进量为S2，则有S2<S1(图5c-5d)，这样在栅极112正上方留下的光刻胶图案110的宽度会更加接近栅极112的宽度，使得栅极112与源极132或漏极133之间的交叠区域较小，以减小栅极112与源极132或漏极133之间的寄生电容，提高驱动的可靠性。其中，第一光刻胶缩进量S1等于光刻胶缩进量S且大于第二光刻胶缩进量为S2，即S1＝S>S2。
如图5e-5h、图7d以及图8d所示，在光刻胶层100的上表面形成第二金属层13(图5e)，对第二金属层13进行蚀刻(图5f-5h)，使第二金属层13被图案化形成数据线131、源极132以及漏极133(图5h和图8d)。数据线131的延伸方向与扫描线111的延伸方向相交叉，扫描线111与数据线131相互交叉重叠的区域为交叠部113。其中，第二金属层13可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
其中，对第二金属层13进行蚀刻的具体步骤包括：
如图5f所示，在第二金属层13的上表面涂布光刻胶200；
如图5g所示，使用掩模板对光刻胶200进行光刻(曝光、显影)，使光刻胶200形成蚀刻阻挡层210；
如图5h、图7d以及图8d所示，以蚀刻阻挡层210为阻挡对第二金属层13进行湿蚀刻，去除第二金属层13裸露的区域(即未被蚀刻阻挡层210覆盖的区域)，使第二金属层13被图案化形成数据线131、源极132以及漏极133。
如图5i以及图8e所示，去除蚀刻阻挡层210，同时也去除光刻胶图案110，由于光刻胶图案110相对于其他区域凸起较高，第二金属层13在光刻胶图案110边缘处会出现断裂，因此在去除光刻胶图案110时，光刻胶图案110正上方的第二金属层13也会随着去除，从而在去除光刻胶图案110之后，源极132和漏极133之间自行断开，并在源极132和漏极133之间形成沟道134，数据线131与源极132导电连接，源极132和漏极133通过有源层121导电连接。沟道134的宽度接近栅极112的宽度，使得栅极112与源极132或漏极133之间的交叠区域较小，以减小栅极112与源极132或漏极133之间的寄生电容，并实现栅极112与源极132或漏极133之间的交叠区自对准，提高驱动的可靠性。
如图5j和图7e所示，在蚀刻后的第二金属层13上表面形成第二绝缘层102，第二绝缘层102覆盖数据线131、源极132以及漏极133。对第二绝缘层102进行蚀刻，使得第二绝缘层102在对应漏极133的区域形成接触孔103，漏极133的上表面通过接触孔103裸露出。其中，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图5k和图8f所示，在第二绝缘层102的上表面形成透明导电层14，对透明导电层14进行蚀刻以形成像素电极141，像素电极141填入接触孔103内并与漏极133导电连接。其中，透明导电层14的材料为铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
本实施例中，通过将扫描线111与数据线131重叠处的交叠部113的宽度设置为小于或等于两倍的光刻胶缩进量，而栅极112的宽度大于两倍的光刻胶缩进量，从基底10远离光刻胶层100一侧对光刻胶层100进行光刻处理时，光刻胶层100对应交叠部113的区域被显影去掉，而对应栅极112的区域保留并形成光刻胶图案，从而对第二金属层13进行蚀刻以及去除光刻胶图案110后，数据线131在与扫描线111重叠处可以连续，而源极132和漏极133之间可以自行断开，简化了制作工艺，减小制作成本以及提升制作效率；而且光刻胶图案110是以第一金属层11为掩模板从基底10的背面光刻形成，栅极112区域保留的光刻胶图案110的宽度与源极132和漏极133断开处的间距相同，使得栅极112与源极132和漏极133交叠区域较小，以减小栅极112与源极132和漏极133的寄生电容，提高栅极驱动电路的可靠性。
如图9所示，本实施例还提供一种显示面板，包括上述阵列基板以及与阵列基板相对设置的对置基板20以及设于阵列基板和对置基板20之间的液晶层30。对置基板20上设有上偏光片41，阵列基板上设有下偏光片42，上偏光片41的透光轴与下偏光片42的透光轴相互垂直。其中，液晶层30中的液晶分子采用正性液晶分子(介电各向异性为正的液晶分子)，在初始状态时，正性液晶分子处于平躺姿态，靠近对置基板20的正性液晶分子的配向方向与靠近阵列基板的正性液晶分子131的配向方向相垂直，以形成TN显示模式。可以理解地是，阵列基板和对置基板20在朝向液晶层30的一层还设有配向层，从而对液晶层30中的正性液晶分子进行配向。
本实施例中，对置基板20为彩膜基板，对置基板20上设有黑矩阵21和色阻层22，黑矩阵21与扫描线111、数据线141、薄膜晶体管以及***非显示区相对应，黑矩阵21将多个色阻层22间隔开。色阻层22包括红(R)、绿(G)、蓝(B)三色的色阻材料，并对应形成红(R)、绿(G)、蓝(B)三色的子像素。对置基板20还上设有与像素电极141配合的公共电极23，像素电极141和公共电极23用于形成驱动电场，以驱动液晶层30中的正性液晶分子发生偏转，从而控制灰阶亮度。
[实施例二]
图10是本发明实施例二中阵列基板沿图3中B-B处的截面示意图，图11是本发明实施例二中第一金属层的平面示意图。如图10和图11所示，本发明实施例二提供的阵列基板及制作方法、显示面板与实施例一(图3至图9)中的阵列基板及制作方法、显示面板基本相同，不同之处在于，在本实施例中，交叠部113的数量为多个且相互平行间隔设置，即扫描线111在与数据线131上下重叠的区域设有开孔104，从而在开孔104上下两侧分别形成交叠部113。每个交叠部113的宽度a3均小于或等于两倍的第一光刻胶缩进量S1，从而在对光刻胶层100进行光刻时，扫描线111与数据线131上下重叠的区域不会保留光刻胶层100，使得数据线131在对应交叠部113区域可以连续。同时，多个交叠部113还可以减小扫描线111的电阻，以增加扫描线111的导电性能。
本实施例中，每个交叠部113的宽度a3小于扫描线111的宽度a1，即扫描线111的宽度a1大于两倍的第一光刻胶缩进量S1，以减小扫描线111的电阻。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
[实施例三]
图12是本发明实施例三中阵列基板沿图3中B-B处的截面示意图，图13是本发明实施例三中第一金属层的平面示意图。如图12和图13所示，本发明实施例三提供的阵列基板及制作方法、显示面板与实施例一(图3至图9)中的阵列基板及制作方法、显示面板基本相同，不同之处在于，在本实施例中，扫描线111的宽度a1大于交叠部113的宽度a3，即扫描线111的宽度a1大于两倍的第一光刻胶缩进量S1，扫描线111在交叠部113的两侧形成缺口105，保证数据线131在对应交叠部113区域可以连续，同时还可以减小扫描线111的电阻，增加扫描线111的导电性能。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
[实施例四]
图14是本发明实施例四中阵列基板沿图3中A-A处的截面示意图。如图14所示，本发明实施例四提供的阵列基板与实施例一(图3至图9)中的阵列基板基本相同，不同之处在于，在本实施例中，阵列基板还包括设于第一绝缘层101上方的衍射干扰层151，衍射干扰层151能够缩小光线衍射范围，光线穿过衍射干扰层151后，衍射范围会缩小，即光线穿过衍射干扰层151来进行光刻，会缩小光刻胶缩进量。衍射干扰层151采用能够缩小光线衍射范围的透光材料制成，优选采用对曝光用的紫外光线具有一定吸收效果从而能够减小光刻胶缩进量的材料制成。
第二金属层13直接设于衍射干扰层151的上表面，第二金属层13包括数据线131、源极132以及漏极133。半导体层12直接设于第二金属层13的上表面，半导体层12包括有源层121，半导体层12可以采用单晶硅或掺杂单晶硅制成。
进一步地，阵列基板还包括设于第一绝缘层101上方的公共电极23，公共电极23与像素电极141之间通过第三绝缘层106绝缘间隔开。公共电极23具有狭缝结构并位于像素电极141的上方，当然，公共电极23也可位于像素电极141的下方，像素电极141具有狭缝结构，以形成边缘场开关模式(Fringe Field Switching，FFS)。或者，公共电极23和像素电极141可以位于相同层，以形成面内切换模式(In-Plane Switching，IPS)。
本实施例还提供一种阵列基板的制作方法，该制作方法与实施例一(图3至图9)中的制作方法基本相同，不同之处在于，在本实施例中，可参考图5a-图5k、图7a-图7e以及图8a-8f，在形成第一绝缘层101之后；
先在第一绝缘层101的上方形成衍射干扰层151，并在衍射干扰层151的上表面涂布光刻胶层100，以第一金属层11为掩模板，从基底10远离光刻胶层100一侧(基底10的背面)对光刻胶层100进行光刻处理，光刻胶层100被图案化形成光刻胶图案110，栅极112与光刻胶图案110相对应，光刻胶图案110与交叠部113完全错开；
在光刻胶层100的上表面形成第二金属层13，第二金属层13覆盖光刻胶图案110以及衍射干扰层151，对第二金属层13进行蚀刻以及去除光刻胶图案110，第二金属层13被图案化形成数据线131、源极132以及漏极133。
在第二金属层13的上表面形成半导体层12，对半导体层12进行蚀刻，半导体层12被图案化形成有源层121，有源层121与栅极112相对应。本实施例中，半导体层12无需采用能够缩小光线衍射范围的材料制成，半导体层12可以采用普通的半导体材料制成，例如单晶硅或掺杂单晶硅。
在半导体层12上表面形成第二绝缘层102，第二绝缘层102覆盖数据线131、源极132、漏极133以及有源层121。对第二绝缘层102进行蚀刻，使得第二绝缘层102在对应漏极133的区域设有接触孔103，漏极133的上表面通过接触孔103裸露出。
在第二绝缘层102的上表面形成透明导电层14，对透明导电层14进行蚀刻并形成像素电极141，像素电极141覆盖接触孔103并与漏极133导电连接。
在透明导电层14的上表面形成第三绝缘层106并在第三绝缘层106的上表面形成公共电极23，公共电极23与像素电极141之间通过第三绝缘层106绝缘间隔开。
本实施例还提供一种显示面板，该显示面板与实施例一(图9)中的显示面板基本相同，不同之处在于，在本实施例中，对置基板20无需设置公共电极23。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
提供基底(10)；
在所述基底(10)上方形成第一金属层(11)，对所述第一金属层(11)进行蚀刻，所述第一金属层(11)被图案化形成扫描线(111)和栅极(112)，所述栅极(112)与所述扫描线(111)电性连接，所述扫描线(111)具有与数据线(131)上下重叠的交叠部(113)，所述交叠部(113)的宽度小于或等于两倍的光刻胶缩进量，所述栅极(112)的宽度大于两倍的光刻胶缩进量；
在所述基底(10)上方形成覆盖所述扫描线(111)和所述栅极(112)的第一绝缘层(101)；
在所述第一绝缘层(101)的上方形成半导体层(12)，对所述半导体层(12)进行蚀刻，所述半导体层(12)被图案化形成有源层(121)；
在所述第一绝缘层(101)的上方涂布光刻胶层(100)，以所述第一金属层(11)掩模板，从所述基底(10)远离所述光刻胶层(100)一侧对所述光刻胶层(100)进行光刻处理，所述光刻胶层(100)被图案化形成光刻胶图案(110)，所述栅极(112)与所述光刻胶图案(110)相对应，所述光刻胶图案(110)与所述交叠部(113)完全错开；
在所述光刻胶层(100)的上表面形成第二金属层(13)，对所述第二金属层(13)进行蚀刻以及去除所述光刻胶图案(110)，所述第二金属层(13)被图案化形成所述数据线(131)、源极(132)以及漏极(133)，所述数据线(131)在所述基底(10)上的投影与所述交叠部(113)在所述基底(10)上的投影相重叠，所述数据线(131)与所述源极(132)导电连接，所述源极(132)和所述漏极(133)通过所述有源层(121)导电连接；
在所述第一绝缘层(101)的上方形成像素电极(141)，所述像素电极(141)与所述漏极(133)导电连接。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述半导体层(12)采用能够缩小光线衍射范围的材料制成，所述第二金属层(13)直接设于所述半导体层(12)的上表面。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述第一绝缘层(101)的上方形成衍射干扰层(151)，所述衍射干扰层(151)能够缩小光线衍射范围，所述第二金属层(13)直接设于所述衍射干扰层(151)的上表面，所述半导体层(12)直接设于所述第二金属层(13)的上表面。
4.根据权利要求1-3任一项所述的阵列基板的制作方法，其特征在于，所述扫描线(111)的宽度与所述交叠部(113)的宽度相同，所述扫描线(111)的宽度小于或等于两倍的光刻胶缩进量；或所述扫描线(111)的宽度大于所述交叠部(113)的宽度。
5.根据权利要求1-3任一项所述的阵列基板的制作方法，其特征在于，所述交叠部(113)的数量为多个且相互平行间隔设置。
6.根据权利要求1-3任一项所述的阵列基板的制作方法，其特征在于，在所述第一绝缘层(101)的上方形成公共电极(23)，所述公共电极(23)与所述像素电极(141)之间相互绝缘。
7.一种阵列基板，其特征在于，所述阵列基板采用如权利要去1-6任一项所述的制作方法制成，所述阵列基板包括：
基底(10)；
设于所述基底(10)上方的第一金属层(11)，所述第一金属层(11)包括扫描线(111)和栅极(112)，所述栅极(112)与所述扫描线(111)电性连接，所述扫描线(111)具有与数据线(131)上下重叠的交叠部(113)，所述交叠部(113)的宽度小于或等于两倍的光刻胶缩进量，所述栅极(112)的宽度大于两倍的光刻胶缩进量；
设于所述第一金属层(11)上方的第一绝缘层(101)，所述第一绝缘层(101)覆盖所述扫描线(111)和所述栅极(112)；
设于所述第一绝缘层(101)上方的半导体层(12)，所述半导体层(12)包括有源层(121)；
设于所述第一绝缘层(101)上方的第二金属层(13)，所述第二金属层(13)包括所述数据线(131)、源极(132)以及漏极(133)，所述数据线(131)在所述基底(10)上的投影与所述交叠部(113)在所述基底(10)上的投影相重叠，所述数据线(131)与所述源极(132)导电连接，所述源极(132)和所述漏极(133)通过所述有源层(121)导电连接；
设于所述第一绝缘层(101)上方的像素电极(141)，所述像素电极(141)与所述漏极(133)导电连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述半导体层(12)采用能够缩小光线衍射范围的材料制成，所述第二金属层(13)直接设于所述半导体层(12)的上表面；或所述阵列基板还包括设于所述第一绝缘层(101)上方的衍射干扰层(151)，所述衍射干扰层(151)能够缩小光线衍射范围，所述第二金属层(13)直接设于所述衍射干扰层(151)的上表面，所述半导体层(12)直接设于所述第二金属层(13)的上表面。
9.根据权利要求7所述的阵列基板，其特征在于，所述交叠部(113)的数量为多个且相互平行间隔设置；或所述阵列基板还包括设于所述第一绝缘层(101)上方的公共电极(23)，所述公共电极(23)与所述像素电极(141)之间相互绝缘。
10.一种显示面板，其特征在于，包括如权利要求7-9任一项所述的阵列基板以及与所述阵列基板相对设置的对置基板(20)以及设于所述阵列基板和所述对置基板(20)之间的液晶层(30)。
CN202111576526.0A 2021-12-21 2021-12-21 阵列基板及制作方法、显示面板 Active CN114256159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111576526.0A CN114256159B (zh) 2021-12-21 2021-12-21 阵列基板及制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111576526.0A CN114256159B (zh) 2021-12-21 2021-12-21 阵列基板及制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN114256159A CN114256159A (zh) 2022-03-29
CN114256159B true CN114256159B (zh) 2024-04-30

Family

ID=80793984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111576526.0A Active CN114256159B (zh) 2021-12-21 2021-12-21 阵列基板及制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN114256159B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101892A (zh) * 2007-07-05 2008-01-09 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN106711159A (zh) * 2017-03-28 2017-05-24 上海天马微电子有限公司 阵列基板和阵列基板的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI262470B (en) * 2004-12-24 2006-09-21 Quanta Display Inc Method of fabricating a pixel structure of a thin film transistor liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101892A (zh) * 2007-07-05 2008-01-09 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN106711159A (zh) * 2017-03-28 2017-05-24 上海天马微电子有限公司 阵列基板和阵列基板的制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
InGaZnO薄膜晶体管背板的栅极驱动电路静电释放失效研究;马群刚;周刘飞;喻;马国永;张盛东;;物理学报;20190523(第10期);全文 *
基于金属电极和有机半导体层的制备工艺对有机薄膜晶体管性能的研究;朱大龙;谢应涛;许鑫;欧阳世宏;方汉铿;;半导体光电;20150215(第01期);全文 *

Also Published As

Publication number Publication date
CN114256159A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
JP2012256890A (ja) 酸化物薄膜トランジスタ及びその製造方法
US9696602B2 (en) Manufacturing method of liquid crystal display
KR20100088017A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN113467145B (zh) 阵列基板及制作方法、显示面板
CN114660862B (zh) 阵列基板及制作方法、显示面板
CN114256159B (zh) 阵列基板及制作方法、显示面板
CN114402430A (zh) 阵列基板及制作方法、显示面板
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR102315527B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9018623B2 (en) Array substrate, display panel having the same and method of manufacturing the array substrate
CN114787703B (zh) 阵列基板及其制作方法
CN114236931B (zh) 阵列基板及制作方法、显示面板
CN113589612B (zh) 阵列基板及制作方法、显示面板
US20240222397A1 (en) Array substrate and manufacturing method thereof
TWI632671B (zh) 液晶顯示器及其製造方法
CN113690257B (zh) 阵列基板及其制作方法和显示面板
CN114594639A (zh) 阵列基板及制作方法
CN117894805A (zh) 阵列基板及制作方法、显示装置
CN116941028A (zh) 阵列基板的制作方法及阵列基板
CN117991552A (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant