CN104576678A - 可变电阻存储装置及其制造方法 - Google Patents

可变电阻存储装置及其制造方法 Download PDF

Info

Publication number
CN104576678A
CN104576678A CN201410277644.5A CN201410277644A CN104576678A CN 104576678 A CN104576678 A CN 104576678A CN 201410277644 A CN201410277644 A CN 201410277644A CN 104576678 A CN104576678 A CN 104576678A
Authority
CN
China
Prior art keywords
data storage
electrode
region
variable resistance
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410277644.5A
Other languages
English (en)
Inventor
孙敏硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104576678A publication Critical patent/CN104576678A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种可变电阻存储装置及其制造方法。所述可变电阻存储装置包括多个存储单元。存储单元中的每一个包括多个数据储存区。多个数据储存区彼此具有不同的宽度。

Description

可变电阻存储装置及其制造方法
相关申请的交叉引用
本申请要求2013年10月15日向韩国知识产权局提交的申请号为10-2013-0122543的韩国专利申请优先权，其全部内容通过引用合并于此。
技术领域
本发明构思的各种实施例涉及一种可变电阻存储装置及其制造方法，更具体地涉及一种具有多级单元的可变电阻存储装置及其制造方法。
背景技术
近年来，随着对具有高性能和低功率的半导体存储装置的需求，已经研究了具有非易失性和非刷新的下一代半导体存储装置。作为下一代半导体存储装置之一，可变电阻存储装置被推荐，并且可变电阻存储装置的典型示例是相变随机存取存储装置(PCRAMs)、电阻式随机存取存储器(ReRAMs)、磁性随机存取存储器(MRAMs)、自旋转移扭矩磁阻随机存取存储器(STTMRAMs)或聚合物随机存取存储器(PoRAMs)。
在最近的可变电阻存储装置中，单元节距或一个单元所占据的面积被减小以实现高集成度。
然而，减小单元间距或单元面积来实现高集成度的工艺可能困难，且该工艺期间在数据储存单元中形成的空隙导致可变电阻存储装置的电特性或可靠性下降。
因此，需要提出可以在一个存储单元中储存多个比特的多级单元，以实现具有高集成度和大容量的可变电阻存储装置。
发明内容
本发明构思的各种示例性实施例涉及通过实现多级单元而具有高集成度和大容量的可变电阻存储装置及其制造方法。
根据本发明构思的示例性实施例，提供了一种可变电阻存储装置。可变电阻存储装置可以包括多个存储单元，存储单元中的每一个都包括多个数据储存区。多个数据储存区可以彼此具有不同的宽度。
根据本发明构思的另一示例性实施例，提供了一种可变电阻存储装置。可变电阻存储装置可以包括多个存储单元。存储单元中的任何一个包括：开关器件，形成在半导体衬底上；多个第一电极，形成在开关器件上并且彼此具有不同的高度；多个数据储存单元，形成在相应的第一电极上并且彼此具有不同的高度；以及多个第二电极，形成在相应的数据存储单元上并且彼此具有不同的高度。
根据本发明构思的另一示例性实施例，提供一种可变电阻存储装置。可变电阻存储装置可以包括：存储单元阵列，存储单元阵列包括多个存储单元，存储单元中的每一个都包括彼此具有不同宽度的多个数据存储区；以及控制电路，适于根据从外部输入的命令来控制数据输入至每一个存储单元或数据从每一个存储单元输出。
根据本发明构思的另一示例性实施例，提供了一种制造可变电阻存储装置的方法。该方法可以包括：在半导体衬底上形成开关器件；在开关器件上形成绝缘层；通过刻蚀绝缘层来形成对应于多个数据储存区的多个孔，孔彼此具有不同的宽度并且暴露出开关器件的上表面；在相应的孔的底部上形成多个第一电极；在相应的第一电极上形成多个数据储存单元；以及在相应的数据储存单元上形成多个第二电极。
在以下标题为“具体实施方式”的部分中描述这些和其他的特征、方面和实施例。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其他的方面、特征和其他优点，在附图中：
图1是示出了根据本发明构思的实施例的可变电阻存储装置的部分配置的框图；
图2是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的等效电路图；
图3是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的截面图；
图4是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的截面图；
图5A-5E是顺序示出了制造根据本发明构思的实施例的可变电阻存储装置的存储单元的方法的截面图。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施例。
在本文参照截面图描述了示例性的实施例，截面图是示例性实施例(和中间结构)的示意性说明。照此，可以预料到图示的形状变化缘自例如制造技术和/或公差。因而，示例性实施例不应被解释为限于本文中所示的区域的特定形状，而可以包括例如缘自制造的形状差异。在附图中，为了清楚起见，可以对层和区域的长度和尺寸进行夸大。附图中的相同附图标记表示相同的元件。还将理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上、或者还可以存在中间层。还应注意的是，在本说明书中，“连接/耦接”不仅指一个部件直接与另一个部件耦接，还指一个部件通过中间部件与另一个部件间接耦接。另外，只要未在句子中特意提到，单数形式可以包括复数形式。
尽管将示出并且描述本发明构思的一些实施例，但本领域中的技术人员将理解的是：在不脱离本发明构思的原理和精神的情况下，可以对这些示例性实施例作出变化。
图1是示出了根据本发明构思的实施例的可变电阻存储装置的部分配置的框图，以及图2是根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的等效电路图。
参照图1，根据本发明构思的实施例的可变电阻存储装置100可以包括存储单元阵列110、列解码器120、行解码器130、检测放大器140、写驱动器150和控制电路160。
存储单元阵列110可以包括多个存储单元MC，存储单元MC可以储存从外部输入的数据。在本文中，根据本发明构思的实施例的可变电阻存储装置100中的一个存储单元MC可以是多级单元，多级单元具有可以储存两个数据块或更多数据块的数据储存区。将参照示出了一个存储单元组的结构的图2来详细描述根据本发明构思的实施例的可变电阻存储装置的存储单元MC。一个存储单元MC可以包括可以储存两个数据块或更多数据块的数据储存单元DS以及串联连接至数据储存单元DS的开关器件SW。在本文中，数据储存单元DS可以包括可变电阻材料。随后将详细描述根据本发明构思的实施例的可变电阻存储装置100的存储单元MC的结构。
列解码器120接收列地址，并且对列地址进行解码来指定多个存储单元MC的将被读取或写入的列。
行解码器130接收行地址，并且对行地址进行解码来指定多个存储单元MC的将被读取或写入的行。
检测放大器140检验存储单元的电阻值是否在预设的电阻窗口内，并且其将检验结果提供至控制电路160。
写驱动器150提供写电流以在多个存储单元MC中储存数据，并且响应于由控制电路160提供的控制信号来增大或减小写电流量。
控制电路160控制两个数据块或更多数据块被储存在一个存储单元MC中，并且根据检测放大器140的检测结果将用于增大或减小写入电流量的控制信号提供至写驱动器150。
图3是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的截面图。
参照图3，根据本发明构思的实施例的可变电阻存储装置100的存储单元MC可以包括多个数据储存区。例如，存储单元MC可以包括第一数据储存区301、第二数据储存区302和第三数据储存区303。尽管以一个存储单元包括三个数据储存区的方式来描述了实施例，但本发明构思不限于此。如果需要，包括在一个存储单元中的数据储存区的数量可以被控制为其他值。
组成根据本发明构思的实施例的可变电阻存储装置100的存储单元MC的数据储存区301、302、303可以具有彼此不同的宽度。在示例性实施例中，数据储存区301、302、303可被形成为使得第一数据储存区301的宽度W1、第二数据储存区302的宽度W2和第三数据储存区303的宽度为W1<W2<W3。
数据储存区301、302、303的每一个可以包括：字线区320，可以形成在半导体衬底310上来作为字线；开关器件340(SW)，形成在字线区320上；第一电极350，形成在开关器件340上；数据储存单元360，形成在第一电极350上；第二电极370，形成在数据储存单元360上。附图标记330表示绝缘层。在本文中，在第一数据储存区301、第二储存区302以及第三储存区303中，数据储存单元360和第二电极370可以被形成为具有彼此不同的高度。例如，参照图3，数据储存单元360可以被形成为使得第一数据储存区301的数据储存单元360的高度DH1、第二数据储存区302的数据储存单元360的高度DH2以及第三数据储存区303的数据储存单元360的高度DH3为DH1>DH2>DH3。根据数据储存区301、302和303中具有彼此不同高度的数据存储单元360，第二电极370可以被形成为使得第一数据储存区301的第二电极370的高度TEH1、第二数据储存区302的第二电极370的高度TEH2以及第三数据储存区303的第二电极370的高度TEH3为TEH1<TEH2<TEH3。在本文中，数据储存单元360可以由相变材料形成，并且相变材料可以是例如锗(Ge)-锑(Sb)-碲(Te)(GST)。在这个实施例中，数据储存区301、302和303的宽度与数据储存单元360的高度DH1、DH2和DH3成反比，但本发明构思不限于此。在另一实施例中，即使数据储存区301、302和303的宽度被形成的较窄，数据储存单元360也可被形成为具有低高度，且因而数据储存区301、302和303的宽度和高度DH1、DH2和DH3可以不具有反比关系。
此外，数据储存区301、302和303的总高度，即从开关器件340的底部至第二电极370的顶部的高度可以彼此相同。图3示出了在数据储存区301、302和303中分离形成开关器件340、第一电极350、数据储存单元360和第二电极370。然而，除了数据储存单元360之外的开关器件340、第一电极350和第二电极370可以不是在数据储存区301、302和303中分离地形成。
可以由PN二极管、肖特基二极管和MOS晶体管之中的任何一种形成开关器件340。当开关器件340由二极管形成时，存储单元MC还可包括欧姆接触层，欧姆接触层可以提高二极管和由金属材料形成的第一电极350之间的接触力。
图4是示出了根据本发明构思的实施例的可变电阻存储装置的存储单元的结构的截面图。
参照图4，根据本发明构思的实施例的可变电阻存储装置100的存储单元MC可以包括多个数据储存区。例如，存储单元MC可以包括第一数据储存区401、第二数据储存区402和第三数据储存区403。本实施例已经描述了一个存储单元MC包括三个数据储存区，但本发明构思不限于此。如果需要，可以将包括在一个存储单元中的数据储存区的数量控制为其他值。
组成根据本发明构思的另一实施例的可变电阻存储装置100的存储单元MC的数据储存区401、402和403可以彼此具有不同的宽度。换言之，数据储存区401、402和403可以被形成为使得第一数据储存区401的宽度W1、第二数据储存区402的宽度W2和第三数据储存区403的宽度W3为W1<W2<W3。
数据储存区401、402和403的每一个可以包括：字线区420，可以形成在半导体衬底410上作为字线；开关器件440(SW)，形成在字线区420上；第一电极450，形成在开关器件440上；数据储存单元460，形成在第一电极450上；以及第二电极470，形成在数据储存单元460上。附图标记430表示绝缘层。在本文中，在第一数据储存区401、第二储存区402和第三储存区403中，第一电极450、数据储存单元460和第二电极470可以被形成为具有彼此不同的高度。例如，参照图4，第一电极450可以被形成为使得第一数据储存区401的第一电极450的高度BEH1、第二数据储存区402的第一电极450的高度BEH2以及第三数据储存区403的第一电极450的高度BEH3为BEH1<BEH2<BEH3。数据储存单元460可以被形成为使得第一数据储存区401的数据储存单元460的高度DH1、第二数据储存区402的数据储存单元460的高度DH2和第三数据储存区403的数据储存单元460的高度DH3为DH1>DH2>DH3。根据在数据储存区401、402和403中具有不同高度的数据储存单元460，第二电极470可以被形成为使得第一数据储存区401的第二电极470的高度TEH1、第二数据储存区402的第二电极470的高度TEH2以及第三数据储存区403的第二电极470的高度TEH3为TEH1<THE2<TEH3。在本文中，数据储存单元460可以由相变材料形成，并且相变材料可以是例如GST。此外，数据储存区401、402和403的总高度，即从开关器件440的底部至第二电极470的顶部的高度可以彼此相同。
开关器件440可以由PN二极管、肖特基二极管和MOS晶体管之中的任何一种形成。当开关器件330由二极管形成时，存储单元MC还可包括欧姆接触层，欧姆接触层可以提高二极管和由金属材料形成的第一电极450之间的接触力。此外，开关器件440可以不是在数据储存区401、402和403中分离地形成，且因而一个开关器件440可以形成在一个存储单元MC中。
图5A-5E是顺序示出了制造根据本发明构思的实施例的可变电阻存储装置的存储单元的方法的截面图。
如图5A所示，制造根据本发明构思的实施例的可变电阻存储装置100的存储单元MC的方法包括提供半导体衬底510，通过将N型杂质注入半导体衬底510的上部来形成字线区520或在半导体衬底510上形成金属材料。绝缘层530形成在字线区520上，并且然后对应于数据储存区的数量的多个硬掩模535a、535b和535c形成在绝缘层530上。形成在绝缘层530上的多个硬掩模535a、535b和535c可以彼此具有不同的宽度。例如，具有第一宽度HW1的第一硬掩模535a形成在绝缘层530的一部分上，绝缘层530的该部分对应于将于其中形成第一数据储存区的区域，具有第二宽度HW2的第二硬掩模535b形成在绝缘层530的一部分上，绝缘层530的该部分对应于将于其中形成第二数据储存区的区域，并且具有第三宽度HW3的第三硬掩模535c形成在绝缘层530的一部分上，绝缘层530的该部分对应于将于其中形成第三数据储存区的区域存储单元可以包括数据存储区，所述数据存储区根据彼此具有不同宽度的硬掩模535a、535b、535c而彼此具有不同的宽度。在示例性实施例中，数据储存区的宽度可以为W1<W2<W3。
如图5B所示，在绝缘层530上执行使用硬掩模535a、535b和535c的光刻工艺以形成将于其中形成第一数据储存区501的区域、将于其中形成第二数据储存区502的区域以及将于其中形成第三数据储存区503的区域，其中所有的区域暴露出字线区520的上表面。然后，在数据储存区501至503的每一个中，开关器件540和第一电极550形成在字线区520的暴露出的上表面上。更具体地，用于开关器件540的材料层形成在字线区520上以掩埋所述区域，然后被刻蚀以在数据储存区501、502和503的每一个的底部中形成开关器件540。然后，第一电极材料层形成在开关器件540上并且接着被刻蚀以在每一个数据储存区中将第一电极550形成为具有一定高度。开关器件540可以由PN二极管、肖特基二极管和MOS晶体管之中的任何一种形成。
如图5C所示，相变材料层560a形成在第一电极550上，具有比绝缘层530更大的高度。
多个硬掩模565a、565b和565c形成在相变材料层560a上。这时，形成在相变材料层560a上的硬掩模565a、565b和565c可以彼此具有不同的高度。例如，具有第一高度HH1的第四硬掩模565a形成在相变材料560a的对应于第一数据储存区501的部分上，具有第二高度HH2的第五硬掩模565b形成在相变材料560a的对应于第二数据储存区502的部分上，以及具有第三高度HH3的第六硬掩模565c形成在相变材料560a的对应于第三数据储存区503的部分上。
如图5D所示，使用彼此具有不同高度的硬掩模565a、565b和565c来刻蚀相变材料层560a以形成彼此具有不同高度的数据储存单元560。在示例性实施例中，第一数据储存区501的数据储存单元560具有第一高度DH1，第二数据储存区502的数据储存单元560具有第二高度DH2，并且第三数据储存区503的数据储存单元560具有第三高度DH3。因此，即使在相同的电流下也可以形成彼此不同的编程量来实现多级单元。
参照图5E，彼此具有不同高度的第二电极570形成在数据存储区501、502和503中的数据存储单元560上。这时，第二电极570的上表面可以位于相同的水平面上。即，数据储存区501、502和503的总高度大体相同。通过在数据储存区501、502和503中的数据储存单元560上形成第二电极材料层并且将第二电极材料平坦化至一定高度来形成第二电极570。根据在数据储存区501、502和503中彼此具有不同高度的数据储存单元560而第二电极570被形成为在数据储存区501、502和503中彼此具有不同的高度。换言之，具有第一高度TEH1的第二电极570形成在第一数据存储区501中，具有第二高度TEH2的第二电极570形成在第二数据储存区503中，并且具有第三高度TEH3的第二电极570形成在第三数据储存区503中。在图5E中，第二电极570被分离地形成在数据储存区501、502和503中，但本发明构思不限于此。在另一示例性实施例中，一个存储单元MC可以被形成为具有一个第二电极。
此外，如图4所示的彼此具有不同高度的第一电极可以利用彼此具有不同高度的硬掩模来形成在存储单元的数据储存区中。
如上述，在根据本发明构思的实施例的可变电阻存储装置100中，彼此具有不同宽度的多个数据储存区形成在存储单元中，而包括在数据储存区中的数据储存单元被形成为彼此具有不同的高度。因此，可以形成即使在相同电流下也彼此不同的编程量以实现多级单元。
本发明构思的以上实施例是说明性的而非限制性的。各种替换和等同形式是可以的。本发明不限于本文中描述的实施例。本发明也不限于任何特定类型的半导体装置。考虑到本公开的内容，其他的增加、删减或修改是明显的并且旨在落入所附权利要求的范围内。
通过以上实施例可以看出，本申请提供了如下的技术方案。
技术方案1.一种可变电阻存储装置，包括：
多个存储单元，所述存储单元中的每一个包括多个数据储存区，
其中所述多个数据储存区彼此具有不同的宽度。
技术方案2.如技术方案1所述的可变电阻存储装置，其中，所述多个数据储存区中的每一个包括：
第一电极；
多个数据储存单元，形成在所述第一电极上；以及
第二电极，形成在所述多个数据储存单元上。
技术方案3.如技术方案2所述的可变电阻存储装置，其中，所述多个数据储存单元彼此具有不同的高度。
技术方案4.如技术方案3所述的可变电阻存储装置，其中，所述多个数据储存单元中的每一个包括相变材料。
技术方案5.如技术方案2所述的可变电阻存储装置，其中，所述第二电极彼此具有不同的高度。
技术方案6.一种可变电阻存储装置，包括：
多个存储单元，
其中所述多个存储单元中的任何一个包括：
开关器件，形成在半导体衬底上；
多个第一电极，形成在所述开关器件上并且彼此具有不同的高度；
多个数据储存单元，形成在相应的第一电极上并且彼此具有不同的高度；以及
多个第二电极，形成在相应的数据储存单元上并且彼此具有不同的高度。
技术方案7.如技术方案6所述的可变电阻存储装置，其中，所述多个数据储存单元被形成为彼此具有不同的宽度。
技术方案8.如技术方案7所述的可变电阻存储装置，其中，所述数据储存单元中的每一个都由相变材料形成。
技术方案9.如技术方案6所述的可变电阻存储装置，其中，当所述第一电极的高度增大时，相应的数据储存单元的高度减小。
技术方案10.如技术方案6所述的可变电阻存储装置，其中，当所述数据储存单元的高度增大时，相应的第二电极的高度减小。
技术方案11.一种可变电阻存储装置，包括：
包括多个存储单元的存储单元阵列，所述存储单元中的每一个都包括彼此具有不同宽度的多个数据储存区；以及
控制电路，适于根据从外部输入的命令来控制将数据输入至所述存储单元中的每一个或将数据从所述存储单元中的每一个输出。
技术方案12.如技术方案11所述的可变电阻存储装置，其中，所述多个数据储存区中的每一个包括：
开关器件，形成在半导体衬底上；
第一电极，形成在所述开关器件上；
数据储存单元，形成在所述第一电极上；以及
第二电极，形成在所述数据储存单元上。
技术方案13.如技术方案12所述的可变电阻存储装置，其中，所述多个数据储存单元彼此具有不同的高度。
技术方案14.如技术方案13所述的可变电阻存储装置，其中，所述数据储存单元中的每一个都由相变材料形成。
技术方案15.如技术方案12所述的可变电阻存储装置，其中，所述多个第一电极彼此具有不同的高度并且所述多个第二电极彼此具有不同的高度。
技术方案16.一种制造可变电阻存储装置的方法，所述方法包括：
在半导体衬底上形成开关器件；
在所述开关器件上形成绝缘层；
通过刻蚀所述绝缘层来形成对应于多个数据储存区的多个孔，所述多个孔彼此具有不同的宽度并且暴露出所述开关器件的上表面；
在相应的孔的底部形成多个第一电极；
在相应的第一电极上形成多个数据储存单元；以及
在相应的数据储存单元上形成多个第二电极。
技术方案17.如技术方案16所述的方法，其中，形成所述多个孔的步骤包括以下步骤：
在所述绝缘层的对应于所述多个数据储存区的部分上形成彼此具有不同宽度的多个第一硬掩模；以及
通过利用所述多个第一硬掩模刻蚀所述绝缘层来形成彼此具有不同宽度的所述多个孔。
技术方案18.如技术方案17所述的方法，其中，形成所述多个数据储存单元的步骤包括以下步骤：
在所述多个第一电极上形成相变材料层；
在所述相变材料层上形成彼此具有不同高度的多个第二硬掩模；以及
通过利用所述多个第二硬掩模刻蚀所述相变材料层来形成彼此具有不同高度的所述多个数据储存单元。
技术方案19.如技术方案16所述的方法，其中，所述多个第一电极彼此具有不同的高度，所述多个第二电极彼此具有不同的高度，并且所述多个数据储存单元彼此具有不同的高度。
技术方案20.如技术方案19所述的方法，其中，形成所述多个第一电极的步骤包括以下步骤：
在所述多个孔中形成用于所述多个第一电极的第一电极材料层；
在所述第一电极材料层的对应于所述多个数据储存区的部分上形成彼此具有不同高度的多个第三硬掩模；以及
通过利用所述多个第三硬掩模刻蚀所述第一电极材料层来形成彼此具有不同高度的所述多个第一电极。
技术方案21.如技术方案19所述的方法，其中，形成所述多个第二电极的步骤包括以下步骤：
在所述多个数据储存单元上形成用于所述多个第二电极的第二电极材料层；以及
平坦化所述第二电极材料层。

Claims (10)

1.一种可变电阻存储装置，包括：
多个存储单元，所述存储单元中的每一个包括多个数据储存区，
其中所述多个数据储存区彼此具有不同的宽度。
2.如权利要求1所述的可变电阻存储装置，其中，所述多个数据储存区中的每一个包括：
第一电极；
多个数据储存单元，形成在所述第一电极上；以及
第二电极，形成在所述多个数据储存单元上。
3.如权利要求2所述的可变电阻存储装置，其中，所述多个数据储存单元彼此具有不同的高度。
4.如权利要求3所述的可变电阻存储装置，其中，所述多个数据储存单元中的每一个包括相变材料。
5.如权利要求2所述的可变电阻存储装置，其中，所述第二电极彼此具有不同的高度。
6.一种可变电阻存储装置，包括：
多个存储单元，
其中所述多个存储单元中的任何一个包括：
开关器件，形成在半导体衬底上；
多个第一电极，形成在所述开关器件上并且彼此具有不同的高度；
多个数据储存单元，形成在相应的第一电极上并且彼此具有不同的高度；以及
多个第二电极，形成在相应的数据储存单元上并且彼此具有不同的高度。
7.如权利要求6所述的可变电阻存储装置，其中，所述多个数据储存单元被形成为彼此具有不同的宽度。
8.如权利要求7所述的可变电阻存储装置，其中，所述数据储存单元中的每一个都由相变材料形成。
9.一种可变电阻存储装置，包括：
包括多个存储单元的存储单元阵列，所述存储单元中的每一个都包括彼此具有不同宽度的多个数据储存区；以及
控制电路，适于根据从外部输入的命令来控制将数据输入至所述存储单元中的每一个或将数据从所述存储单元中的每一个输出。
10.一种制造可变电阻存储装置的方法，所述方法包括：
在半导体衬底上形成开关器件；
在所述开关器件上形成绝缘层；
通过刻蚀所述绝缘层来形成对应于多个数据储存区的多个孔，所述多个孔彼此具有不同的宽度并且暴露出所述开关器件的上表面；
在相应的孔的底部形成多个第一电极；
在相应的第一电极上形成多个数据储存单元；以及
在相应的数据储存单元上形成多个第二电极。
CN201410277644.5A 2013-10-15 2014-06-19 可变电阻存储装置及其制造方法 Pending CN104576678A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130122543A KR20150043759A (ko) 2013-10-15 2013-10-15 저항 변화 메모리 장치 및 그의 제조방법
KR10-2013-0122543 2013-10-15

Publications (1)

Publication Number Publication Date
CN104576678A true CN104576678A (zh) 2015-04-29

Family

ID=52809524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410277644.5A Pending CN104576678A (zh) 2013-10-15 2014-06-19 可变电阻存储装置及其制造方法

Country Status (3)

Country Link
US (1) US9478281B2 (zh)
KR (1) KR20150043759A (zh)
CN (1) CN104576678A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11580285B2 (en) 2016-12-09 2023-02-14 Nokia Of America Corporation Reconfigurable integrated circuit and operating principle
US10762960B2 (en) 2017-11-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
KR102595902B1 (ko) 2018-08-23 2023-10-30 삼성전자주식회사 저항성 메모리 소자
KR102630031B1 (ko) 2018-10-05 2024-01-30 삼성전자주식회사 가변 저항 메모리 장치
KR20200050138A (ko) * 2018-11-01 2020-05-11 에스케이하이닉스 주식회사 반도체 장치의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510686A (zh) * 2002-12-10 2004-07-07 ���ǵ�����ʽ���� 具有不平行的主磁阻和参考磁阻的磁随机存取存储器器件
CN101442103A (zh) * 2007-09-07 2009-05-27 意法半导体公司 用于多比特存储的相变存储设备
CN101681676A (zh) * 2007-05-31 2010-03-24 美光科技公司 具有多个电阻状态的相变存储器结构及其编程和感测方法
CN102034928A (zh) * 2009-09-29 2011-04-27 三星电子株式会社 相变存储器器件
CN102262904A (zh) * 2010-05-24 2011-11-30 张国飙 多位元三维掩膜编程存储器
US20120014159A1 (en) * 2010-07-15 2012-01-19 Seok-Pyo Song Memory device
CN102332294A (zh) * 2010-06-10 2012-01-25 索尼公司 电阻变化型随机存取存储器装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682926B1 (ko) * 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
KR100682939B1 (ko) * 2005-03-16 2007-02-15 삼성전자주식회사 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법
KR100819560B1 (ko) 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US8114765B2 (en) * 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
KR101535462B1 (ko) * 2009-08-27 2015-07-09 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101027787B1 (ko) 2009-12-31 2011-04-07 고려대학교 산학협력단 멀티 레벨 프로그램용 비휘발 메모리 소자
KR101691088B1 (ko) * 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR20120041558A (ko) * 2010-10-21 2012-05-02 삼성전자주식회사 반도체 소자의 제조 방법
KR101835709B1 (ko) * 2010-11-16 2018-03-08 삼성전자주식회사 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
CN102610749B (zh) * 2011-01-25 2014-01-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
KR101904418B1 (ko) * 2011-05-31 2018-10-05 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
KR101953240B1 (ko) * 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
KR102091713B1 (ko) * 2012-09-27 2020-03-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20140077501A (ko) * 2012-12-14 2014-06-24 에스케이하이닉스 주식회사 저항변화 메모리 소자 및 그 제조 방법
KR20140109741A (ko) * 2013-03-06 2014-09-16 에스케이하이닉스 주식회사 수직형 반도체 장치 및 제조 방법과 그 동작 방법
KR20150007520A (ko) * 2013-07-11 2015-01-21 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
KR102170761B1 (ko) * 2013-07-22 2020-10-27 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR20150012837A (ko) * 2013-07-26 2015-02-04 에스케이하이닉스 주식회사 3차원 수평 채널을 갖는 반도체 장치 및 그 제조방법
US9368717B2 (en) * 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US10090376B2 (en) * 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
KR20150059499A (ko) * 2013-11-22 2015-06-01 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 소거 방법
US9806129B2 (en) * 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150249113A1 (en) * 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Nonvolatile memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510686A (zh) * 2002-12-10 2004-07-07 ���ǵ�����ʽ���� 具有不平行的主磁阻和参考磁阻的磁随机存取存储器器件
CN101681676A (zh) * 2007-05-31 2010-03-24 美光科技公司 具有多个电阻状态的相变存储器结构及其编程和感测方法
CN101442103A (zh) * 2007-09-07 2009-05-27 意法半导体公司 用于多比特存储的相变存储设备
CN102034928A (zh) * 2009-09-29 2011-04-27 三星电子株式会社 相变存储器器件
CN102262904A (zh) * 2010-05-24 2011-11-30 张国飙 多位元三维掩膜编程存储器
CN102332294A (zh) * 2010-06-10 2012-01-25 索尼公司 电阻变化型随机存取存储器装置
US20120014159A1 (en) * 2010-07-15 2012-01-19 Seok-Pyo Song Memory device

Also Published As

Publication number Publication date
US9478281B2 (en) 2016-10-25
KR20150043759A (ko) 2015-04-23
US20150103588A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
US9444043B2 (en) Method, system and device for phase change memory with shunt
CN102881708B (zh) 半导体集成电路器件及其制造方法和驱动方法
CN100541855C (zh) 非易失存储元件及其制造方法
CN100559623C (zh) 非易失存储元件及其制造方法
KR101697030B1 (ko) 3차원 메모리 어레이 아키텍처
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
KR100772904B1 (ko) 가변저항 메모리 장치 및 그 제조 방법
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
US7943965B2 (en) Multi-bit phase-change memory device
US8415197B2 (en) Phase change memory device having an improved word line resistance, and methods of making same
US9508428B2 (en) Vertical type semiconductor device, fabrication method thereof and operation method thereof
CN100550408C (zh) 非易失存储元件及其制造方法
US20100327251A1 (en) Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells
US8445880B2 (en) Phase change memory device having bit-line discharge block and method of fabricating the same
US10727403B2 (en) Resistive memory device and method of manufacturing the resistive memory device
CN101017878A (zh) 相变随机存取存储器及其制造和操作方法
CN100595930C (zh) 电可重写非易失存储元件
CN104576678A (zh) 可变电阻存储装置及其制造方法
US8218359B2 (en) Phase change random access memory and methods of manufacturing and operating same
CN103117358A (zh) 具有位于互连上的单元图案的半导体存储器件及其制造方法
CN104518087A (zh) 电阻式存储装置及其制造方法
US8084759B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
KR100876767B1 (ko) 상 변화 메모리 장치의 형성 방법
KR20100011651A (ko) 상변화 메모리 소자와 그 제조 및 동작 방법
KR101171874B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429