CN100559623C - 非易失存储元件及其制造方法 - Google Patents

非易失存储元件及其制造方法 Download PDF

Info

Publication number
CN100559623C
CN100559623C CNB2006101439219A CN200610143921A CN100559623C CN 100559623 C CN100559623 C CN 100559623C CN B2006101439219 A CNB2006101439219 A CN B2006101439219A CN 200610143921 A CN200610143921 A CN 200610143921A CN 100559623 C CN100559623 C CN 100559623C
Authority
CN
China
Prior art keywords
recording layer
memory element
top electrode
bit line
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101439219A
Other languages
English (en)
Other versions
CN1960019A (zh
Inventor
浅野勇
泰勒·A·劳里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1960019A publication Critical patent/CN1960019A/zh
Application granted granted Critical
Publication of CN100559623C publication Critical patent/CN100559623C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失存储元件，包含：下电极12、设置在下电极12上的上电极17以及包含相变材料并且连接在下电极12和上电极17之间的记录层18。根据本发明，上电极17与记录层18的初始生长表面18a接触。该结构可以通过在记录层18之前形成上电极17来实现，得到三维结构。这样减小了向位线的热扩散而不增加记录层18的厚度。

Description

非易失存储元件及其制造方法
技术领域
本发明涉及电可改写非易失存储元件和制造该元件的方法。更具体地说，本发明涉及具有包含相变材料的记录层的电可改写非易失存储元件和制造该元件的方法。
背景技术
个人计算机和服务器等都使用分级的存储器***。存在便宜并且提供高存储容量的低级(lower-tier)存储器，而比该级别高的存储器能提供高速操作。最低级别通常由磁性存储器例如硬盘和磁带构成。除了非易失存储器，磁性存储器是存储比固体器件例如半导体存储器的信息存储量大很多的便宜方式。然而，和磁性存储器的依序访问操作相比，半导体存储器更快，并且可以随机访问所存储的数据。由于这些原因，通常使用磁性存储器来存储程序和档案信息等，并且当需要时，将该信息传输到级别更高的主***存储器。
主存储器通常使用动态随机存取存储器(DRAM)，其以比磁性存储器更高的速度工作，并且以每位(per-bit)为基础，比更快的半导体存储器例如静态随机存取存储器(SRAM)更便宜。
占据最顶级的存储器级别的是***微处理器单元(MPU)的内部高速缓冲存储器。内部高速缓冲存储器是通过内部总线与MUP芯连接的极高速存储器。内部高速缓冲存储器具有非常小的容量。在某些情况下，在内部高速缓冲存储器和主存储器之间使用第二甚至第三高速缓冲存储器。
DRAM用于主存储器，这是因为它提供了速度和位成本(bit cost)之间的良好平衡。此外，现在有些具有大容量的半导体存储器。近年来，已经开发了容量超过千兆字节的存储芯片。DRAM是如果其电源断电则丢失存储数据的易失存储器。这使得DRAM不适合于存储程序和档案信息。而且，甚至当电源接通时，存储器也必须周期地进行刷新操作，以便保持存储的数据，因此在能够降低多少器件电功耗方面存在限制，其它的问题是控制器进行控制的复杂性。
半导体闪存是高容量和非易失的，但是需要用于写和擦除数据的高电流，并且写和擦除时间(times)缓慢。这些缺陷使得闪存不适合取代主存储器应用中的DRAM。还存在其它的非易失存储器，例如磁阻随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)，但是它们不能容易地实现DRAM能够实现的存储容量。
期望成为DRAM的可能的替代品的另一种半导体存储器是相变随机存取存储器(PRAM)，其使用相变材料来存储数据。在PRAM器件中，数据的存储基于记录层中包含的相变材料的相状态。具体地说，在晶态的材料的电阻率和非晶态的电阻率之间存在大的差异，可以利用该差异存储数据。
该相变通过当施加写电流时加热相变材料来实现。通过给材料施加读电流和测量电阻来读取数据。将读电流设定在足够低而不会引起相变的水平。这样，相不会改变，除非加热到高温，因此即使切断电源也能够保持数据。
为了有效地利用写电流加热相变材料，希望使用不容易使由写电流产生的热散发的结构。为了实现该目的，在一种结构中，用具有低热导率的上电极覆盖记录层的上表面，以切断向具有大热容和高热导率的位线的散热。参见美国专利USP5,536,947，“Writing CurrentReduction for High-density Phase-change RAM”，Y.N.Hwang，S.H.Lee，S.J.Ahn，S.Y.Lee，K.C.Ryoo，H.S.Hong，H.C.Koo，F.Yeung，J.H.Oh，H.J.Kim，W.C.Jeong，J.H.Park，H.Horii，Y.H.Ha，J.H.Yi，G.H.Hoh，G.T.Jeong，H.S.Jeong和Kinam Kim”，IEEE 20003，和“An Edge Contact Type Cell for Phase Change RAM Featuring VeryLow Power Consumption”，Y.H.Ha，J.H.Yi，H.Horii，J.H.Park，S.H.Joo，S.O.Park，U-In Chung和J.T.Moon，2003 Symposium onVLSI Technology Digest of Technical Papers。
然而，由于在上述文献所描述的结构中，平的记录层夹在上电极和下电极之间，因此必须极大地增加记录层的厚度，以便充分地降低向位线的散热。增加记录层的厚度意味着花费更长的时间来形成该层，除此以外，还需要更强的磁场来引起相变，尤其是从高阻态到低阻态的改变。由于因此用于引起相变的电压必须增加，所以该结构不适合于低压器件。
因此，利用具有常规结构的器件难以适当地升高加热效率。这使其难以减小写电流，而且使其难以加速写操作。
发明内容
因此本发明的目的是提供一种改进的电可改写非易失存储元件及制造该存储元件的方法，该存储元件具有包含相变材料的记录层。
本发明的另一个目的是提供一种具有高加热效率电可改写非易失存储元件及制造该存储元件的方法，所述存储元件具有包含相变材料的记录层。
通过具有下列结构的非易失存储元件可以实现本发明的上述和其它目的，该非易失存储元件包括：下电极；设置在下电极上的上电极；和包含相变材料、连接在下电极和上电极之间的记录层，其中上电极与记录层的初始生长表面接触。
这样，本发明的存储元件具有一种结构，其中上电极与记录层的初始生长表面接触。该结构可以通过在记录层之前形成上电极而实现，得到不同于现有技术的三维结构。这样降低向位线的热扩散而不增加记录层的厚度。
优选，该存储元件进一步包括连接到上电极的位线和设置在下电极和位线之间的层间绝缘层，至少部分上电极形成在设置在层间绝缘层中的通孔内。这样使其更易于形成三维结构的记录层。
可以使用一种结构，其中位线具有通过布图形成的、与上电极的初始生长表面接触的蚀刻表面。在这种情况下，优选存储元件进一步包括设置在位线上的第二蚀刻停止层，通孔穿过层间绝缘层、位线和第二蚀刻停止层。
该存储元件可以进一步包括埋在通孔中的绝缘材料，位线形成在绝缘材料上。
本发明的上述和其它目的也可以通过下述非易失存储元件来实现，该非易失存储元件包括：下电极；设置在下电极上的上电极；和包含相变材料、连接在下电极和上电极之间的记录层，其中上电极至少与记录层的侧表面接触。
该结构也可以通过在记录层之前形成上电极来实现，得到不同于现有技术的三维结构，减少在位线辐射的热量。在这种情况下，优选记录层至少与上电极的侧表面接触。
本发明的上述和其它目的也可以通过下述非易失存储元件来实现，该非易失存储元件包括：上电极；设置在下电极上的上电极；包含相变材料、连接在下电极和上电极之间的记录层；和与上电极连接的位线，其中位线具有通过布图形成的蚀刻表面，所述蚀刻表面与上电极的初始生长表面接触。
该结构还可以通过在记录层之前形成上电极而实现，得到不同于现有技术的三维结构，减少在位线处辐射的热量。
本发明的上述和其它目的还可以通过非易失存储元件的制造方法来实现，该非易失存储元件包括：形成下电极的第一步骤；依次在下电极上形成蚀刻停止层和层间绝缘层的第二步骤；通过在层间绝缘层中形成通孔从而露出部分蚀刻停止层的第三步骤；在通孔的至少侧表面上形成上电极的第四步骤；和通过在通孔底部露出的蚀刻停止层中形成开口从而至少露出部分下电极的第五步骤；在通孔中形成包含相变材料、与下电极和上电极接触的记录层的第六步骤。
根据本发明的该方面，在记录层之前形成上电极，在通孔中形成记录层，得到具有高热效率的三维结构。
如上所述，电可改写非易失存储元件具有改进的热效率，并且可以提供一种该元件的制造方法。因此，不仅可以减小写电流，而且可以增强写速度。
附图说明
通过参考下面结合附图对本发明的详细描述，本发明的上述和其它目的、特征和优点将变得更加显而易见。
图1是使用根据本发明第一实施例的非易失存储元件的存储单元结构的截面图；
图2是根据本发明第一实施例的存储元件的平面图；
图3是沿着图2所示的线B-B的截面图；
图4A是说明由开口位置在x方向偏离设计位置而产生的效果的附图；
图4B是说明由开口位置在Y方向偏离设计位置而产生的效果的附图；
图5是说明包含硫属元素化物材料的相变材料的相状态的控制方法的曲线图；
图6是具有n线m行的矩阵结构的非易失半导体存储器的电路图；
图7A是说明根据本发明第一实施例的存储元件的制造工艺的平面图；
图7B是沿着图7A所示的线C-C的截面图；
图7C是沿着图7A所示的线D-D的截面图；
图8A是说明根据本发明第一实施例的存储元件的制造工艺的平面图；
图8B是沿着图8A所示的线E-E的截面图；
图8C是沿着图8A所示的线F-F的截面图；
图9A是说明根据本发明第一实施例的存储元件的制造工艺的平面图；
图9B是沿着图9A所示的线G-G的截面图；
图9C是沿着图9A所示的线H-H的截面图；
图10A是说明根据本发明第一实施例的存储元件的制造工艺的平面图；
图10B是沿着图10A所示的线I-I的截面图；
图10C是沿着图10A所示的线J-J的截面图；
图11和12是用于说明通过保护绝缘层布图记录层的方法的附图；
图13是其中开口和通孔的平面形状在X方向是细长形的存储元件的例示平面图；
图14A是其中所有留下的记录层都是开口和通孔侧壁上的部分的存储元件的平面图；
图14B是沿着图14A所示的线K-K的截面图；
图14C是沿着图14A所示的线L-L的截面图；
图15是使用根据本发明第二实施例的非易失存储元件的存储单元结构的截面图；
图16A是说明根据本发明第二实施例的存储元件的制造工艺的平面图；
图16B是沿着图16A所示的线M-M的截面图；
图16C是沿着图16A所示的线N-N的截面图；
图17A是说明根据本发明第二实施例的存储元件的制造工艺的平面图；
图17B是沿着图17A的线O-O的截面图；
图17C是沿着图17A的线P-P的截面图；
图18A是说明根据本发明第二实施例的存储元件的制造工艺的平面图；
图18B是沿着图18A所示的线Q-Q的截面图；
图18C是沿着图18A所示的线R-R的截面图。
具体实施方式
现在将参考附图详细说明本发明的优选实施例。
图1是使用根据本发明第一实施例的非易失存储元件10的存储单元的结构的截面图。图2是存储元件10的平面图。沿着图2所示的线A-A的截面图示于图1。图3是沿着图2所示的线B-B的截面图。
参考图1，根据本发明该实施例的非易失存储元件10包含：层间绝缘层11；掩埋在层间绝缘层11中的下电极12；在下电极12上依次形成的第一蚀刻停止层13、层间绝缘层14、位线15和第二蚀刻停止层16；设置在通孔14a内侧壁上的上电极17；和与下电极12和上电极17接触的记录层18。
例如硅氧化物或硅氮化物的材料可以用于层间绝缘层11和14以及蚀刻停止层13和16。用于层间绝缘层14和第一蚀刻停止层13的材料必须具有不同的蚀刻率，用于第一蚀刻停止层13和第二蚀刻停止层16的材料也必须具有不同的蚀刻率。还优选(但不是必须)用于层间绝缘层11和第一蚀刻停止层13的也具有不同的蚀刻率。例如，如果利用硅氧化物形成层间绝缘层11和14以及第二蚀刻停止层16，则优选使用硅氮化物形成第一蚀刻停止层13。
下电极12以圆筒形(cylinder)形成在通孔11a的内侧壁周围，所述通孔11a形成在层间绝缘层11中。这样，如图2所示，下电极12的上表面12a是环形的。用绝缘材料11b填充由下电极12限定的区域，该绝缘材料11b优选是与层间绝缘层11相同的材料。
如图2所示，下电极12的上表面12a具有在X方向延伸的带状区域12x和在Y方向延伸的带状区域12y。在该实施例中，带状区域12y比带状区域12x长。
使用下电极12作为加热器插塞，构成写数据过程中的加热器部分。为此，下电极12优选由具有相对高电阻的材料形成，例如金属硅化物、金属氮化物和金属硅化物的氮化物。这些包含TiAlN、TiSiN、TiCN和其它这样的材料，但不限于此。
第一蚀刻停止层13设置有在露出下电极12的带状区域12y的位置设置的开口13a。用记录层18填充开口13a，使得在开口13a的底部，记录层18与带状区域12y接触。相对于带状区域12y设置开口13a，以便减小记录层18和下电极12之间的接触面积变化。
具体地说，如图4A所示，定位开口13a，使得露出带状区域12y，从而更难以出现露出的带状区域12y的面积S1的变化，即使开口13a的实际位置在x方向或在如图4B所示的Y方向偏离设计位置13ai。在某种程度上，当开口13a与带状区域12x相对定位时，也得到了相同的效果。然而，对于偏离，通过相对于更长的带状区域12y定位开口13a，可以更加减小面积S1的变化。
在通孔14a中设置由层间绝缘层14、位线15和第二蚀刻停止层16构成的叠层体。上电极17形成在通孔14a的内侧壁上。通过在整个表面上形成上电极17然后回蚀可以实现，如下所述。开口13a形成在未被上电极17覆盖的通孔14a的底部。
上电极17优选由具有相对低热导率的材料构成，使得由加热电流产生的热不容易扩散。如下电极12的情况，具体的例子是TiAlN、TiSiN、TiCN。
记录层18设置在其中内侧壁由此被上电极17覆盖的通孔14a的内部。记录层18与由开口13a露出的下电极12的带状区域12y接触，并且也与圆筒状上电极17的内侧壁接触。据此，上电极17与记录层18的初始生长表面18a接触。
记录层18由相变材料构成。虽然没有具体限定相变材料，但是可以是呈现两个或者更多个状态并且其中每个状态都具有不同电阻的任何材料，优选硫属元素化物材料。硫属元素化物材料意味着包含一种或多种例如锗、锑、碲、铟和硒元素的合金。例子包含二元体系合金例如GaSb、InSe、Sb2Te3和GeTe；三元体系合金例如Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4和InSbGe；和四元体系合金例如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te81Ge15Sb2S2。
包含硫属元素化物材料的相变材料可以呈现非晶态或结晶态。在非晶态，电阻相对高，在结晶态，电阻相对低。
图5是用于说明包含硫属元素化物材料的相变材料的相状态的控制方法的曲线图。
通过加热到熔融温度Tm或者熔融温度Tm以上、然后冷却将相变材料改变到非晶态，如图5中的曲线a所示。为了将材料改变到结晶态，将其加热到至少高达结晶温度Tx并且在熔融温度Tm以下的温度，如图5中的曲线b所示。通过控制加热过程中的时间段和每单位时间流过该材料的电流量来控制加热温度。
当记录层18经受写电流时，记录层18和下电极12之间的接触区变为加热区P。即，可以通过给记录层18施加写电流转换加热区P附近的硫属元素化物的相状态。这样做改变上电极17和下电极12之间的电阻。
如图1所示，记录层18设置在通孔14a内，上电极17形成在通孔14a的内侧壁上。因此，初始生长表面18a与通过回蚀工艺形成的上电极17的蚀刻表面17c接触。据此，圆筒形上电极17的内侧壁和记录层18的侧壁之间存在接触。
虽然对记录层18的厚度没有特别限制，但是在本实施例中，作为一个例子，记录层18的厚度设定在不完全填充通孔14a的厚度。然而，也可以使用完全填充通孔14a的厚度。在本实施例中，除了在通孔14a的内侧设置，记录层18的一部分设置在通孔14a的外部。
位线15形成在层间绝缘层14上，与记录层17的侧壁接触。具体地说，位线15的蚀刻表面15c与上电极17的初始生长表面17a接触。据此，在圆筒形上电极17的外侧壁和位线15的内侧壁之间存在接触。
对于位线15，选择具有低电阻的金属材料。例子包括铝(Al)、钛(Ti)和钨(W)或其合金、氮化物、硅化物。可以引用的具体例子包含W、WN和TiN。通常，具有低电阻的金属材料具有高的导热率，而且由于位线15具有大的热容，在加热区P附近与上电极17接触导致热量很容易散发到位线15，降低热效率。然而，由于在存储元件10的情况下，记录层18具有三维结构，因此能够增加加热区P和位线15之间的距离，而不增加记录层18的厚度。
第二蚀刻停止层16设置在位线15上。如图3所示，第二蚀刻停止层16也设置在没有位线15的区域上。绝缘层19设置在第二蚀刻停止层16上。记录层18的所有生长终结表面18b都被绝缘层19(或由下面描述的保护绝缘层19a)覆盖。
如此构成的非易失存储元件10可以以矩阵的形式形成在半导体衬底上，以构成电可改写非易失存储器。
图6是作为n行和m列矩阵构成的非易失存储器的电路图。
图6所示的非易失存储器具有n条字线W1-Wn、m条位线B1-Bm和存储单元MC(1，1)-MC(n，m)，每个存储单元都位于字线和位线的交叉点。字线W1-Wn连接到行解码器101，位线B1-Bm连接到列解码器102。每个存储单元MC都由存储元件10和串连在相应的位线和地之间的晶体管103构成。晶体管103的控制端连接到相应的字线。
存储元件10的结构如参考图1所描述的。这样，下电极12连接到相应的晶体管103。
由存储元件10使用的每个存储单元MC的结构如图1所示，图1显示了共享公用位线Bj(15)的两个存储单元MC(i，j)和MC(i+1，j)。
如图1所示，字线Wi和Wi+1连接到晶体管103的栅极。由元件隔离区104限定的有源区105包括3个扩散区106，从而在单个有源区105中形成两个晶体管103。两个晶体管103共享通过层间绝缘层107中的接触插塞108连接到地线109的公用源。每个晶体管103的漏通过接触插塞110连接到相应的存储元件10的下电极12。两个存储元件10的每一个的上电极17都连接到公用位线Bj。
在如此构成的非易失半导体存储器中，可以通过使用行解码器101激活字线W1-Wn之一、然后电流流过位线B1-Bm中的至少一条来进行数据的读写。即，激活的字线的存储单元中的晶体管103导通，将相应的位线通过存储元件10连接到地。在这种状态下，可以通过使写电流流过由列解码器102选择的位线，在记录层18中实现相变。
具体地说，当使用规定量的电流使记录层18的相变材料的温度升高到至少熔融温度Tm时，如图5所示，那么电流突然关断，快速冷却确保材料转换到非晶相。当使用小于规定量的电流量将记录层18的相变材料加热到至少高达如图5所示的结晶温度Tx但是低于熔融温度Tm的温度时，那么逐渐减小电流，这样产生的逐渐冷却促进晶体生长，材料转换到结晶相。
可以通过使用行解码器101激活字线W1-Wn之一并且读电流流过位线B1-Bm中的至少一条来读取数据。其中记录层18处于非晶相的存储单元MC具有高阻，其中记录层18处于结晶相的存储单元MC具有低阻，因此使用读出放大器(未示出)检测就可以知道记录层18的相状态。
记录层18的相状态可以与存储的逻辑值相关。如果将非晶相状态定义为“0”，结晶相状态定义为“1”，例如，一个二进制位信息可以存储在单个存储单元中。而且，当从非晶相移动到结晶相时，可以通过调节时间线性控制结晶率，或者将结晶率控制在多个水平，使记录层18保持在不比结晶温度Tx低而比熔融温度Tm低的温度。利用非晶相结晶相之间比率的多级控制，可以在单个存储单元中存储两位或多位数据，而利用线性控制，可以将信息存储为模拟数据。
现在将描述非易失存储元件10的制造方法。
图7A、8A、9A和10A是说明存储元件10的制造工艺的平面图。图7B和7C分别是沿着图7A的线C-C和D-D的截面图，图8B和8C分别是沿着图8A的线E-E和F-F的截面图，图9B和9C分别是沿着图9A的线G-G和H-H的截面图，图10B和10C分别是沿着图10A的线I-I和J-J的截面图。为了便于理解附图，在每种情况下都省略了关于晶体管103的部分。
首先参考图7A-7C，在形成圆筒形下电极12之后，用绝缘材料11b填充如此限定的区域，按顺序形成第一蚀刻停止层13、层间绝缘层14和位线15。在层间绝缘层11中形成通孔11a之后，使用具有良好的台阶覆盖性的膜生长方法在通孔11a的内侧壁上形成下电极12，用绝缘材料11b填充如此由下电极12限定的区域。然后，使用CMP去除不需要的绝缘材料11b和下电极12的部分。CVD是可以使用的提供良好的台阶覆盖性的方法。
通过在层间绝缘层14上形成选择的金属材料、然后布图来形成位线15。结果，位线15的初始生长表面15a与层间绝缘层14的整体接触。如图7A所示，从上面观察，优选布图位线15，使得宽度方向的端部与下电极12的带状区域12y相交。
接着，如图8A-8C所示，在第二蚀刻停止层16覆盖位线15之后，蚀刻第二蚀刻停止层16、位线15和层间绝缘层14，以形成通孔14a，露出第一蚀刻停止层13的对应于与下电极12的带状区域12y相对的部分，利用光刻和干蚀可以形成通孔14a。如图8A所示，在本实施例中，在包含宽度方向的位线15的端部的位置形成通孔14a。
为了防止当形成通孔14a时露出下电极12，当下电极12仍然由第一蚀刻停止层13覆盖时必须终止蚀刻。在本实施例中，通过形成具有与第一蚀刻停止层13的材料不同的蚀刻率的材料形成层间绝缘层14，确保在蚀刻步骤适当的裕量。当如此形成通孔14a时，在通孔14a的内侧壁上露出由蚀刻穿过位线15产生的蚀刻表面15c。
接着，如图9A-9C所示，上电极17形成在整个表面，包含通孔14a的内部，从而覆盖蚀刻表面15c。也就是说，由此蚀刻表面15c和初始生长表面17a具有接触状态。由于通孔14a的底部由第一蚀刻停止层13覆盖，在上电极17和下电极12之间不存在接触。
然后回蚀上电极17，如图10A至10C所示。这样去除基本上平行于衬底的表面部分上的上电极17的部分，仅留下位于通孔14a内侧壁上的上电极17的部分，露出电极17的蚀刻表面17c。
蚀刻上电极17也再次露出了在通孔14a的底部形成的第一蚀刻停止层13的部分。然后，使用在通孔14a内侧壁上留下的上电极17的部分作为掩模，蚀刻在通孔14a的底部露出的第一蚀刻停止层13，形成开口13a，从而露出下电极12的部分。
在本实施例的情况下，由于用于第一蚀刻停止层13和第二蚀刻停止层16的材料具有不同的蚀刻率，因此该步骤不会导致第二蚀刻停止层16的厚度降低很多。通过使用具有与第一蚀刻停止层13的材料不同的蚀刻率的材料形成层间绝缘层11和绝缘材料11b，可以减少在形成开口13a过程中出现的层间绝缘层11和绝缘材料11b的过蚀刻。
接着，如图1-3所示，在包含开口13a和通孔14a内部的整个表面上形成由硫属元素化物材料构成的记录层18之后，使用布图除去不需要的部分，在整个表面上形成绝缘层19，从而完成存储元件10。对用来形成记录层18的方法没有特别的限定。例如，可以使用溅射或CVD。以这种方式，通过在记录层18之前形成上电极17，在构成上电极17侧表面的蚀刻表面17c和构成记录层18侧表面的初始生长表面18a之间实现接触。
第二蚀刻停止层16覆盖位线15的整个上表面(生长终结表面)，作为当布图记录层18时的蚀刻停止层。因此位线15没有暴露于蚀刻气氛，通过防止位线15厚度减小，确保了位线具有规定的电阻。
优选，如图11所示，利用形成在记录层18整个上表面(生长终结表面18b)上的保护绝缘层19a和形成在保护绝缘层19a上的光刻胶19b进行记录层18的布图。布图完成之后，如图12所示，这样使得能够当使用灰化来除去光刻胶时保护记录层18不受损伤。
以这种方式，根据本实施例，记录层18具有形成在开口13a和通孔14a中的三维结构。此外，当在记录层18之前形成了位线15时，在通孔14a中没有形成位线15。此外，在上电极17形成在通孔14a内侧壁上的情况下，上电极17和位线15相互接触。这样都确保了在加热区P和位线15之间存在充足的距离，还使其能够减小上电极17和位线15之间的接触面积。这样减少在位线15处辐射的热量，从而提供更高的热效率。此外，由于具有低热导率的上电极17设置在位线15和记录层18之间，因此可以使用具有低电阻的材料例如铝(Al)、钛(Ti)或钨(W)作为位线15的材料。
此外，在下电极12和层间绝缘层14之间设置第一蚀刻停止层13的情况下，可以将记录层18设置在电极12和17之间，而在电极12和15之间不直接接触。
尽管开口13a和通孔14a的平面形状基本上是圆形的，但是它也可以是在X方向延伸的细长形状，所述X方向垂直于由带状区域12y构成的长侧。即，如图13所示，如果开口13a和通孔14a的平面形状是在X方向延伸的细长形状，则可以增加X方向的裕量而不增加记录层18和下电极12之间的接触面积S1。
取代布图记录层18，可以回蚀整个表面，仅在开口13a和通孔14a的内侧壁上留下记录层18的部分。
图14A是其中仅在开口13a和通孔14a的内侧壁上留下记录层18的部分的例示平面图。图14B和14C分别是沿着图14A所示的线K-K和L-L的截面图。
如图14A至14C所示，蚀刻记录层18的整个表面，使得甚至去除了开口13a底部的部分，使记录层18具有环状的较低表面。这样通过减小记录层18和下电极12之间的接触面积而增加热效率。而且，尽管在记录层18和下电极12之间存在两个接触点，在记录层18中形成两个电流通路，但是接触区18-1比接触区18-2更接近于位线15，使得可以考虑忽略流过接触区18-2的电流。
现在描述根据本发明第二实施例的非易失存储元件20。
图15是使用本实施例的非易失存储元件20的存储单元结构的截面图。
如图15所示，本实施例的存储元件20和图1所示的第一实施例的存储元件10之间的差别在于，存储元件20没有第二蚀刻停止层16，位线15设置在通孔14a上，用绝缘材料21填充通孔14a。其它部分与存储元件10相同并用相同的符号表示，因此省略了对它们的进一步说明。
在本实施例，由于位线15设置在通孔14a上，位线15和上电极17垂直连接。在位线15和记录层18之间是填充通孔14a的绝缘材料21，因此在位线15和记录层18之间不存在直接接触。
现在描述非易失存储元件20的制造方法。
图16A、17A和18A是说明存储元件20的制造工艺的平面图。图16B和16C分别是沿着是沿着图16A所示的线M-M和N-N的截面图；图17B和17C分别是沿着图17A的线O-O和P-P的截面图；图18B和18C分别是沿着图18A所示的线Q-Q和R-R的截面图。为了便于理解附图，在每种情况下都省略了关于晶体管103的部分。
如图16A至16C所示，在形成圆筒形下电极12之后，用绝缘材料11b填充如此限定的区域，形成第一蚀刻停止层13，然后形成层间绝缘层14。然后蚀刻层间绝缘层14以形成通孔14a，露出第一蚀刻停止层13的对应于与下电极12的带状区域12y相对的部分。可以利用参考第一实施例描述的相同方法形成通孔14a。
接着，如图17A至17C所示，在整个表面上形成上电极17，包含通孔14a的内部，然后回蚀上电极17。这样去除基本上平行于衬底的表面部分上的上电极17的部分，仅留下位于通孔14a内侧壁上的上电极17的部分，露出上电极17的蚀刻表面17c。
蚀刻上电极17也再次露出了在通孔14a的底部形成的第一蚀刻停止层13的部分。然后，使用在通孔14a内侧壁上留下的上电极17的部分作为掩模，蚀刻在通孔14a的底部露出的第一蚀刻停止层13，形成开口13a，从而露出下电极12的部分。
接着，如图18A至18C所示，在整个表面上形成记录层18，包含开口13a和通孔14a的内部。然后，回蚀记录层18。这样去除形成在开口13a和通孔14a外侧的所有记录层18，仅留下在开口13a和通孔14a中的记录层18的部分。这里，需要调整回蚀条件，使得记录层18的顶部18top低于上电极17的顶部17top(即，在其衬底侧)。
然后，如图15所示，在整个表面上形成绝缘材料21，包含开口13a和通孔14a的内部，然后回蚀以露出上电极17的顶部17top。在形成和布图位线15之后，在整个表面上形成绝缘层19，从而完成存储元件20。需要调整蚀刻条件以确保当蚀刻绝缘材料21时不露出顶部18top。
以这种方式，可以使上电极17的蚀刻表面17c和记录层18的初始生长表面18a接触。而且，由于在上电极17之后形成位线15，因此蚀刻表面17c也与位线15的初始生长表面接触。
这样，在本实施例中，在回蚀上电极17和记录层18以及用绝缘材料21填充通孔14a之后，在通孔14a上形成位线15。因此，可以使位线15具有适当的厚度，能够选择选择具有较低电阻的材料。同样，可以降低位线15的线电阻，降低位线15的功率损耗，加速读和写操作。
本发明并不限于上述实施例，而是在权利要求所描述的本发明范围内可以进行各种修改，自然这些修改包含在本发明的范围内。

Claims (4)

1.一种非易失存储元件的制造方法，包括：
形成下电极的第一步骤；
在下电极上依次形成蚀刻停止层和层间绝缘层的第二步骤；
通过在层间绝缘层中形成通孔而露出部分蚀刻停止层的第三步骤；
在通孔的至少侧表面上形成上电极的第四步骤；
通过在通孔底部露出的蚀刻停止层中形成开口而露出下电极的至少一部分的第五步骤；和
在通孔中形成与下电极和上电极接触的、包含相变材料的记录层的第六步骤。
2.如权利要求1所述的非易失存储元件的制造方法，其中，第六步骤包含：在整个表面上形成记录层的步骤；在整个表面上形成覆盖记录层的绝缘层的步骤；和布图绝缘层和记录层的步骤。
3.如权利要求1所述的非易失存储元件的制造方法，进一步包括：在第二步骤之后和第三步骤之前，在层间绝缘层上形成位线的步骤。
4.如权利要求1所述的非易失存储元件的制造方法，进一步包括在第六步骤之后，回蚀记录层的步骤，用绝缘材料填充通孔的步骤和在绝缘材料上形成位线的步骤。
CNB2006101439219A 2005-11-03 2006-11-02 非易失存储元件及其制造方法 Active CN100559623C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/265,275 2005-11-03
US11/265,275 US7671356B2 (en) 2005-11-03 2005-11-03 Electrically rewritable non-volatile memory element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN1960019A CN1960019A (zh) 2007-05-09
CN100559623C true CN100559623C (zh) 2009-11-11

Family

ID=37996071

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101439219A Active CN100559623C (zh) 2005-11-03 2006-11-02 非易失存储元件及其制造方法

Country Status (4)

Country Link
US (1) US7671356B2 (zh)
JP (1) JP4577693B2 (zh)
CN (1) CN100559623C (zh)
TW (1) TW200733360A (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI345827B (en) * 2007-01-10 2011-07-21 Nanya Technology Corp Phase change memory device and method of fabricating the same
US7663135B2 (en) * 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
KR100960927B1 (ko) 2007-03-30 2010-06-04 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
TWI336128B (en) * 2007-05-31 2011-01-11 Ind Tech Res Inst Phase change memory devices and fabrication methods thereof
US20090039333A1 (en) * 2007-08-09 2009-02-12 Heon Yong Chang Phase change memory device and method for manufacturing the same
KR100876767B1 (ko) 2007-09-06 2009-01-07 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법
US7981755B2 (en) * 2007-10-25 2011-07-19 International Business Machines Corporation Self aligned ring electrodes
US8043888B2 (en) * 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
WO2009122582A1 (ja) * 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
JP5361864B2 (ja) * 2008-04-03 2013-12-04 株式会社東芝 不揮発性記憶装置及びその製造方法
KR101535649B1 (ko) 2009-01-06 2015-07-09 삼성전자주식회사 가변저항 기억 소자 및 그 제조방법
JP5297342B2 (ja) * 2009-11-02 2013-09-25 株式会社東芝 不揮発性半導体記憶装置
JP5259552B2 (ja) * 2009-11-02 2013-08-07 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
KR101124298B1 (ko) 2009-12-29 2012-03-27 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
US9444040B2 (en) * 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9349950B2 (en) 2013-03-13 2016-05-24 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
KR20170091589A (ko) 2014-11-26 2017-08-09 마이크로칩 테크놀로지 인코포레이티드 감소된 전도성 경로 영역 / 강화된 전계를 위한 스페이서 영역을 갖는 저항성 메모리 셀
JP6190435B2 (ja) * 2015-10-26 2017-08-30 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 記憶装置、及び半導体装置
US11264568B2 (en) 2016-07-29 2022-03-01 Micron Technology, Inc. Textured memory cell structures
US10381409B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
US10381559B1 (en) 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
CN109786550B (zh) * 2019-03-18 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US7247876B2 (en) * 2000-06-30 2007-07-24 Intel Corporation Three dimensional programmable device and method for fabricating the same
KR100448908B1 (ko) * 2002-09-03 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7242019B2 (en) * 2002-12-13 2007-07-10 Intel Corporation Shunted phase change memory
US7307267B2 (en) * 2002-12-19 2007-12-11 Nxp B.V. Electric device with phase change material and parallel heater
JP2004241535A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 抵抗変化素子および製造方法
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
JP2005051122A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
KR100663348B1 (ko) * 2004-09-02 2007-01-02 삼성전자주식회사 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들.
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP4817410B2 (ja) * 2005-09-12 2011-11-16 エルピーダメモリ株式会社 相変化メモリ素子およびその製造方法
US7541607B2 (en) * 2005-11-02 2009-06-02 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same

Also Published As

Publication number Publication date
CN1960019A (zh) 2007-05-09
TW200733360A (en) 2007-09-01
JP4577693B2 (ja) 2010-11-10
JP2007129200A (ja) 2007-05-24
US7671356B2 (en) 2010-03-02
US20070097738A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
CN100559623C (zh) 非易失存储元件及其制造方法
CN100541855C (zh) 非易失存储元件及其制造方法
CN100550408C (zh) 非易失存储元件及其制造方法
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
US7696077B2 (en) Bottom electrode contacts for semiconductor devices and methods of forming same
CN100492696C (zh) 电可重写非易失存储元件及其制造方法
JP4577694B2 (ja) 不揮発性メモリ素子及びその製造方法
CN100595930C (zh) 电可重写非易失存储元件
CN1983660B (zh) 非易失存储元件的制造方法
CN1971932B (zh) 半导体存储装置
US8021966B2 (en) Method fabricating nonvolatile memory device
US7545019B2 (en) Integrated circuit including logic portion and memory portion
US7964935B2 (en) Phase change random access memory and semiconductor device
US20100302842A1 (en) Semiconductor memory device, manufacturing method thereof, data processing system, and data processing device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20140513

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140513

Address after: Idaho

Patentee after: Micron Technology, Inc.

Address before: Tokyo, Japan, Japan

Patentee before: Nihitatsu Memory Co., Ltd.