CN104518019B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104518019B
CN104518019B CN201410376834.2A CN201410376834A CN104518019B CN 104518019 B CN104518019 B CN 104518019B CN 201410376834 A CN201410376834 A CN 201410376834A CN 104518019 B CN104518019 B CN 104518019B
Authority
CN
China
Prior art keywords
super
layer
buffer layer
lattice buffer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410376834.2A
Other languages
English (en)
Other versions
CN104518019A (zh
Inventor
苫米地秀
苫米地秀一
小谷淳二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104518019A publication Critical patent/CN104518019A/zh
Application granted granted Critical
Publication of CN104518019B publication Critical patent/CN104518019B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了半导体器件以及制造半导体器件的方法，该半导体器件包括形成在衬底上的第一超晶格缓冲层。在第一超晶格缓冲层上形成有第二超晶格缓冲层。在第二超晶格缓冲层上由氮化物半导体形成有第一半导体层。在第一半导体层上由氮化物半导体形成有第二半导体层。第一超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成。第二超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成。第一超晶格形成层由AlxGa1‑xN形成，第二超晶格形成层由AlyGa1‑yN形成，其中x>y。掺杂到第二超晶格缓冲层中的杂质元素的浓度高于掺杂到第一超晶格缓冲层中的杂质元素的浓度。

Description

半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及一种半导体器件及其制造方法。
背景技术
氮化物半导体具有如高饱和电子速度、宽带隙等特征。因而，考虑将氮化物半导体应用于具有高击穿电压和高输出功率的半导体器件。例如，作为氮化物半导体的GaN的带隙为3.4eV，宽于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)。因而，GaN具有高击穿电场强度。因此，氮化物半导体如GaN等非常有望用作制造能提供高电压操作和高输出的电源半导体器件的材料。
作为使用氮化物半导体的半导体器件，存在大量关于场效应晶体管特别是高电子迁移率晶体管(HEMT)的报道。例如，在GaN-HEMT中，其中使用GaN作为电子渡越层并使用AlGaN作为电子供给层的由AlGaN/GaN制造的HEMT引起了关注。在由AlGaN/GaN制造的HEMT中，由于GaN与AlGaN之间的晶格常数之差导致在AlGaN中产生应变。因此，由于由这样的应变引起的压电极化和本征极化差，获得了高浓度二维电子气(2DEG)。因此，AlGaN/GaN-HEMT有望用作用于电动车辆的高效开关器件和高击穿电压功率器件。另外，从电路设计和安全性的观点来看，期望地是实现具有常断特性的氮化物半导体晶体管。
下面的专利文献公开了背景技术。
专利文献1：日本公开特许公报第2008-21847号
专利文献2：日本公开特许公报第2010-153817号
另一方面，GaN衬底适于在使用氮化物半导体制造半导体器件的过程中使用的衬底。然而，GaN衬底非常难以制造，并且不存在大的衬底。因此，考虑使用由Si、SiC和蓝宝石等形成的衬底制造半导体器件，并使氮化物半导体在该衬底上外延生长。特别地，优选地是通过使用特别是Si衬底以较低的成本使用氮化物半导体制造半导体器件，这是因为大直径和高品质的硅衬底是可以获得的。
在形成在硅衬底上的由AlGaN/GaN构成的HEMT中，为了提高击穿电压，需要使形成在硅衬底上的缓冲层的膜厚和形成在缓冲层上的电子渡越层的膜厚大。然而，如GaN等的氮化物半导体的外延生长通常是在高衬底温度下进行的。因此，如果缓冲层和电子渡越层的厚度大，则Si层可能会产生弯曲，或者由于GaN与Si的晶格常数差和热膨胀系数差而导致在成膜的氮化物半导体中可能会产生裂纹。
因此，采用一种通过在Si衬底上形成具有超晶格结构的超晶格缓冲层并在超晶格层上通过GaN形成电子渡越层来减小晶体应变以减小硅衬底的弯曲的方法。通过形成这样超晶格缓冲层，改善了硅衬底的弯曲，但是可能存在不能获得足够的击穿电压的情况。如果Si衬底的弯曲大，则可能存在通过曝光装置执行的曝光不能获得期望的图案的情况，或者难以传输衬底的情况。在这样的情况下，这种方案不是优选的，这是因为不能制造出期望的半导体器件。
因此，需要实现一种其中通过氮化物半导体形成超晶格缓冲层的半导体器件，其具有弯曲小的衬底、高电阻的超晶格缓冲层和高击穿电压。
发明内容
根据实施方案的一个方面提供了一种半导体器件，该半导体器件包括：形成在衬底上的第一超晶格缓冲层；形成在第一超晶格缓冲层上的第二超晶格缓冲层；在第二超晶格缓冲层上的由氮化物半导体形成的第一半导体层；在第一半导体层上的由氮化物半导体形成的第二半导体层；以及形成在第二半导体层上的栅电极、源电极和漏电极，其中第一超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成，第二超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成，并且第一超晶格形成层由AlxGa1-xN形成，第二超晶格形成层由AlyGa1-yN形成，其中x>y，并且掺杂到第二超晶格缓冲层中的用作受主的杂质元素的浓度高于掺杂到第一超晶格缓冲层中的用作受主的杂质元素的浓度。
根据本实施方案的另一方面提供了一种半导体器件，该半导体器件包括：形成在衬底上的超晶格缓冲层；在超晶格缓冲层上的由氮化物半导体形成的第一半导体层；在第一半导体层上的由氮化物半导体形成的第二半导体层；以及形成在第二半导体层上的栅电极、源电极和漏电极，其中超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成，并且第一超晶格形成层由AlxGa1-xN形成，第二超晶格形成层由AlyGa1-yN形成，其中x>y，并且在超晶格缓冲层中用作受主的杂质元素的浓度从衬底侧朝着第一半导体层侧增加。
根据实施方案的又一方面提供了一种半导体器件的制造方法，该方法包括：通过在衬底上交替地且周期地层叠第一超晶格形成层和第二超晶格形成层形成第一超晶格缓冲层；通过在第一超晶格缓冲层上交替地且周期地层叠第一超晶格形成层和第二超晶格形成层形成第二超晶格缓冲层；在第二超晶格缓冲层上由氮化物半导体形成第一半导体层；在第一半导体层上由氮化物半导体形成第二半导体层；以及在第二半导体层上形成栅电极、源电极和漏电极，其中第一超晶格形成层由AlxGa1-xN形成，第二超晶格形成层由AlyGa1- yN形成，其中x>y，以及通过金属有机化学气相沉积形成第一超晶格缓冲层和第二超晶格缓冲层，并且形成第二超晶格缓冲层时的衬底温度低于形成第一超晶格缓冲层时的衬底温度。
本实施方案的目的和优点将通过所附权利要求中具体指出的要素及组合来实现和获得。
应当理解，前述一般性描述和后面详细描述仅是示例性说明，并非限制所要求保护的本发明。
附图说明
图1是其中形成有超晶格缓冲层的半导体器件的截面图；
图2是其中超晶格缓冲层具有膜厚为1.5nm的AlN层的半导体器件中流动的漏电流的曲线图；
图3是示出了其上形成有具有膜厚为1.5nm的AlN层的超晶格缓冲层的硅衬底弯曲的曲线图；
图4是其中超晶格缓冲层具有膜厚为3.5nm的AlN层的半导体器件中流动的漏电流的曲线图；
图5是示出了其上形成有具有膜厚为3.5nm的AlN层的超晶格缓冲层的硅衬底弯曲的曲线图；
图6A是包含具有膜厚为1.5nm的AlN膜的超晶格缓冲层的半导体器件的能带图；
图6B是示出了包含具有膜厚为1.5nm的AlN膜的超晶格缓冲层的半导体器件中载流子浓度分布的曲线图；
图7A是包含具有膜厚为3.5nm的AlN膜的超晶格缓冲层的半导体器件的能带图；
图7B是示出了包含具有膜厚为3.5nm的AlN膜的超晶格缓冲层的半导体器件中载流子浓度分布的曲线图；
图8是示出了根据第一实施方案的半导体器件的截面图；
图9是示出了根据第一实施方案的半导体器件中超晶格缓冲层的截面图；
图10A是包含具有膜厚为1.5nm的AlN膜的超晶格缓冲层的半导体器件的能带图；
图10B是示出了包含具有膜厚为1.5nm的AlN膜的超晶格缓冲层的半导体器件中载流子浓度分布的曲线图；
图11是示出了根据第一实施方案的半导体器件中施加在源极和漏极两端的电压与沿着垂直方向流动的漏电流之间的关系的曲线图；
图12A至图12D是用于说明根据第一实施方案的半导体器件的制造过程的截面图；
图13是示出了根据第二实施方案的半导体器件的截面图；
图14是示出了根据第三实施方案的半导体器件的截面图；
图15是示出了根据第四实施方案的分立封装的半导体器件的内部的俯视图；
图16是示出了根据第四实施方案的电源装置的电路图；以及
图17是示出了根据第四实施方案的高功率放大器的电路图。
具体实施方式
现在，将参照附图给出实施方案的描述。在附图中，相同的部件用相同的附图标记给出，并将省略对其的描述。
[第一实施方案]
首先，给出了在图1中示出的半导体器件中的硅衬底的弯曲以及沿着垂直方向(基本垂直于硅衬底)流动的漏电流的描述。
图1中示出的半导体器件具有其中在硅衬底910上层叠有氮化物半导体层的结构。具体地，在硅衬底910上依次层叠有核形成层911、缓冲层912、超晶格缓冲层920、电子渡越层931和电子供给层932。在电子供给层932上形成有栅电极941、源电极942和漏电极943。
核形成层911是由膜厚为200nm的AlN等形成的。缓冲层912是由膜厚为50nm的Al0.5Ga0.5N形成的。超晶格缓冲层920是通过交替地且周期地层叠AlN膜和Al0.1Ga0.9N层100个周期形成的。通常，超晶格缓冲层可以被称作应变层超晶格(SLS)层。
电子渡越层931由i-GaN形成。电子供给层932由AlGaN形成。因此，在电子渡越层931内在电子渡越层931与电子供给层932之间的界面附近产生二维电子气(2DEG)931a。
下面给出以下描述：在形成超晶格缓冲层920的AlN层的膜厚不同的情况下，施加在源极和漏极两端的电压与沿着垂直方向流动的漏电流之间的关系，以及具有电子供给层932的半导体器件中所产生的弯曲。应该注意，沿着垂直方向流动的漏电流是在氮化物半导体层中沿着基本上垂直于硅衬底910的方向电流。
图2示出了施加在源极和漏极两端的电压与沿着半导体器件的垂直方向流动的漏电流之间的关系，其中超晶格缓冲层920是通过交替层叠膜厚为1.5nm的AlN膜和膜厚为20nm的Al0.1Ga0.9N层形成的。图3示出了半导体器件表面的相对高度，其中形成这些层直到电子供给层932，即，尚未形成栅电极941、源电极942和漏电极943。表面的高度差异对应于弯曲。
图4示出了在半导体器件中施加在源极和漏极两端的电压与沿着垂直方向流动的漏电流之间的关系，其中超晶格缓冲层920是通过交替层叠膜厚为3.5nm的AlN膜和膜厚为20nm的Al0.1Ga0.9N层形成的。
如图2和图4所示，在超晶格缓冲层920由膜厚为1.5nm的AlN膜形成的情况下的漏电流小于在超晶格缓冲层920由膜厚为3.5nm的AlN膜形成的情况下的漏电流。因而，从漏电流的观点来看，超晶格缓冲层920由膜厚为1.5nm的AlN膜形成的情况比超晶格缓冲层920由膜厚为3.5nm的AlN膜形成的情况更优选。
给出如下事实的描述：在超晶格缓冲层920由膜厚为1.5nm的AlN膜形成的情况下的漏电流小于超晶格缓冲层920由膜厚为3.5nm的AlN膜形成的情况下的漏电流。图6A是在超晶格缓冲层920中的AlN膜的膜厚为1.5nm的情况下的能带图。图6B是示出了在超晶格缓冲层920中的AlN膜的膜厚为1.5nm的情况下的电子浓度分布的曲线图。图7A是在超晶格缓冲层920中的AlN膜的膜厚为3.5nm的情况下的能带图。图7B是示出了在超晶格缓冲层920中的AlN膜的膜厚为3.5nm的情况下的电子浓度分布的曲线图。图6A和图7A的能带图以及图6B和图7B的电子浓度分布图都是模拟的结果。应该注意，在图6A、图6B、图7A和图7B中，为了方便起见，AlN膜和Al0.1Ga0.9N层一起形成超晶格缓冲层920的部分被省略。
在图6B所示出的超晶格缓冲层920中AlN膜的膜厚为1.5nm的情况下的电子浓度(载流子浓度)比图7B所示出的超晶格缓冲层920中AlN膜的厚度为3.5nm的情况下的电子浓度低。因而，在超晶格缓冲层920中的电子浓度降低的情况下，超晶格缓冲层920中的电阻增加，因此导致沿着垂直方向流动的漏电流减小。
下面给出硅衬底910的弯曲的描述。如图3和图5所示，在超晶格缓冲层920由膜厚为1.5nm的AlN膜形成的情况下高度差为约320μm，在超晶格缓冲层920由膜厚为3.5nm的AlN膜形成的情况下高度差为约250μm。因而，在超晶格缓冲层920由膜厚为3.5nm的AlN膜形成的情况下硅衬底910的弯曲小于在超晶格缓冲层920由膜厚为1.5nm的AlN膜形成的情况下的硅衬底910的弯曲。因此，从硅衬底910的弯曲的角度来看，超晶格缓冲层920由膜厚为3.5nm的AlN膜形成的情况比超晶格缓冲层920由膜厚为1.5nm的AlN膜形成的情况更优选。
如上所提到的，在超晶格缓冲层920中的AlN膜的膜厚变化时，漏电流和硅衬底910的弯曲是折衷的关系。通常，要求形成超晶格缓冲层920使得漏电流小并且硅衬底910的弯曲小。即，由氮化物半导体形成的半导体器件要求具有小漏电流和硅衬底910小的弯曲。
将C(碳)作为杂质元素掺杂到超晶格缓冲层920中作为减小沿着垂直方向上的漏电流的方法是已知的。然而，如果将预定量的C掺杂到整个超晶格缓冲层920中，则不是优选的，这是因为可能存在在氮化物半导体层中产生裂纹等的情况。
(半导体器件)
下面给出根据第一实施方案的半导体器件的描述。如图8和图9所示，根据本实施方案的半导体器件具有其中在硅衬底10上层叠有氮化物半导体层的结构。具体地，在硅衬底10上依次层叠有核形成层11、缓冲层12、第一超晶格缓冲层21、第二超晶格缓冲层22、电子渡越层31和电子供给层32。在电子供给层32上形成有栅电极41、源电极42和漏电极43。在本实施方案中，第一超晶格缓冲层21和第二超晶格缓冲层22一起可以被称为超晶格缓冲层20。图9是包括形成在硅衬底10上的核形成层11、缓冲层12和超晶格缓冲层20的半导体器件的一部分的放大截面图。
在本实施方案中，可以使用由SiC、蓝宝石和GaN等形成的衬底代替Si衬底10。应该注意，核形成层11由膜厚为200nm的AlN等形成，缓冲层12由膜厚为50nm的Al0.5Ga0.5N形成。
第一超晶格缓冲层21是通过交替层叠膜厚为3.5nm的AlN层21a和膜厚为20nm的Al0.1Ga0.9N层21b 50个周期形成的。第一超晶格缓冲层21以低于1×1019原子/cm-3的浓度掺杂有C作为杂质元素。
第二超晶格缓冲层22是通过交替地且周期地层叠膜厚为3.5nm的AlN层22a和膜厚为20nm的Al0.1Ga0.9N层22b 50个周期形成的。第二超晶格缓冲层22以大于或等于1×1019原子/cm-3并且小于或等于1×1020原子/cm-3的浓度掺杂有C作为杂质元素。
在本实施方案中，第一超晶格缓冲层21以2×1018原子/cm-3的浓度掺杂有C，第二超晶格缓冲层22以2×1019原子/cm-3的浓度掺杂有C元素。
另外，在本实施方案中，形成第一超晶格缓冲层21的AlN层21a可以被称作第一超晶格形成层，Al0.1Ga0.9N层21b可以被称作第二超晶格形成层。此外，形成第二超晶格缓冲层22的AlN层22a可以被称作第一超晶格形成层，Al0.1Ga0.9N层22b可以被称作第二超晶格形成层。
电子渡越层31是由膜厚为1000nm的i-GaN形成的。电子供给层32是由膜厚为20nm的AlGaN形成的。因此，在电子渡越层31内在电子渡越层31与电子供给层32之间的界面附近产生2DEG 31a。应该注意，可以在电子供给层32上的由膜厚为5nm的n-GaN形成盖层(图中未示出)。
图10A是在超晶格缓冲层20中的AlN膜的膜厚为1.5nm的情况下的能带图。图10B是示出了在超晶格缓冲层20中的AlN膜的膜厚为1.5nm的情况下的电子(载流子)浓度分布的曲线图。为了方便起见，在图10A和图10B中，形成第一超晶格缓冲层21的第一超晶格形成层的一部分和形成第二超晶格缓冲层22的第二超晶格形成层的一部分被省略。
与图7A和图7B的情况相比，在图10A和图10B的情况中，以2×1019原子/cm-3的浓度掺杂有C的第二超晶格缓冲层22的电子浓度(载流子浓度)低于或等于1×1013原子/cm-3。因此，第二超晶格缓冲层22的电阻可以增加，并且沿着垂直方向流动的漏电流可以减小。
图11示出了根据本实施方案的半导体器件中施加在源极和漏极两端的电压与沿着垂直方向流动的漏电流的关系。比较图11的情况和图4的情况，应理解在根据本实施方案的半导体器件中流动的漏电流小于在图4的情况中流动的漏电流。即，可以通过向第二超晶格缓冲层22中以大于或等于1×1019原子/cm-3的浓度掺杂C来减小漏电流。
本实施方案中，第一超晶格缓冲层21和第二超晶格缓冲层22中的每一个均是通过交替层叠膜厚为3.5nm的AlN层和膜厚为20nm的Al0.1Ga0.9N层而形成的。因而，硅衬底的弯曲小，并且所形成的氮化物半导体层中未产生裂纹。应该注意，以高于或等于1×1019原子/cm-3的浓度将C掺杂到第二超晶格缓冲层22中，而不是将C掺杂到整个超晶格缓冲层20中。即，C作为杂质元素不是掺杂到整个超晶格缓冲层20中，而是掺杂到超晶格缓冲层20的一部分中。因而，可以抑制裂纹的产生。
应该注意，在本实施方案中，用作AlN层21a和22a的第一超晶格形成层是由AlxGa1-xN形成的，其中x的值大于或等于0.5并且小于或等于1。另外，用作Al0.1Ga0.9N层21b和22b的第二超晶格形成层是由AlyGa1-yN形成的，其中y的值大于0并且小于0.5。因此，形成半导体器件使得满足x>y的关系。更优选地，可以由AlN形成第一超晶格形成层。
在上述情况中，第一超晶格缓冲层21和第二超晶格缓冲层22具有相同厚度。然而，第二超晶格缓冲层22的厚度可以比第一超晶格缓冲层21的厚度大。
另外，在上述情况中，掺杂到第一超晶格缓冲层21和第二超晶格缓冲层22中的杂质元素为C。然而，所掺杂的杂质元素可以是p型杂质元素。应当注意，所掺杂的杂质元素优选为C或Fe。
(半导体器件的制造方法)
现在将参照图12A至图12D给出根据本实施方案的半导体器件的制造方法的描述。根据本实施方案中的半导体器件的制造方法，通过外延生长在硅衬底10上形成氮化物半导体层。作为通过外延生长形成氮化物半导体的方法，有金属有机物化学气相沉积法(MOCVD)和分子数外延(MBE)。
在本实施方案的说明中，假定通过MOCVD形成氮化物半导体层。当形成氮化物半导体层时，使用三甲基铝(TMA)作为Al源气体，使用三甲基镓(TMG)作为Ga源气体，使用氨(NH3)作为N源气体。
首先，如图12A所示，通过氮化物半导体在半导体衬底10上依次形成核形成层11和缓冲层12。虽然在本实施方案中使用硅(111)衬底作为硅衬底10，但是可以使用由SiC、蓝宝石、GaN等形成的衬底代替硅衬底10。核形成层11是由厚度为200nm的AlN膜形成的。缓冲层12是由Al0.5Ga0.5N形成的。
核形成层11是在通过衬底温度为约1000℃并且MOCVD装置的室中的压力为约50毫巴(5kPa)的条件下供给TMA和NH3使AlN外延生长形成的。缓冲层12是通过在衬底温度为约1000℃并且MOCVD装置的室中的压力为约50毫巴(5kPa)的条件下供给TMA、TMG和NH3使Al0.5Ga0.5N外延生长形成的。
然后，如图12B所示，在缓冲层12上依次层叠第一超晶格缓冲层21和第二超晶格缓冲层22。具体地，如图9所示，第一超晶格缓冲层21是通过交替地且周期地层叠AlN层21a和AlGaN层21b 50个周期形成的。第一超晶格缓冲层21是通过在衬底温度为约1000℃并且MOCVD装置的室中的压力为约50毫巴(5kPa)的条件下控制TMA、TMG和NH3的供给形成的。
之后，第二超晶格缓冲层22是通过在第一超晶格缓冲层21上交替地且周期地层叠AlN层22a和AlGaN层22b 50个周期形成的。第二超晶格缓冲层22是通过在衬底温度为约950℃并且MOCVD装置的室中的压力为约50毫巴(5kPa)的条件下通过控制TMA、TMG和NH3的供给形成的。
通过MOCVD形成氮化物半导体层时，可以通过降低衬底温度来增加混合到第二超晶格缓冲层22的C的浓度。即，可以通过降低衬底温度使C自动掺杂到膜中。因而，掺杂到第二超晶格缓冲层22中的C的浓度优选大于或等于1×1019原子/cm-3并且小于或等于1×1020原子/cm-3。应该注意，除了通过降低衬底温度自动掺杂C的方法之外，还存在以下方法：通过改变源气体供给量的比例来掺杂碳的方法以及供给用于掺杂作为杂质元素的C的源气体的方法等。
然后，如图12C所示，在第二超晶格缓冲层22上层叠电子渡越层31和电子供给层32。具体地，电子渡越层31是通过在生长温度为约1000℃，MOCVD装置的室中的压力为约200毫巴(20kPa)的条件下使在第二超晶格缓冲层22上生长膜厚为约1000nm的GaN形成的。
电子供给层32是通过在生长温度为约1000℃并且MOCVD装置的室中的压力为约50毫巴(5kPa)的条件下使在电子渡越层31上生长厚度为约20nm的AlGaN形成的。在本实施方案中，电子供给层32是由Al0.2Ga0.8N形成的。
应该注意，可以在电子供给层32上的由膜厚为5nm的n-GaN形成盖层(图中未示出)。由此形成的盖层以大于或等于1×1018原子/cm-3并且小于或等于1×1020原子/cm-3，例如，浓度为5×1018原子/cm-3的浓度掺杂有Si作为杂质元素。当将Si掺杂到盖层中时，可以使用SiH4。
然后，如图12D所示，在电子供给层32上形成源电极42和漏电极43，在电子供给层32上还形成栅电极41。具体地，在电子供给层32上施加光致抗蚀剂，通过曝光装置进行曝光和显影以形成在待形成源电极42和漏电极43的区域中具有开口的抗蚀剂图案(图中未示出)。之后，通过真空沉积形成由Ti/Al膜制成的金属层叠膜。然后，通过将抗蚀剂图案浸入有机溶剂中等将形成在抗蚀剂图案上的金属层叠膜与抗蚀剂图案一起去除。由此，源电极42和漏电极43由金属层叠膜的剩余部分形成。之后，进行快速热退火(RTA)使源电极42和漏电极43彼此产生欧姆接触。应该注意，在由Ti/Al膜制成的金属层叠膜中，Ti膜的膜厚为约100nm，Al膜的膜厚为约300nm。
之后，再次在电子供给层32上施加光致抗蚀剂，并且通过曝光装置进行曝光和显影以形成在待形成栅电极41的区域具有开口的抗蚀剂图案(图中未示出)。之后，通过真空沉积形成由Ni/Au膜制成的金属层叠膜。然后，通过将抗蚀剂图案浸入有机溶剂等中将形成在抗蚀剂图案上的金属层叠膜与抗蚀剂图案一起去除。由此，栅电极41由金属层叠膜的剩余部分形成。应该注意，在由Ni/Au膜制成的金属层叠膜中，Ni膜的厚度为约50nm，Au膜的厚度为约300nm。
在本实施方案中，在电子供给层32上形成钝化膜。另外，根据本实施方案的半导体器件可以具有其中通过去除电子供给层32的待形成栅电极41的区域中的部分来形成栅极凹槽的结构。通过形成栅极凹槽，栅极阈值电压可以沿着正向偏移，这可以制造常断型半导体器件。本实施方案可以具有其中在电子供给层32上的由Al2O3等形成栅极绝缘膜并且在栅极绝缘膜上形成栅电极41的结构。
可以通过上述过程制造根据本实施方案的半导体器件。
[第二实施方案]
参照图13给出根据第二实施方案的半导体器件的描述。如图13所示，根据第二实施方案中的半导体器件具有其中在在硅衬底10上层叠有氮化物半导体层的结构。具体地，在硅衬底10上依次层叠有核形成层11、缓冲层12、第一超晶格缓冲层121、第二超晶格缓冲层122、电子渡越层31和电子供给层32。本实施方案中，在电子供给层32上形成有栅电极41、源电极42和漏电极43。应该注意，本实施方案中，第一超晶格缓冲层121和第二超晶格缓冲层122一起可以被称为超晶格缓冲层120。
本实施方案中，第一超晶格缓冲层121是通过交替地且周期地层叠膜厚为3.5nm的AlN层和膜厚为20nm的Al0.1Ga0.9N层50个周期形成的。第一超晶格缓冲层121以低于1×1019原子/cm-3的浓度掺杂有Fe作为杂质元素。
第二超晶格缓冲层122是通过交替地且周期地层叠膜厚为3.5nm的AlN层和膜厚为20nm的Al0.1Ga0.9N层50个周期形成的。第二超晶格缓冲层122以大于或等于1×1019原子/cm-3并且低于或等于1×1020原子/cm-3的浓度掺杂有Fe作为杂质元素。
在本实施方案中，第一超晶格缓冲层121以2×1018原子/cm-3的浓度掺杂有Fe，第二超晶格缓冲层以2×1019原子/cm-3的浓度掺杂有Fe。使用例如二茂铁(Cp2Fe)作为当掺杂Fe时所使用的源气体。
虽然给出了Fe掺杂到第一超晶格缓冲层121和第二超晶格缓冲层122中的情况的描述，但是Fe也可以只掺杂到第二超晶格缓冲层122中。另外，如果杂质元素的浓度具有上述关系，则C可以掺杂到第一超晶格缓冲层121和第二超晶格缓冲层122中的一个，而Fe可以掺杂到第一超晶格缓冲层121和第二超晶格缓冲层122中另一个。
在本实施方案中，如果第一超晶格缓冲层121中的AlN层和作为第二超晶格缓冲层122中的AlN层的第一超晶格形成层用AlxGa1-xN表示，则x的值大于或等于0.5并且小于或等于1。如果第一超晶格缓冲层121中的Al0.1Ga0.9N层和第二超晶格缓冲层122中的Al0.1Ga0.9N层用AlyGa1-yN表示，则y的值大于或等于0并且小于0.5。因此，满足了x>y的关系。另外，第一超晶格形成层可以由AlN形成。
本实施方案的除了上述的配置和布置之外其他配置和布置与第一实方案中的配置和布置相同。
[第三实施方案]
参照图14给出根据第三实施方案中的半导体器件的描述。如图14所示，根据第三实施方案中的半导体器件具有其中在硅衬底10上层叠有氮化物半导体层的结构。具体地，在硅衬底10上依次层叠有核形成层11、缓冲层12、超晶格缓冲层220、电子渡越层31和电子供给层32。在电子供给层32上形成有栅电极41、源电极42和漏电极43。
在本实施方案中，超晶格缓冲层220是通过交替地层叠膜厚为3.5nm的AlN层和膜厚为20nm的Al0.1Ga0.9N层100个周期形成的。超晶格缓冲层220掺杂有C作为杂质元素。C浓度从Si衬底10侧朝向电子渡越层的31侧逐渐增大，例如，在超晶格缓冲层220内，在超晶格缓冲层220与缓冲层12之间的界面附近C的浓度为2×1018原子/cm-3，C的浓度朝向电子渡越层31逐渐增加，在超晶格缓冲层220与电子渡越层31之间的界面附近C的浓度为2×1019原子/cm-3。因此，本实施方案中，在超晶格缓冲层220中C的浓度分布是倾斜的。
在本实施方案中，在缓冲层12上依次层叠有第一超晶格缓冲层和第二超晶格缓冲层，并且可以在第二超晶格缓冲层产生所掺杂的杂质元素的浓度梯度。在第二超晶格缓冲层中，第二超晶格缓冲层与第一超晶格缓冲层的界面附近C的浓度可以为2×1018原子/cm-3，C的浓度朝向电子渡越层31逐渐增加，在第二超晶格缓冲层与电子渡越层31之间的界面附近C的浓度可以为2×1019原子/cm-3。在这种情况下，第一超晶格缓冲层以2×1018原子/cm-3浓度掺杂有C。
掺杂到超晶格缓冲层220中的杂质元素除了C外可以是Fe，并且可以是p型杂质元素。
在本实施方案中，如果作为晶格缓冲层220中的AlN层的第一超晶格形成层用AlxGa1-xN表示，则x的值大于或等于0.5并且小于或等于1，如果作为超晶格缓冲层220中的Al0.1Ga0.9N层的第二超晶格形成层用AlyGa1-yN表示，则y的值大于或等于0并且小于0.5。因此，满足了x>y的关系。另外，第一超晶格形成层可以由AlN形成。
本实施方案的除了上述的配置和布置之外的其他配置和布置与第一实施方案中的配置和布置相同。
[第四实施方案]
下面将给出根据第四实施方案中的半导体器件、电源装置和高频放大器的描述。
根据第四实施方案中的半导体器件包括根据第一实施方案至第三实施方案的半导体器件中的引入分立封装件中的半导体器件之一。参照图15描述分立封装的半导体器件。图15示意性示出了分立封装的半导体器件的内部。引入分立封装件中的半导体器件的电极的配置和布置不同于根据第一实施方案至第三实施方案的半导体器件的电极的配置和布置。
首先，通过根据第一实施方案至第三实施方案的半导体器件之一形成GaN半导体材料的HEMT半导体芯片410。然后，半导体芯片410通过管芯粘合剂430(如钎料等)固定在引线框420上。半导体芯片410对应于根据第一实施方案至第三实施方案的半导体器件之一。
然后，通过接合线431将栅电极411连接到栅极引线421上，通过接合线432将源电极412连接到源极引线422上，通过接合线433将漏电极413连接到漏极引线423上。接合线431、432和433由例如铝等金属材料制成。在本实施方案中，栅电极411是连接到根据第一实施方案至第三实施方案中的半导体器件之一的栅电极41的栅电极焊盘。源电极412是连接到根据第一实施方案至第三实施方案中的半导体器件之一的源电极42的源电极焊盘。漏电极413是连接到根据第一实施方案至第三实施方案的半导体器件之一的漏电极43的漏电极焊盘。
然后，半导体芯片410和引线框420使用传递模制法通过模制树脂440进行封装。如上所述，制造了作为使用GaN半导体材料的HEMT的分立封装的半导体器件。
对根据第四实施方案的电源装置和高频放大器进行描述。根据第四实施方案的电源装置和高频放大器件包括引入其中的根据第一实施方案至第三实施方案的半导体器件之一。
首先，参照图16给出根据第四实施方案的电源装置的描述。根据第四实施方案的电源装置460包括高压一次电路461、低压二次电路462以及设置在一次电路461与二次电路462之间的变压器463。一次电路461包括交流电压电源464、所谓的桥式整流电路465、多个开关器件466(在图16中示出了4个开关器件)和另一开关器件467。二次电路462包括多个开关器件468(在图16中示出了三个开关器件)。在如图16所示的电源装置460中，使用根据第一实施方案至第三实施方案的半导体器件作为一次电路461的开关器件466和467。一次电路461的开关器件466和467优先为常断半导体器件。使用金属绝缘体半导体场效应晶体管(MISET)作为二次电路462中的开关器件468。
下面参照图17给出根据第四实施方案的高频放大器的描述。根据本实施方案的高频放大器470可以用于，例如，便携式电话***的基站中的功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473和定向耦合器474。数字预失真电路471对输入信号的线性失真进行补偿。混频器472用于将线性失真已得到补偿的输入信号与交流电流信号混合。功率放大器473对与交流电流信号混合的输入信号进行放大。在如图17所示的电路中，功率放大器473包括根据第一实施方案至第三实施方案的半导体器件之一。定向耦合器474对输入信号和输出信号进行监控。在图17所示的电路中，例如，可以通过混频器472将输出信号和交流电流信号混合并且可以将其发送到数字预失真电路471。
本文中记载的所有实施例和条件用语旨在教导目的，以帮助读者理解本发明的原理和由发明者贡献的促进本领域的概念，并且应当理解不限于这些具体记载的实施例和条件，而且本说明书中的这些实施例的组织也不涉及示出本发明的优势和劣势。尽管已经详细描述了本发明的实施方案，但是应当理解，可以在不脱离本发明的精神和范围的情况下对其做出多种变化、替换和改变。

Claims (17)

1.一种半导体器件，包括：
形成在衬底上的第一超晶格缓冲层；
形成在所述第一超晶格缓冲层上的第二超晶格缓冲层；
在所述第二超晶格缓冲层上的由氮化物半导体形成的第一半导体层；
在所述第一半导体层上的由氮化物半导体形成的第二半导体层；以及
形成在所述第二半导体层上的栅电极、源电极和漏电极，
其中所述第一超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成，并且
所述第二超晶格缓冲层通过交替地且周期地层叠所述第一超晶格形成层和所述第二超晶格形成层而形成，以及
所述第一超晶格形成层由AlxGa1-xN形成，所述第二超晶格形成层由AlyGa1-yN形成，其中x>y，并且
掺杂到所述第二超晶格缓冲层中的用作受主的杂质元素的浓度高于掺杂到所述第一超晶格缓冲层中的用作受主的杂质元素的浓度。
2.根据权利要求1所述的半导体器件，其中掺杂到所述第二超晶格缓冲层中的用作受主的所述杂质元素的浓度大于或等于1×1019原子/cm-3，掺杂到所述第一超晶格缓冲层中的用作受主的所述杂质元素的浓度小于1×1019原子/cm-3。
3.根据权利要求1所述的半导体器件，其中所述第二超晶格缓冲层的厚度大于或等于所述第一超晶格缓冲层的厚度。
4.根据权利要求1所述的半导体器件，还包括在所述衬底与所述第一超晶格缓冲层之间的由包含AlGaN的材料形成的缓冲层。
5.根据权利要求1所述的半导体器件，其中用作受主的所述杂质元素为C或Fe。
6.根据权利要求1所述的半导体器件，其中所述衬底由Si、SiC、蓝宝石和GaN中的一种形成。
7.根据权利要求1所述的半导体器件，其中所述第一超晶格形成层由AlN形成。
8.根据权利要求1所述的半导体器件，其中所述第一半导体层由包含GaN的材料形成。
9.根据权利要求1所述的半导体器件，其中所述第二半导体层由包含AlGaN或InAlGaN的材料形成。
10.一种半导体器件，包括：
形成在衬底上的超晶格缓冲层；
在所述超晶格缓冲层上的由氮化物半导体形成的第一半导体层；
在所述第一半导体层上的由氮化物半导体形成的第二半导体层；以及
形成在所述第二半导体层上的栅电极、源电极和漏电极，
其中所述超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成，以及
所述第一超晶格形成层由AlxGa1-xN形成，所述第二超晶格形成层由AlyGa1-yN形成，其中x>y，并且
在所述超晶格缓冲层中用作受主的杂质元素的浓度从所述衬底侧朝着所述第一半导体层侧增加。
11.根据权利要求10所述的半导体器件，其中用作受主的所述杂质元素为C或Fe。
12.根据权利要求10所述的半导体器件，还包括在所述衬底与所述超晶格缓冲层之间的由包含AlGaN的材料形成的缓冲层。
13.根据权利要求10所述的半导体器件，其中所述衬底由Si、SiC、蓝宝石和GaN中的一种形成。
14.根据权利要求10所述的半导体器件，其中所述第一超晶格形成层由AlN形成。
15.根据权利要求10所述的半导体器件，其中所述第一半导体层由包含GaN的材料形成。
16.根据权利要求10所述的半导体器件，其中所述第二半导体层由包含AlGaN或InAlGaN的材料形成。
17.一种制造半导体器件的方法，包括：
通过在衬底上交替地且周期地层叠第一超晶格形成层和第二超晶格形成层形成第一超晶格缓冲层；
通过在所述第一超晶格缓冲层上交替地且周期地层叠所述第一超晶格形成层和所述第二超晶格形成层形成第二超晶格缓冲层；
在所述第二超晶格缓冲层上由氮化物半导体形成第一半导体层；
在所述第一半导体层上由氮化物半导体形成第二半导体层；以及
在所述第二半导体层上形成栅电极、源电极和漏电极，
其中所述第一超晶格形成层由AlxGa1-xN形成，以及所述第二超晶格形成层由AlyGa1-yN形成，其中x>y，以及
通过金属有机物化学气相沉积形成所述第一超晶格缓冲层和所述第二超晶格缓冲层，并且
形成所述第二超晶格缓冲层时的衬底温度低于形成所述第一超晶格缓冲层时的衬底温度，以及
掺杂到所述第二超晶格缓冲层中的用作受主的杂质元素的浓度高于掺杂到所述第一超晶格缓冲层中的用作受主的杂质元素的浓度。
CN201410376834.2A 2013-09-27 2014-08-01 半导体器件及其制造方法 Expired - Fee Related CN104518019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013202017A JP2015070064A (ja) 2013-09-27 2013-09-27 半導体装置及び半導体装置の製造方法
JP2013-202017 2013-09-27

Publications (2)

Publication Number Publication Date
CN104518019A CN104518019A (zh) 2015-04-15
CN104518019B true CN104518019B (zh) 2017-08-29

Family

ID=52739181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410376834.2A Expired - Fee Related CN104518019B (zh) 2013-09-27 2014-08-01 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9196685B2 (zh)
JP (1) JP2015070064A (zh)
CN (1) CN104518019B (zh)
TW (1) TWI557917B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656160B2 (ja) * 2014-11-07 2020-03-04 住友化学株式会社 半導体基板および半導体基板の検査方法
JP2016207818A (ja) * 2015-04-21 2016-12-08 富士通株式会社 化合物半導体装置及びその製造方法
TWI552948B (zh) * 2015-06-05 2016-10-11 環球晶圓股份有限公司 半導體元件
JP6539128B2 (ja) * 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6735078B2 (ja) * 2015-09-30 2020-08-05 サンケン電気株式会社 半導体基体及び半導体装置
JP6687831B2 (ja) * 2015-10-30 2020-04-28 富士通株式会社 化合物半導体装置及びその製造方法
CN110506338B (zh) * 2017-04-24 2023-08-04 苏州晶湛半导体有限公司 一种半导体结构和制备半导体结构的方法
WO2018195701A1 (zh) * 2017-04-24 2018-11-01 苏州晶湛半导体有限公司 一种半导体结构和制备半导体结构的方法
US10211297B2 (en) * 2017-05-03 2019-02-19 Globalwafers Co., Ltd. Semiconductor heterostructures and methods for forming same
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802757A (zh) * 2003-10-15 2006-07-12 Lg伊诺特有限公司 氮化物半导体发光器件
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554803B2 (ja) * 2000-12-04 2010-09-29 独立行政法人理化学研究所 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP3960957B2 (ja) * 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
US7910937B2 (en) * 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5022643B2 (ja) 2006-07-13 2012-09-12 株式会社東芝 半導体装置のｅｓｄ保護回路
JP4296195B2 (ja) 2006-11-15 2009-07-15 シャープ株式会社 電界効果トランジスタ
JP5224311B2 (ja) 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5309451B2 (ja) 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP4519196B2 (ja) 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP5477685B2 (ja) 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP5188545B2 (ja) 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
US8847203B2 (en) 2009-11-04 2014-09-30 Dowa Electronics Materials Co, Ltd. Group III nitride epitaxial laminate substrate
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
JP5660373B2 (ja) 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
JP5824814B2 (ja) 2011-01-21 2015-12-02 サンケン電気株式会社 半導体ウエーハ及び半導体素子及びその製造方法
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP5912383B2 (ja) * 2011-10-03 2016-04-27 クアーズテック株式会社 窒化物半導体基板
JP2013187285A (ja) * 2012-03-07 2013-09-19 Sharp Corp エピタキシャルウェハの製造方法
JP2014072431A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802757A (zh) * 2003-10-15 2006-07-12 Lg伊诺特有限公司 氮化物半导体发光器件
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法

Also Published As

Publication number Publication date
TW201513362A (zh) 2015-04-01
JP2015070064A (ja) 2015-04-13
TWI557917B (zh) 2016-11-11
US9196685B2 (en) 2015-11-24
CN104518019A (zh) 2015-04-15
US20150090957A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
CN104518019B (zh) 半导体器件及其制造方法
TWI492379B (zh) 半導體裝置
US9184241B2 (en) Semiconductor apparatus
CN103715246B (zh) 半导体装置
CN104425584B (zh) 半导体装置
CN103325823B (zh) 化合物半导体器件及其制造方法
US8878248B2 (en) Semiconductor device and fabrication method
CN104465743A (zh) 半导体器件及其制造方法
KR20130034587A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN104465744B (zh) 具有由氮化物半导体制成的缓冲层的半导体器件
JPWO2012008027A1 (ja) 化合物半導体装置及びその製造方法
JP2016139655A (ja) 半導体装置及び半導体装置の製造方法
US11201235B2 (en) Semiconductor device, method for producing semiconductor device, power supply device, and amplifier
JP6376257B2 (ja) 半導体装置
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2015002341A (ja) 化合物半導体装置及びその製造方法
US11824108B2 (en) Semiconductor device
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170829

Termination date: 20180801