CN104425584B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104425584B
CN104425584B CN201410347680.4A CN201410347680A CN104425584B CN 104425584 B CN104425584 B CN 104425584B CN 201410347680 A CN201410347680 A CN 201410347680A CN 104425584 B CN104425584 B CN 104425584B
Authority
CN
China
Prior art keywords
layer
superlattices
forming layer
super
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410347680.4A
Other languages
English (en)
Other versions
CN104425584A (zh
Inventor
小谷淳二
中村哲
中村哲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104425584A publication Critical patent/CN104425584A/zh
Application granted granted Critical
Publication of CN104425584B publication Critical patent/CN104425584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开涉及半导体装置。根据本公开的半导体装置包括：在衬底上形成的超晶格缓冲层。在超晶格缓冲层上由氮化物半导体形成第一半导体层。在第一半导体层上由氮化物半导体形成第二半导体层。在第二半导体层上形成栅极电极、源极电极和漏极电极。通过交替地和周期性地层叠第一超晶格形成层和第二超晶格形成层来形成超晶格缓冲层。第一超晶格形成层由AlxGa1‑xN形成而第二超晶格形成层由AlyGa1‑yN形成，其中满足关系x>y。掺杂到部分或全部第二超晶格形成层中的用作受主的杂质元素的浓度高于掺杂到第一超晶格形成层中的用作受主的杂质元素的浓度。

Description

半导体装置
技术领域
这里讨论的实施例涉及半导体装置。
背景技术
氮化物半导体具有诸如高饱和电子速度、宽带隙等的特征。因此，考虑将氮化物半导体应用于具有高耐受电压和高输出的半导体装置。例如，作为氮化物半导体的GaN的带隙是3.4eV，其高于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)。因此，GaN具有高击穿电场强度。因此，诸如GaN等的氮化物半导体极有希望成为制造提供高电压操作和高输出的电源半导体装置的材料。
作为使用氮化物半导体的半导体装置，存在许多关于场效应晶体管的报告，特别是高电子迁移率晶体管(HEMT)。例如，在GaN-HEMT中，由AlGaN/GaN制成的HEMT被关注，其中GaN被用作电子渡越层并且AlGaN被用作电子供给层。在由AlGaN/GaN制成的HEMT中，由于GaN和AlGaN之间的晶格常数的差异在AlGaN中生成了应力。从而，由于该应力和本征极化差异引起的压电极化，可以获得高度集中的二维电子气体(2DEG)。因此，AlGaN/GaN-HEMT有希望成为高效开关装置和用于电动车辆的高耐受电压功率装置。此外，出于电路设计和安全性的观点，期望实现具有常关特性的氮化物半导体晶体管。
以下专利文献公开了背景技术。
专利文献1：日本公开专利申请No.2012-151422
专利文献2：日本公开专利申请No.2012-9630
专利文献3：日本公开专利申请No.2008-124373
同时，为了获得低成本和高质量的氮化物半导体晶体管，有必要通过在具有大直径的低成本硅(Si)衬底上进行高质量外延生长来形成氮化物半导体。然而，硅和诸如GaN的氮化物半导体不仅在它们的晶格常数方面，而且在它们的热膨胀系数方面彼此不同。因此，为了在硅衬底上生长高质量GaN膜，在硅衬底上形成适当设计的超晶格缓冲层，并且在超晶格缓冲层上形成GaN膜。超晶格缓冲层可以由例如AlN膜和AlGaN膜形成，AlN膜和AlGaN膜交替层叠以形成具有周期性结构的多个层的叠层。电子渡越层和电子供给层层叠在该超晶格缓冲层上。
在具有上述结构的氮化物半导体晶体管中，在晶体管处于操作中时，高电压被施加到漏极电极。如果超晶格缓冲层的绝缘性质是低的，则可能存在如下情况，其中漏电流经由超晶格缓冲层在从电子供给层朝向硅衬底的竖直方向上流动。
因此，期望实现在硅衬底上形成的氮化物半导体装置，该半导体装置具有绝缘的超晶格缓冲层并且具有在竖直方向上流动的小的漏电流。
发明内容
根据实施例的一个方面，提供了一种半导体装置，其包括：在衬底上形成的超晶格缓冲层；在超晶格缓冲层上由氮化物半导体形成的第一半导体层；在第一半导体层上由氮化物半导体形成的第二半导体层；以及在第二半导体层上形成的栅极电极、源极电极和漏极电极，其中通过交替地和周期性地层叠第一超晶格形成层和第二超晶格形成层来形成超晶格缓冲层，第一超晶格形成层由AlxGa1-xN形成而第二超晶格形成层由AlyGa1-yN形成，其中满足关系x>y，并且掺杂到部分或全部第二超晶格形成层中的用作受主的杂质元素的浓度高于掺杂到第一超晶格形成层中的用作受主的杂质元素的浓度。
根据实施例的另一方面，提供了一种半导体装置，其包括：在衬底上形成的超晶格缓冲层；在超晶格缓冲层上由氮化物半导体形成的第一半导体层；在第一半导体层上由氮化物半导体形成的第二半导体层；以及在第二半导体层上形成的栅极电极、源极电极和漏极电极，其中通过从衬底按照顺序周期性地层叠第三超晶格形成层、第二超晶格形成层和第一超晶格形成层来形成超晶格缓冲层，第一超晶格形成层由AlxGa1-xN形成，第二超晶格形成层由AlyGa1-yN形成，并且第三超晶格形成层由AlzGa1-zN形成，其中满足关系x>y>z，并且掺杂到第二超晶格形成层中的用作受主的杂质元素的浓度高于掺杂到第一超晶格形成层和第三超晶格形成层中的用作受主的杂质元素的浓度。
根据实施例的又一方面，提供了一种半导体装置，其包括：在衬底上形成的超晶格缓冲层；在超晶格缓冲层上由氮化物半导体形成的第一半导体层；在第一半导体层上由氮化物半导体形成的第二半导体层；以及在第二半导体层上形成的栅极电极、源极电极和漏极电极，其中通过从衬底按照顺序周期性地层叠第二超晶格形成层、第一超晶格形成层和第三超晶格形成层来形成超晶格缓冲层，第一超晶格形成层由AlxGa1-xN形成，而第二超晶格形成层由AlyGa1-yN形成，其中满足关系x>y，第三超晶格形成层由含有InGaN的材料形成，并且掺杂到第二超晶格形成层中的用作受主的杂质元素的浓度高于掺杂到第一超晶格形成层和第三超晶格形成层中的用作受主的杂质元素的浓度。
根据实施例的再一方面，提供了一种半导体装置，其包括：在衬底上形成的超晶格缓冲层；在超晶格缓冲层上由氮化物半导体形成的第一半导体层；在第一半导体层上由氮化物半导体形成的第二半导体层；以及在第二半导体层上形成的栅极电极、源极电极和漏极电极，其中通过周期性地层叠包含第一超晶格形成层和第二超晶格形成层的层来形成超晶格缓冲层，第一超晶格形成层由AlxGa1-xN形成，而第二超晶格形成层由AlyGa1-yN形成，其中满足关系x>y，第一超晶格形成层的膜厚度大于或等于0.8nm并且小于或等于2.0nm，用作受主的杂质元素C被掺杂到第一超晶格形成层中，并且掺杂到第一超晶格形成层中的C的浓度大于或等于1×1017/cm3并且小于或等于1×1020/cm3。
根据实施例的再一方面，提供了一种半导体装置，其包括：在衬底上形成的超晶格缓冲层；在超晶格缓冲层上由氮化物半导体形成的第一半导体层；在第一半导体层上由氮化物半导体形成的第二半导体层；以及在第二半导体层上形成的栅极电极、源极电极和漏极电极，其中通过周期性地层叠包含第一超晶格形成层和第二超晶格形成层的层来形成超晶格缓冲层，第一超晶格形成层由AlxGa1-xN形成，而第二超晶格形成层由AlyGa1-yN形成，其中满足关系x>y，第一超晶格形成层的膜厚度大于或等于0.8nm并且小于或等于2.0nm，用作受主的杂质元素Fe被掺杂到第一超晶格形成层中，并且掺杂到第一超晶格形成层中的Fe的浓度小于或等于1×1019/cm3。
将借助于在所附权利要求中具体指出的元素和组合来实现和达成实施例的目的和优点。
将理解，前面的总体描述和后面的详细描述两者都是示例性的说明，而非对本发明的限制。
附图说明
图1是具有超晶格缓冲层的半导体装置的横截面视图；
图2A是超晶格层的横截面视图；
图2B是指示图2A中所示的超晶格层中的杂质元素浓度的曲线图；
图3是根据第一实施例的半导体装置的横截面视图；
图4A是根据第一实施例的半导体装置的超晶格层的横截面视图；
图4B是指示图4A中所示的超晶格层中的杂质元素浓度的曲线图；
图5A是图示图2A中所示的超晶格缓冲层中的能带的示图；
图5B是图示图4A中所示的超晶格缓冲层中的能带的示图；
图6A是根据第一实施例的半导体装置的另一超晶格层的横截面视图；
图6B是指示图6A中所示的超晶格层中的杂质元素浓度的曲线图；
图7是指示半导体装置中的漏极电压和漏电流之间的关系的曲线图；
图8是指示AlN层的碳(C)浓度和硅衬底的弯曲之间的关系的曲线图；
图9是指示图2A中所示的超晶格缓冲层中的电子密度分布的曲线图；
图10是指示超晶格缓冲层中的电子密度和漏电流之间的关系的曲线图；
图11是指示图5A中所示的超晶格缓冲层中的电子密度分布的曲线图；
图12是指示另一超晶格缓冲层中的电子密度分布的曲线图；
图13A至13D是用于说明根据第一实施例的半导体装置的制造方法的横截面视图；
图14是根据第二实施例的半导体装置的横截面视图；
图15A是根据第二实施例的半导体装置的超晶格缓冲层的横截面视图；
图15B是指示图15A中所示的超晶格缓冲层中的杂质元素密度的曲线图；
图16是根据第三实施例的半导体装置的横截面视图；
图17A是根据第三实施例的半导体装置的超晶格缓冲层的横截面视图；
图17B是指示图17A中所示的超晶格缓冲层中的杂质元素密度的曲线图；
图18是指示根据第三实施例的半导体装置的超晶格缓冲层中的能带的曲线图；
图19是根据第四实施例的超晶格缓冲层的横截面视图；
图20是指示AlN层的膜厚度和弯曲成向下凸起形状的硅衬底的翘曲值之间的关系的曲线图；
图21是指示AlN层的膜厚度和耐受电压之间的关系的曲线图；
图22是指示其中AlN层具有不同的膜厚度的超晶格缓冲层的能带的曲线图；
图23是指示其中AlN层具有进一步不同的膜厚度的超晶格缓冲层的能带的曲线图；
图24是指示AlN层的碳(C)浓度和弯曲成向下凸起形状的硅衬底的翘曲值之间的关系的曲线图；
图25是指示AlN层的Fe浓度和弯曲成向下凸起形状的硅衬底的翘曲值之间的关系的曲线图；
图26A至26D是用于说明根据第四实施例的半导体装置的制造方法的横截面视图；
图27是根据第五实施例的半导体装置的内部的俯视图；
图28是根据第五实施例的电源装置的电路图；以及
图29是根据第五实施例的高功率放大器的电路图。
具体实施方式
现将参照附图给出实施例的描述。在附图中，相同的部件被给出相同的附图标记，并且将省略其描述。
[第一实施例]
首先，将参照图1给出在半导体装置中的竖直方向上流动的漏电流的描述，在该半导体装置中超晶格缓冲层形成在硅衬底上并且氮化物半导体层形成在超晶格缓冲层上。图2A是在图1中所示的半导体装置中形成的超晶格缓冲层920的一部分的放大的横截面视图。
图1中所示的半导体装置具有其中氮化物半导体层层叠在硅衬底910上的结构。具体地，超晶格缓冲层920形成在硅衬底910上，并且电子渡越层931和电子供给层932层叠在超晶格缓冲层920上。栅极电极941、源极电极942和漏极电极943形成在电子供给层932上。电子渡越层931由i-GaN形成，并且电子供给层932由AlGaN形成。从而，在电子渡越层931和电子供给层932之间的界面附近在电子渡越层931中创建了二维电子气体(2DEG)931a。
如图2A中所示，通过以周期性的方式交替地层叠AlN层921和AlGaN层922来形成超晶格缓冲层920。超晶格缓冲层通常可被称为应变层超晶格(SLS)层。AlGaN层922由AL0.2Ga0.8N形成。电子渡越层931由GaN形成。电子供给层932由AlGaN形成。当使用掺杂有杂质元素的硅衬底时或者当使氮化物半导体层生长时，诸如Ga等的杂质元素进入硅衬底910中。因此，硅衬底910具有低电阻。
在具有上述结构的半导体装置中，如果超晶格缓冲层920中的电阻低，则漏电流可以如图1中的箭头指示的、在半导体装置中在竖直方向(与硅衬底910垂直的方向)上流动。为了减少在竖直方向上流到硅衬底910的漏电流，存在一种方法，用于将诸如C、Fe等的用作受主的杂质元素掺杂到超晶格缓冲层920中。通常，诸如C、Fe等的用作受主的杂质元素被掺杂，使得杂质元素的浓度在超晶格缓冲层920中是均匀的。例如，杂质元素被掺杂，使得杂质浓度是1×1018/cm3。
随着超晶格缓冲层920中的杂质元素的浓度增加，变为受主的诸如C、Fe等的杂质元素可以给出较高的绝缘性质。因此，通过增加超晶格缓冲层920中的杂质浓度，可以减少在通过在硅衬底910上形成氮化物半导体层来制造的半导体装置中流动的漏电流。
然而，当超晶格缓冲层920中的诸如C、Fe等的杂质元素的浓度变高时，可能在氮化物半导体层中生成裂纹。此外，由于膜中的应力的影响，硅衬底910的翘曲变大。如果硅衬底910中的翘曲变大，则可能存在如下情况，其中在曝光工艺中不能实现期望的图案曝光。此外，如果硅衬底910中的翘曲变大，则变得难于通过抽吸来固持硅衬底910以在半导体装置的制造工艺中输送硅衬底910，这可能导致制造半导体装置时的问题。
因此，期望开发一种半导体装置，其具有带高绝缘性质的超晶格缓冲层以及抑制硅衬底910的翘曲的结构。
(半导体装置)
下文将给出根据第一实施例的半导体装置的描述。如图3中所示，根据本实施例的半导体装置具有如下结构，其中氮化物半导体层层叠在硅衬底10上。具体地，超晶格缓冲层20形成在硅衬底10上，并且电子渡越层31和电子供给层32形成在超晶格缓冲层20上。超晶格缓冲层20可以形成在硅衬底10上形成的核形成层和缓冲层上。
栅极电极、源极电极和漏极电极43形成在电子供给层32上。在本实施例中，用作第一半导体层的电子渡越层32由AlGaN形成。从而，在电子渡越层31和电子供给层32之间的界面附近的电子渡越层31中创建了2DEG31a。用作第二半导体层的电子供给层可以由InAlGaN形成。
如图4A中所示，通过交替地层叠用作第一超晶格形成层的AlN层21和用作第二超晶格形成层的AlGaN层22来形成超晶格缓冲层20。诸如C、Fe等的杂质元素被掺杂到超晶格缓冲层20中。在本实施例中，AlGaN层22包括在形成电子渡越层31的侧的上层22a以及在硅衬底10侧的下层22b。上层22a的变为受主的杂质元素的浓度高于下层22b。在本实施例中，AlGaN层22由Al0.2Ga0.8N形成。AlN层21中的杂质元素的浓度基本上等于AlGaN层22的下层22b中的杂质元素的浓度。
就是说，在本实施例中，AlGaN层22的上层22a中的杂质元素的浓度高于AlN层21和AlGaN层22的下层22b中的杂质元素的浓度。具体地，如图4B中所示，AlGaN层22的上层22a中的杂质元素的浓度约为1×1019/cm3，并且AlN层21和AlGaN层22的下层22b中的杂质元素的浓度约为1×1018/cm3。
在本实施例中，用作AlN层21的第一超晶格形成层由AlxGa1-xN形成，其中x可以大于或等于0.5并且小于或等于1。用作AlGaN层22的第二超晶格形成层由AlyGa1-yN形成，其中y可以大于0并且小于0.5。因此，超晶格缓冲层20被形成为满足关系x>y。应当注意，除了C和Fe以外，Mg、Zn、Be、Cd、Li等可以作为掺杂到超晶格缓冲层20中并且用作受主的杂质元素。
在根据本实施例的半导体装置中，AlGaN层22的上层22a中的杂质元素的浓度高于其他区域，并且从而，防止诸如电子的载流子在AlN层21和AlGaN层22的上层22a之间聚集。这将参照图5A和5B中所示的能带图来说明。
图5A是具有图2A和2B中所示的结构的超晶格缓冲层920的能带图。图5B是具有图4A和4B中所示的结构的半导体装置的超晶格缓冲层20的能带图。如图5A和5B中所示，通过将AlGaN层22的上层22a中的杂质元素的浓度增加到高于其他区域，与上层22a对应的区域中的能带可以向上提升。从而，在本实施例中防止诸如电子的载流子在AlN层21和AlGaN层22之间的界面中聚集，然而如图5A中所示，在具有图2A和2B中所示的结构的超晶格缓冲层920中，诸如电子的载流子在AlN层21和AlGaN层22之间的界面中聚集。
因此，根据本实施例的半导体装置的超晶格缓冲层20的绝缘性质高于具有图2A和2B中所示的结构的超晶格缓冲层920。因此，超晶格缓冲层20具有更高的电阻，从而抑制漏电流在相对于硅衬底的竖直方向上流动。
此外，在具有图4A和4B中所示的结构的超晶格缓冲层20中，用作受主的杂质元素的掺杂被限于最小必要区域。因此，在硅衬底10中不会生成大的翘曲或弯曲。就是说，较之将杂质元素掺杂到AlGaN层22中的情况，在将杂质元素掺杂到AlN层21中时，在硅衬底10中生成的翘曲是较大的。因此，通过仅增加AlGaN层22中的用作受主的杂质元素的浓度，防止硅衬底10的大的翘曲。
因此，在本实施例中，可以使用作受主的杂质元素的浓度在整个AlGaN层22中是高的，这给出了对硅衬底10的翘曲的小的影响。然而，更优选的是，通过仅增加掺杂到作为AlGaN层22的一部分的上层22a中的杂质元素的浓度来抑制硅衬底10中的翘曲的生成。
下文将参照图7给出在半导体装置中流动的漏电流的描述。在图7中，实线7A指示在根据本实施例的具有图4A和4B中所示的结构的半导体装置中的漏极电压和漏电流之间的关系。虚线7B指示在具有图2A和2B中所示的结构的半导体装置中的漏极电压和漏电流之间的关系。
如线7A所指示的，当所施加的漏极电压是200V时，在根据本实施例的半导体装置中流动的漏电流是约1×10-5/cm2，并且当所施加的漏极电压是800V时，在根据本实施例的半导体装置中流动的漏电流是1×10-5/cm2至1×10-4/cm2。另一方面，如线7B所指示的，当所施加的漏极电压是200V时，在具有图2A和2B中所示的结构的半导体装置中流动的漏电流是约1×10-3/cm2，并且当所施加的漏极电压是800V时，在具有图2A和2B中所示的结构的半导体装置中流动的漏电流是1×10-3/cm2至1×10-2/cm2。因此，在根据本实施例的半导体装置中在竖直方向上流动的漏电流比在图2A和2B中所示的半导体装置中在竖直方向上流动的漏电流小约2个数量级。
将参照图8给出作为掺杂到AlN层中的用作受主的杂质元素的C的浓度和硅衬底的翘曲的描述。如图8中所示，如果掺杂到AlN层中的C的浓度增加，则硅衬底的翘曲趋于变大。这里，硅衬底的翘曲优选地小于或等于60μm。因此，掺杂到AlN层中的C的浓度优选地小于或等于1×1018/cm3。
将参照图9给出通过针对超晶格缓冲层中的载流子浓度的一维计算进行的仿真的结果的描述。图9图示了通过针对具有图2A中所示的结构的超晶格缓冲层中920的一维计算进行的仿真的结果。作为杂质元素的C以1×1018/cm3的浓度被均匀地掺杂到超晶格缓冲层920中。尽管空穴和电子在AlN层921和AlGaN层922之间的界面中聚集，但是在图9中电子被集中。
如图9中所示，AlN层921和AlGaN层922之间的界面处的电子密度约为1×1019/cm3。图10图示了AlGaN层和AlN层之间的界面处的电子密度和漏电流之间的关系。如果电子密度增加，则漏电流增加，并且从而，耐受电压降低。当电子密度约为1×1019/cm3时，漏电流高至1×10-1/cm2，并且耐受电压也是低的。
将参照图11给出通过针对根据本实施例的半导体装置的超晶格缓冲层20中的载流子浓度的一维计算进行的仿真的结果的描述。图11图示了通过具有图4A中所示的结构的超晶格缓冲层中20中的一维计算进行的仿真的结果。杂质元素被掺杂到超晶格缓冲层20中，使得AlGaN层22的上层22a中的杂质元素的浓度是1×1019/cm3，并且AlGaN层22的下层22b中的杂质元素的浓度是1×1018/cm3。如图11中所示，AlN层21和AlGaN层22之间的界面处的电子密度小于或等于1×1013/cm3，这指示电子几乎消失。因此，漏电流变小，这导致高的耐受电压。
图12图示了执行掺杂使得AlGaN层22的下层中的杂质元素的浓度是1×1019/cm3，并且AlN层21和AlGaN层22的上层中的杂质元素的浓度是1×1018/cm3的结果。如图12中所示，AlN层21和AlGaN层22之间的界面处的电子密度的峰值是约1×1016/cm3，并且从而，较之超晶格缓冲层具有图2A和2B中所示的结构的情况，漏电流可以减小到更低。然而，考虑图11和图12，通过将AlGaN层的上层中的C的浓度增加到高于AlGaN层的下层中的C的浓度，可以进一步减小载流子浓度。在该情况下，漏电流可以减小，并且耐受电压优选地提高。
(半导体装置的制造方法)
现将参照图13A至13D给出根据本实施例的半导体装置的制造方法的描述。根据本实施例的半导体装置的制造方法，通过外延生长在硅衬底10上形成氮化物半导体层。作为通过外延生长形成氮化物半导体的方法，存在金属有机化学气相淀积(MOCVD)和分子束外延(MBE)。
在本实施例的说明中，假设通过MOCVD形成氮化物半导体层。当形成氮化物半导体层时，三甲基铝(TMA)用作Al源气体，三甲基镓(TMG)用作Ga源气体，并且铵(NH3)用作N源气体。
首先，如图13A中所示，在硅衬底10上依次地由氮化物半导体形成核形成层11和缓冲层12。尽管硅(111)衬底用作本实施例中的硅衬底10，但是可以使用由SiC、蓝宝石、GaN等形成的衬底替代硅衬底10。核形成层11由具有200nm的厚度的AlN膜形成。缓冲层12由Al0.4Ga0.6N形成。
通过在如下条件下生长来形成核形成层11，其中衬底温度约为1000℃，V/III比是1000至2000，并且MOCVD设备的腔室中的压力是约50mbar(5kPa)。通过在如下条件下生长来形成缓冲层12，其中衬底温度约为1000℃，V/III比是100至300，并且MOCVD设备的腔室中的压力是约50mbar(5kPa)。在本实施例中，优选的是在使进入膜的C量小的条件下进行生长。对于缓冲层12，为了实现平坦度，优选的是在使V/III比减小的条件下进行生长。
随后，如图13B中所示，在缓冲层12上形成超晶格层20。具体地，如图4A中所示，通过交替地和周期性地层叠AlN层21和AlGaN层22来形成超晶格缓冲层20。因此形成的AlN层21具有约1.5nm的膜厚度。AlGaN层22具有约20nm的膜厚度。优选的是，使AlN层21的厚度小于或等于2nm以便避免由于剩余电子的生成引起的耐受电压的下降。AlGaN层22由Al0.2Ga0.8N形成。当形成超晶格缓冲层20时的衬底的温度约为1020℃。通过在如下条件下生长来形成超晶格缓冲层20，其中MOCVD设备的腔室中的压力是约50mbar(5kPa)。
根据本实施例，在改变生长条件的同时形成AlGaN层22，使得上层22a中的用作受主的杂质元素的浓度高于下层22b。具体地，C用作作为受主的杂质元素，并且通过改变V/III比来调整C的混合量。例如，当形成AlGaN层22的下层22b时，在被设定为约1000的V/III比的条件下进行生长。当形成AlN层21时，在被设定为1500至2000的V/III比的条件下进行生长，以便进一步减小C的浓度。从而，可以形成超晶格缓冲层20，使得AlGaN层22的上层22a中的杂质浓度高于AlN层和AlGaN层22的下层22b中的杂质浓度。
在本实施例中，AlGaN层22的上层22a中的杂质浓度优选地大于或等于1×1017/cm3并且小于或等于1×1018/cm3。此外，AlN层和AlGaN层22的下层22b中的杂质浓度优选地大于或等于5×1018/cm3并且小于或等于1×1020/cm3。
随后，如图13C中所示，电子渡越层31和电子供给层32层叠在超晶格缓冲层20上。更具体地，通过在如下条件下在超晶格缓冲层20上生长具有约1μm的厚度的GaN膜来形成电子渡越层31，其中生长温度约为1000℃并且MOCVD设备的腔室中的压力约为100至300mbar(10至30kPa)。通过在如下条件下在电子渡越层31上生长具有约20nm的厚度的AlGaN膜来形成电子供给层32，其中生长温度约为1000℃并且MOCVD设备的腔室中的压力约为100至200mbar(10至20kPa)。在本实施例中，电子供给层32由Al0.2Ga0.8N形成。
随后，如图13D中所示，在电子供给层32上形成源极电极42和漏极电极43，并且进一步在电子供给层32上形成栅极电极41。具体地，将光致抗蚀剂施加到电子供给层32上，并且通过曝光设备执行曝光和显影以便形成在要形成源极电极42和漏极电极43的区域中具有开口的抗蚀剂图案(图中未示出)。随后，通过真空淀积形成由Ti/Al膜制成的金属叠层膜。随后，通过将抗蚀剂图案浸入到有机溶剂等中将在抗蚀剂图案上形成的金属叠层膜连同抗蚀剂图案一起去除。从而，由金属叠层膜的剩余部分形成源极电极42和漏极电极43。随后，执行快速热退火(RTA)以使源极电极42和漏极电极43彼此欧姆接触。应当注意，在由Ti/Al膜制成的金属叠层膜中，Ti膜的膜厚度约为100nm并且Al膜的膜厚度约为300nm。
随后，再次将光致抗蚀剂施加在电子供给层32上，并且通过曝光设备执行曝光和显影以便形成在要形成栅极电极41的区域中具有开口的抗蚀剂图案(图中未示出)。随后，通过真空淀积形成由Ni/Au膜制成的金属叠层膜。随后，通过将抗蚀剂图案浸入到有机溶剂等中将在抗蚀剂图案上形成的金属叠层膜连同抗蚀剂图案一起去除。从而，由金属叠层膜的剩余部分形成栅极电极41。应当注意，在由Ni/Au膜制成的金属叠层膜中，Ni膜的膜厚度约为50nm并且Au膜的膜厚度约为300nm。
通过上述工艺可以制造根据本实施例的半导体装置。
[第二实施例]
现将给出根据第二实施例的半导体装置的描述。根据第二实施例的半导体装置具有结构不同于根据第一实施例的半导体装置的超晶格缓冲层。如图14中所示，根据第二实施例的半导体装置包括依次层叠在硅衬底10上的超晶格缓冲层120、电子渡越层31和电子供给层32。栅极电极41、源极电极42和漏极电极43形成在电子供给层32上。超晶格缓冲层120可以形成在硅衬底10上形成的核形成层(图中未示出)上。
图15A是超晶格缓冲层120的一部分的放大的横截面视图。如图15B中所示，超晶格缓冲层120具有周期性结构，其中依次层叠AlN层121、第一AlGaN层122和第二AlGaN层123。在本实施例中，AlN层121可以被称为第一超晶格形成层，第一AlGaN层122可以被称为第二超晶格形成层，并且第二AlGaN层123可以被称为第三超晶格形成层。
在本实施例中，用作AlN层121的第一超晶格形成层可以由AlxGa1-xN形成。用作第一AlGaN层122的第二超晶格形成层可以由AlyGa1-yN形成。用作第二AlGaN层123的第三超晶格形成层可以由AlzGa1-zN形成。在本实施例中，满足关系x>y>z。就是说，用作第一AlGaN层122的第二超晶格形成层具有大于用作第二AlGaN层123的第三超晶格形成层的带隙。在形成第三超晶格形成层的AlzGa1-zN中，z的值可以大于0并且小于0.5。在本实施例中，AlN层121的厚度约为1.5nm，第一AlGaN层122的厚度约为10nm，并且第二AlGaN层123的厚度约为10nm。
AlN层121、第一AlGaN层122和第二AlGaN层123掺杂有诸如C、Fe的用作受主的杂质元素。第一AlGaN层122中的杂质元素的浓度高于第二AlGaN层123和AlN层121中的杂质元素的浓度。具体地，如图15B中所示，第一AlGaN层122中的杂质元素的浓度约为1×1019/cm3。第二AlGaN层123和AlN层121中的杂质元素的浓度约为1×1018/cm3。
在本实施例中，例如，第一AlGaN层122由Al0.2Ga0.8N形成，并且第二AlGaN层123由Al0.1Ga0.9N形成。因此，使与第一实施例中的上层对应的第一AlGaN层122的带隙大于与下层对应的第二AlGaN层123的带隙，并且从而，进一步防止电子聚集。
作为使第一AlGaN层122和第二AlGaN层123之间的组分比不同的方法，当在MOCVD设备中进行生长时，调整V/III比。
第二实施例的除了上述配置以外的配置与第一实施例相同。
[第三实施例]
现将给出根据第三实施例的半导体装置的描述。根据第三实施例的半导体装置具有结构不同于根据第一和第二实施例的半导体装置的超晶格缓冲层。如图16中所示，根据第三实施例的半导体装置包括依次层叠在硅衬底10上的超晶格缓冲层220、电子渡越层31和电子供给层32。栅极电极41、源极电极42和漏极电极43形成在电子供给层32上。超晶格缓冲层220可以形成在硅衬底10上形成的核形成层(图中未示出)上。
图17A是超晶格缓冲层220的一部分的放大的横截面视图。如图17B中所示，超晶格缓冲层220具有周期性结构，其中依次层叠AlN层221、AlGaN层222和InGaN层223。AlGaN层222包括上层222a和下层222b。上层222a位于电子渡越层31侧并且与AlN层221接触。下层222b位于硅衬底10侧。在本实施例中，AlN层221可以被称为第一超晶格形成层，AlGaN层222可以被称为第二超晶格形成层，并且InGaN层223可以被称为第三超晶格形成层。
在本实施例中，用作AlN层221的第一超晶格形成层可以由AlxGa1-xN形成。x的值可以大于或等于0.5并且小于或等于1。用作AlGaN层222的第二超晶格形成层可以由AlyGa1-yN形成。y的值可以大于0并且小于0.5。因此，在超晶格缓冲层220中满足关系x>y。作为掺杂到超晶格缓冲层220中的用作受主的杂质元素，可以使用除了C和Fe以外的Mg、Zn、Be、Cd、Li等。
诸如C、Fe等的用作受主的杂质元素被掺杂到AlN层221、AlGaN层222和InGaN层223。在本实施例中，杂质元素被掺杂，使得AlGaN层222的上层222a中的杂质元素的浓度高于AlGaN层222的下层222b、AlN层221和InGaN层223中的杂质元素的浓度。
具体地，如图17B中所示，AlGaN层222的上层222a中的杂质元素的浓度约为1×1019/cm3。AlGaN层222的下层222b、AlN层221和InGaN层223中的杂质元素的浓度约为1×1018/cm3。在本实施例中，例如，AlGaN层222由Al0.1Ga0.9N形成，并且InGaN层223由In0.1Ga0.9N形成。AlN层221的厚度约为1.5nm，AlGaN层222的厚度约为20nm，并且InGaN层223的厚度约为2nm。图18是超晶格缓冲层220的能带图。
同时，当Fe作为杂质元素被掺杂到超晶格缓冲层中时，Fe可以在热处理工艺或膜生长工艺期间扩散到电子渡越层31中。这种Fe到电子渡越层31中的扩散引起半导体装置的性能劣化。在根据本实施例的半导体装置中，通过在超晶格缓冲层220中形成InGaN层223来抑制Fe的扩散。就是说，由于InGaN层223具有大的晶格常数，因此可以抑制作为杂质元素而被掺杂的Fe的扩散。InGaN层223用作势垒层。从而，当Fe作为杂质元素被掺杂到超晶格缓冲层220中时，防止Fe扩散到电子渡越层31中。因此，在本实施例中，可以在不使半导体装置特性劣化的情况下抑制硅衬底10中的翘曲的生成以及在半导体装置中流动的漏电流。
应当注意，在本实施例中，可以使用InAlGaN替代InGaN作为用于形成InGaN层223的材料。当形成InGaN层223时，三甲基铟(TMI)用作要供给的源气体。上述配置以外的配置与第一实施例相同。
[第四实施例]
现将给出根据第四实施例的半导体装置的描述。在上述半导体装置中，可以通过加厚超晶格缓冲层来抑制在竖直方向上流到硅衬底的漏电流。然而，如果超晶格缓冲层是厚的，则硅衬底的翘曲变大。下文给出了如图19中所示通过交替地层叠AlN层21(第一超晶格形成层)和AlGaN层22(第二超晶格形成层)来形成超晶格缓冲层20的情况下的考虑结果。具体地，给出对超晶格缓冲层20中的AlN层21(第一超晶格形成层)的膜厚度变化的情况的考虑。
图20是指示超晶格缓冲层20中的AlN层21(第一超晶格形成层)的膜厚度和硅衬底10的形变的翘曲值之间的关系的曲线图。如图20中所示，通过增加超晶格缓冲层20中的AlN层21(第一超晶格形成层)的膜厚度可以减少硅衬底的翘曲。如果AlN层21的膜厚度小于0.8nm，则硅衬底10的翘曲值大于或等于120μm，然而由于在超晶格缓冲层20以及在超晶格缓冲层20上形成的氮化物半导体中生成裂纹，因此这不是优选的。因此，AlN层21(第一超晶格形成层)的膜厚度优选地大于或等于0.8nm。
图21是指示超晶格缓冲层20中的AlN层21(第一超晶格形成层)的膜厚度和耐受电压之间的关系的曲线图。在本实施例中，耐受电压由漏电流变为1×10-3A/cm2处的电压限定。如图21中所示，通过增加超晶格缓冲层20中的AlN层21(第一超晶格形成层)的膜厚度可以减少耐受电压。具体地，当AlN层21的膜厚度是约2.0nm时，如果AlN层21的膜厚度增加，则耐受电压剧烈下降。当AlN层21的膜厚超过2.0nm时，耐受电压变得小于200V，这不是优选的。因此，优选的是，AlN层21(第一超晶格形成层)的膜厚度小于或等于2.0nm。
下文将参照图22和23给出由超晶格缓冲层20中的AlN层21的膜厚度的改变引起的耐受电压的改变的描述。图22是通过交替地层叠具有1.5nm的膜厚度的AlN层21和具有20nm的膜厚度AlGaN层22形成的超晶格缓冲层20的能带图。图23是通过交替地层叠具有2.3nm的膜厚度的AlN层21和具有20nm的膜厚度AlGaN层22形成的超晶格缓冲层20的能带图。图23的曲线图中的导带的下端位于图22的曲线图中的导带的下端下方。由于电子趋向于在导带的下端聚集，因此图23的超晶格缓冲层20具有低于图22的超晶格缓冲层20的耐受电压。
如上文所述，当AlN层21的膜厚度变化时，硅衬底10的翘曲和耐受电压具有权衡(trade-off)关系。基于硅衬底10的翘曲和耐受电压之间的关系，优选的是，超晶格缓冲层20中的AlN层21(第一超晶格形成层)的膜厚度大于或等于0.8nm并且小于或等于2.0nm。
将参照图24给出掺杂到AlN层21的杂质元素C的浓度和硅衬底10的翘曲之间的关系的描述。图24是指示掺杂到超晶格缓冲层20中的AlN层21(第一超晶格形成层)中的杂质元素C的浓度和硅衬底10的形变的翘曲值之间的关系的曲线图。AlN层21的膜厚度是2nm。
如图24中所示，当超晶格缓冲层20中的AlN层21(第一超晶格形成层)中的C的浓度增加时，硅衬底10中的翘曲变大。如果AlN层21中的C的浓度超过1×1020/cm3，则硅衬底10的翘曲的翘曲值变得大于或等于120μm，由于在膜中可能生成裂纹，因此这不是优选的。因此，作为掺杂到超晶格缓冲层20中的AlN层21(第一超晶格形成层)中的杂质元素的C的浓度优选地小于或等于1×1020/cm3。应当注意，除非将特定量的C掺杂到AlN层21中，否则不能获得期望的耐受电压。因此，优选的是，作为掺杂到超晶格缓冲层20中的AlN层21(第一超晶格形成层)中的杂质元素的C的浓度大于或等于1×1017/cm3。
如上文所述，基于硅衬底10的翘曲和耐受电压之间的关系，优选的是，作为掺杂到超晶格缓冲层20中的AlN层21(第一超晶格形成层)中的杂质元素的C的浓度大于或等于1×1017/cm3并且小于或等于1×1020/cm3。
下文将参照图25给出掺杂到AlN层21的杂质元素Fe的浓度和硅衬底10的翘曲之间的关系的描述。图25是指示掺杂到超晶格缓冲层20中的AlN层21(第一超晶格形成层)中的杂质元素Fe的浓度和硅衬底10的形变的翘曲值之间的关系的曲线图。AlN层21(第一超晶格形成层)的膜厚度是2nm。作为杂质元素的C以1×1018/cm3的浓度掺杂到AlN层21中。
如图25中所示，当超晶格缓冲层20中的AlN层21(第一超晶格形成层)中的Fe的浓度增加时，硅衬底10中的翘曲变大。如果AlN层21中的Fe的浓度超过1×1020/cm3，则硅衬底10的翘曲的翘曲值变得大于或等于120μm，由于在膜中可能生成裂纹，因此这不是优选的。因此，作为掺杂到超晶格缓冲层20中的AlN层21(第一超晶格形成层)中的杂质元素的Fe的浓度优选地小于或等于1×1019/cm3。
因此，在本实施例中，在超晶格缓冲层20中的AlN层21的膜厚度大于或等于0.8nm并且小于或等于2.0nm的情况下，如果掺杂到AlN层21中的杂质元素是C，则C的浓度大于或等于1×1017/cm3并且小于或等于1×1020/cm3。再者，在超晶格缓冲层20中的AlN层21的膜厚度大于或等于0.8nm并且小于或等于2.0nm的情况下，如果掺杂到AlN层21中的杂质元素是Fe，则Fe的浓度小于或等于1×1019/cm3。根据本实施例的半导体装置包括具有上述AlN层21的超晶格缓冲层20。
在本实施例中，用作AlN层21的第一超晶格形成层可以由AlxGa1-xN形成，并且x的值可以大于或等于0.5并且小于或等于1。用作AlGaN层22的第二超晶格形成层可以由AlyGa1-yN形成，并且y的值可以大于0并且小于0.5。因此，在超晶格缓冲层20中满足关系x>y。更优选地，第一超晶格形成层由AlN形成。作为掺杂到超晶格缓冲层20中的用作受主的杂质元素，可以使用除了C和Fe以外的Mg、Zn、Be、Cd、Li等。
(半导体装置的制造方法)
现将参照图26A至26D给出根据本实施例的半导体装置的制造方法的描述。根据本实施例的半导体装置的制造方法，通过使用金属有机化学气相淀积(MOCVD)或分子束外延(MBE)进行外延生长，在硅衬底10上形成氮化物半导体层。在下面的说明中，假设通过MOCVD形成氮化物半导体层。当形成氮化物半导体层时，三甲基铝(TMA)用作Al源气体，三甲基镓(TMG)用作Ga源气体，并且铵(NH3)用作N源气体。
首先，如图26A中所示，在硅衬底10上依次地由氮化物半导体形成核形成层11和缓冲层12。尽管硅(111)衬底用作本实施例中的硅衬底10，但是可以使用由SiC、蓝宝石、GaN等形成的衬底替代硅衬底10。核形成层11由具有200nm的厚度的AlN膜形成。缓冲层12由Al0.4Ga0.6N形成。
通过在如下条件下生长来形成核形成层11，其中衬底温度约为1000℃，V/III比是1000至2000，并且MOCVD设备的腔室中的压力是约50mbar(5kPa)。通过在如下条件下生长来形成缓冲层12，其中衬底温度约为1000℃，V/III比是100至300，并且MOCVD设备的腔室中的压力是约50mbar(5kPa)。在本实施例中，优选的是在使进入膜的C量小的条件下进行核形成层11的生长。对于缓冲层12，为了实现平坦度，优选的是在使V/III比减小的条件下进行生长。
随后，如图26B中所示，在缓冲层12上形成超晶格层20。具体地，如图19中所示，通过交替地和周期性地层叠AlN层21和AlGaN层22来形成超晶格缓冲层20。因此形成的AlN层21具有约1.5nm的膜厚度。AlGaN层22具有约20nm的膜厚度。优选的是，使AlN层21的厚度小于或等于2nm。此外，AlN层21的厚度优选地大于或等于0.8nm以便减少硅衬底10的翘曲。AlGaN层22由Al0.2Ga0.8N形成。当形成超晶格缓冲层20时的衬底的温度约为1020℃。通过在如下条件下生长来形成超晶格缓冲层20，其中MOCVD设备的腔室中的压力是约50mbar(5kPa)。
根据本实施例，使用C作为掺杂到AlN层21中的用作受主的杂质元素。通过改变V/III比来调整C的混合量。具体地，为了设定AlN层21中的C的浓度，使AlN层21在被设定为约600的V/III比的条件下进行生长。应当注意，AlN层21中的杂质浓度优选地大于或等于1×1017/cm3并且小于或等于1×1020/cm3。
随后，如图26C中所示，电子渡越层31和电子供给层32层叠在超晶格缓冲层20上。更具体地，通过在如下条件下在超晶格缓冲层20上生长具有约1μm的厚度的GaN膜来形成电子渡越层31，其中生长温度约为1000℃并且MOCVD设备的腔室中的压力约为100至300mbar(10至30kPa)。通过在如下条件下在电子渡越层31上生长具有约20nm的厚度的AlGaN膜来形成电子供给层32，其中生长温度约为1000℃并且MOCVD设备的腔室中的压力约为100至200mbar(10至20kPa)。在本实施例中，电子供给层32由Al0.2Ga0.8N形成。
随后，如图26D中所示，在电子供给层32上形成源极电极42和漏极电极43，并且进一步在电子供给层32上形成栅极电极41。具体地，将光致抗蚀剂施加到电子供给层32上，并且通过曝光设备执行曝光和显影以便形成在要形成源极电极42和漏极电极43的区域中具有开口的抗蚀剂图案(图中未示出)。随后，通过真空淀积形成由Ti/Al膜制成的金属叠层膜。随后，通过将抗蚀剂图案浸入到有机溶剂等中将在抗蚀剂图案上形成的金属叠层膜连同抗蚀剂图案一起去除。从而，由金属叠层膜的剩余部分形成源极电极42和漏极电极43。随后，执行快速热退火(RTA)以使源极电极42和漏极电极43彼此欧姆接触。应当注意，在由Ti/Al膜制成的金属叠层膜中，Ti膜的膜厚度约为100nm并且Al膜的膜厚度约为300nm。
随后，再次将光致抗蚀剂施加在电子供给层32上，并且通过曝光设备执行曝光和显影以便形成在要形成栅极电极41的区域中具有开口的抗蚀剂图案(图中未示出)。随后，通过真空淀积形成由Ni/Au膜制成的金属叠层膜。随后，通过将抗蚀剂图案浸入到有机溶剂等中将在抗蚀剂图案上形成的金属叠层膜连同抗蚀剂图案一起去除。从而，由金属叠层膜的剩余部分形成栅极电极41。应当注意，在由Ni/Au膜制成的金属叠层膜中，Ni膜的膜厚度约为50nm并且Au膜的膜厚度约为300nm。
通过上述工艺可以制造根据本实施例的半导体装置。
应当注意，在本实施例中，当形成超晶格缓冲层20中的AlN层21时，可以掺杂Fe作为用作受主的杂质元素。在该情况下，所掺杂的Fe的浓度优选地小于或等于1×1019/cm3。例如，Fe的浓度优选地是1×1018/cm3。作为掺杂Fe时的源气体，例如，使用二茂铁(Cp2Fe)。除了上述工艺以外的制造工艺与根据第一实施例的半导体装置的制造方法相同。
[第五实施例]
下文将给出根据第五实施例的半导体装置、电源装置和高频放大器的描述。
根据第五实施例的半导体装置包括并入到分立封装中的根据第一至第四实施例的一个半导体装置。参照图27描述分立封装的半导体装置。图27示意性地图示了分立封装的半导体装置的内部。并入到分立封装中的半导体装置的电极的配置和布置与根据第一至第四实施例的半导体装置不同。
首先，由根据第一至第四实施例的一个半导体装置形成GaN半导体材料的HEMT半导体芯片410。随后，通过诸如焊料等的管芯附接剂430将半导体芯片410固定在引线框420上。半导体芯片410对应于根据第一至第四实施例的一个半导体装置。
随后，通过结合线431将栅极电极411连接到栅极引线421，通过结合线432将源极电极412连接到源极引线422，并且通过结合线433将漏极电极413连接到漏极引线423。结合线431、432和433由诸如Al等的金属材料制成。在本实施例中，栅极电极411是栅极电极焊盘，其连接到根据第一至第四实施例的一个半导体装置的栅极电极41。源极电极412是源极电极焊盘，其连接到根据第一至第四实施例的一个半导体装置的源极电极42。漏极电极413是漏极电极焊盘，其连接到根据第一至第四实施例的一个半导体装置的漏极电极43。
随后，使用传递成型方法由成型树脂440封装半导体芯片410和引线框420。如上文所述，作为使用GaN半导体材料的HEMT的分立封装的半导体装置被制造。
给出了根据第五实施例的电源装置和高频放大器的描述。根据第五实施例的电源装置和高频放大器在其中并入了根据第一至第四实施例的一个半导体装置。
首先，参照图28给出根据第五实施例的电源装置的描述。根据第五实施例的电源装置460包括高电压的初级电路461、低电压的次级电路462以及设置在初级电路461和次级电路462之间的变压器463。初级电路461包括交变电压电源464、所谓的桥整流电路465、多个开关装置466(图28中图示了四个开关装置)以及另一开关装置467。次级电路462包括多个开关装置468(图28中图示了三个开关装置)。在图28中所示的电源装置460中，根据第一至第四实施例的半导体装置被用作初级电路461的开关装置466和467。初级电路461的开关装置466和467优选地是常关半导体装置。金属绝缘体半导体场效应晶体管(MISFET)被用作次级电路462的开关装置468。
下文参照图29给出根据第五实施例的高频放大器的描述。根据本实施例的高频放大器470可以应用于例如蜂窝电话***的基站的功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473和定向耦合器474。数字预失真电路471补偿输入信号的线性失真。混频器472将线性失真被补偿的输入信号与交流信号混频。功率放大器473对与交流信号混频的输入信号进行放大。在图29中所示的电路中，功率放大器473包括根据第一至第四实施例的一个半导体装置。定向耦合器474监控输入信号和输出信号。在图29中所示的电路中，例如，输出信号可以通过混频器472与交流信号混频并且可以被发送到数字预失真电路471。
这里提及的所有示例和条件语言旨在教导的目的，用于帮助读者理解本发明的原理和发明人为了促进本领域而贡献的概念，并且应被解释为不限于这些具体记载的示例和条件，这些示例在说明书中的组织并非意在展现本发明的优越和低劣。尽管已详细描述了本发明，但是应理解，在不偏离本发明的精神和范围的情况下可以对其进行各种改变、替换和变更。

Claims (17)

1.一种半导体装置，包括：
在衬底上形成的超晶格缓冲层；
在所述超晶格缓冲层上由氮化物半导体形成的第一半导体层；
在所述第一半导体层上由氮化物半导体形成的第二半导体层；以及
在所述第二半导体层上形成的栅极电极、源极电极和漏极电极，
其中通过交替地和周期性地层叠第一超晶格形成层和第二超晶格形成层来形成所述超晶格缓冲层，
所述第一超晶格形成层由AlxGa1-xN形成而所述第二超晶格形成层由AlyGa1-yN形成，其中满足关系x>y，
掺杂到部分或全部所述第二超晶格形成层中的用作受主的杂质元素的浓度高于掺杂到所述第一超晶格形成层中的用作受主的杂质元素的浓度，以及
所述第二超晶格形成层包括在所述第一半导体层侧的上层以及在所述衬底侧的下层，并且掺杂到所述上层中的用作受主的杂质元素的浓度高于掺杂到所述下层中的用作受主的杂质元素的浓度。
2.根据权利要求1所述的半导体装置，其中所述第一超晶格形成层中的x的值大于或等于0.5并且小于或等于1，并且所述第二超晶格形成层中的y的值大于0并且小于0.5。
3.根据权利要求1所述的半导体装置，其中掺杂到所述第一超晶格形成层中的杂质元素的浓度大于或等于5×1018/cm3并且小于或等于1×1020/cm3。
4.根据权利要求1所述的半导体装置，其中掺杂到所述第二超晶格形成层的所述上层中的杂质元素的浓度大于或等于1×1017/cm3并且小于或等于1×1018/cm3。
5.根据权利要求1所述的半导体装置，其中所述第一超晶格形成层的膜厚度大于或等于0.8nm并且小于或等于2.0nm。
6.根据权利要求5所述的半导体装置，其中掺杂到所述第一超晶格形成层中的杂质元素是C，并且C的浓度大于或等于1×1017/cm3并且小于或等于1×1020/cm3。
7.根据权利要求5所述的半导体装置，其中掺杂到所述第一超晶格形成层中的杂质元素是Fe，并且Fe的浓度小于或等于1×1019/cm3。
8.一种半导体装置，包括：
在衬底上形成的超晶格缓冲层；
在所述超晶格缓冲层上由氮化物半导体形成的第一半导体层；
在所述第一半导体层上由氮化物半导体形成的第二半导体层；以及
在所述第二半导体层上形成的栅极电极、源极电极和漏极电极，
其中通过从所述衬底按照顺序周期性地层叠第三超晶格形成层、第二超晶格形成层和第一超晶格形成层来形成所述超晶格缓冲层，
所述第一超晶格形成层由AlxGa1-xN形成，所述第二超晶格形成层由AlyGa1-yN形成，并且所述第三超晶格形成层由AlzGa1-zN形成，其中满足关系x>y>z，以及
掺杂到所述第二超晶格形成层中的用作受主的杂质元素的浓度高于掺杂到所述第一超晶格形成层和所述第三超晶格形成层中的用作受主的杂质元素的浓度。
9.根据权利要求8所述的半导体装置，其中所述第一超晶格形成层中的x的值大于或等于0.5并且小于或等于1，并且所述第二超晶格形成层中的y的值大于0并且小于0.5。
10.根据权利要求8所述的半导体装置，其中掺杂到所述第一超晶格形成层中的杂质元素的浓度大于或等于5×1018/cm3并且小于或等于1×1020/cm3。
11.根据权利要求8所述的半导体装置，其中掺杂到所述第二超晶格形成层中的杂质元素的浓度大于或等于1×1017/cm3并且小于或等于1×1018/cm3。
12.根据权利要求8所述的半导体装置，其中所述第一超晶格形成层的膜厚度大于或等于0.8nm并且小于或等于2.0nm。
13.一种半导体装置，包括：
在衬底上形成的超晶格缓冲层；
在所述超晶格缓冲层上由氮化物半导体形成的第一半导体层；
在所述第一半导体层上由氮化物半导体形成的第二半导体层；以及
在所述第二半导体层上形成的栅极电极、源极电极和漏极电极，
其中通过从所述衬底按照顺序周期性地层叠第二超晶格形成层、第一超晶格形成层和第三超晶格形成层来形成所述超晶格缓冲层，
所述第一超晶格形成层由AlxGa1-xN形成，而所述第二超晶格形成层由AlyGa1-yN形成，其中满足关系x>y，
所述第三超晶格形成层由含有InGaN的材料形成，以及
掺杂到所述第二超晶格形成层中的用作受主的杂质元素的浓度高于掺杂到所述第一超晶格形成层和所述第三超晶格形成层中的用作受主的杂质元素的浓度。
14.根据权利要求13所述的半导体装置，其中所述第一超晶格形成层中的x的值大于或等于0.5并且小于或等于1，并且所述第二超晶格形成层中的y的值大于0并且小于0.5。
15.根据权利要求13所述的半导体装置，其中掺杂到所述第一超晶格形成层中的杂质元素的浓度大于或等于5×1018/cm3并且小于或等于1×1020/cm3。
16.根据权利要求13所述的半导体装置，其中掺杂到所述第二超晶格形成层中的杂质元素的浓度大于或等于1×1017/cm3并且小于或等于1×1018/cm3。
17.根据权利要求13所述的半导体装置，其中所述第一超晶格形成层的膜厚度大于或等于0.8nm并且小于或等于2.0nm。
CN201410347680.4A 2013-09-05 2014-07-21 半导体装置 Active CN104425584B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013184113A JP2015053328A (ja) 2013-09-05 2013-09-05 半導体装置
JP2013-184113 2013-09-05

Publications (2)

Publication Number Publication Date
CN104425584A CN104425584A (zh) 2015-03-18
CN104425584B true CN104425584B (zh) 2017-12-22

Family

ID=52581847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410347680.4A Active CN104425584B (zh) 2013-09-05 2014-07-21 半导体装置

Country Status (4)

Country Link
US (1) US9166031B2 (zh)
JP (1) JP2015053328A (zh)
CN (1) CN104425584B (zh)
TW (1) TWI563660B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6249868B2 (ja) 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
TW201637078A (zh) * 2015-04-01 2016-10-16 環球晶圓股份有限公司 半導體元件
TWI552948B (zh) * 2015-06-05 2016-10-11 環球晶圓股份有限公司 半導體元件
JP6539128B2 (ja) * 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6547581B2 (ja) * 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
US10192959B2 (en) 2017-01-23 2019-01-29 Imec Vzw III-N based substrate for power electronic devices and method for manufacturing same
JP6993562B2 (ja) * 2017-07-13 2022-02-03 富士通株式会社 化合物半導体装置及びその製造方法
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112820773B (zh) * 2019-11-18 2024-05-07 联华电子股份有限公司 一种高电子迁移率晶体管
CN114361302B (zh) * 2022-03-17 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片、发光二极管缓冲层及其制备方法
JP2024001751A (ja) * 2022-06-22 2024-01-10 信越半導体株式会社 窒化物半導体ウェーハ、及びその製造方法
DE102022004684A1 (de) 2022-12-13 2024-06-13 Azur Space Solar Power Gmbh Halbleiterscheibe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598316A (zh) * 2009-08-24 2012-07-18 同和电子科技有限公司 氮化物半导体器件及其生产方法
CN102664188A (zh) * 2012-05-10 2012-09-12 电子科技大学 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管
CN103715246A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554803B2 (ja) 2000-12-04 2010-09-29 独立行政法人理化学研究所 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
KR100641989B1 (ko) * 2003-10-15 2006-11-02 엘지이노텍 주식회사 질화물 반도체 발광소자
US7910937B2 (en) 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5022643B2 (ja) 2006-07-13 2012-09-12 株式会社東芝 半導体装置のｅｓｄ保護回路
JP4296195B2 (ja) 2006-11-15 2009-07-15 シャープ株式会社 電界効果トランジスタ
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5309451B2 (ja) 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP4519196B2 (ja) 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
JP5477685B2 (ja) 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP2010251414A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2010131451A1 (ja) * 2009-05-11 2010-11-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5188545B2 (ja) 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
US8847203B2 (en) * 2009-11-04 2014-09-30 Dowa Electronics Materials Co, Ltd. Group III nitride epitaxial laminate substrate
JP2012009630A (ja) 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
JP5660373B2 (ja) 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5824814B2 (ja) 2011-01-21 2015-12-02 サンケン電気株式会社 半導体ウエーハ及び半導体素子及びその製造方法
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598316A (zh) * 2009-08-24 2012-07-18 同和电子科技有限公司 氮化物半导体器件及其生产方法
CN102664188A (zh) * 2012-05-10 2012-09-12 电子科技大学 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管
CN103715246A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体装置

Also Published As

Publication number Publication date
TWI563660B (en) 2016-12-21
US20150060765A1 (en) 2015-03-05
US9166031B2 (en) 2015-10-20
JP2015053328A (ja) 2015-03-19
CN104425584A (zh) 2015-03-18
TW201511262A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
CN104425584B (zh) 半导体装置
US9029868B2 (en) Semiconductor apparatus having nitride semiconductor buffer layer doped with at least one of Fe, Si, and C
US9196685B2 (en) Semiconductor device and manufacturing method thereof
US9269799B2 (en) Semiconductor apparatus
US9184241B2 (en) Semiconductor apparatus
US9024358B2 (en) Compound semiconductor device with embedded electrode controlling a potential of the buffer layer
US8878248B2 (en) Semiconductor device and fabrication method
US20150076449A1 (en) Semiconductor device and manufacturing method thereof
US9312341B2 (en) Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
US10600901B2 (en) Compound semiconductor device and manufacturing method thereof
US9548365B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI565060B (zh) 帶有以氮化半導體製成之緩衝層的半導體裝置
JP6376257B2 (ja) 半導体装置
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant