CN104484128A - 基于一读一写存储器的多读多写存储器及其实现方法 - Google Patents

Abstract

本发明揭示了一种基于一读一写存储器的多读多写存储器及其实现方法。多读多写存储器包括n个一读m写存储器单元、状态存储单元、控制逻辑、m个写端口和n各读端口，n和m均为大于等于0的整数，每个一读m写存储器单元内有m个一读一写存储器。写端口有写操作时，其将数据同时写到每个一读m写存储器单元内的其中一个一读一写存储器内；状态存储单元用于记录每个一读一写存储器内数据的存储状态；控制逻辑用于控制读端口根据其读地址从一读一写存储器内读取数据的方式。本发明相比现有基于小容量nRmW存储器实现的大容量nRmW存储器，可以大大减小芯片的面积，降低芯片的功耗，改善芯片的时序，进而提高其整体性能。

Description

基于一读一写存储器的多读多写存储器及其实现方法

技术领域

本发明涉及交换芯片设计中的存储技术领域，尤其是涉及一种基于高密度、大容量的一读一写存储器实现的大容量的多读多写存储器及其实现方法。

背景技术

高性能交换芯片内通常要用到大容量的多读多写存储器(nRmWMemory，n读m写存储器，n，m为大于等于0的整数)，如两读两写存储器2R2W memory。

目前实现大容量的2R2W memory的方案主要是基于小容量2R2Wmemory拼接而成。2R2W memory单元具有密度小，容量小，功耗大的特点，其最大容量很有限，要实现大容量的2R2W memory则需要由多个小容量的2R2W拼接而成。这种基于小容量2R2W memory拼接而成的大容量2R2W memory，其功耗和面积随着存储器深度和宽度的增大而线性增加，并且2R2W memory之间大量的走线还造成时序的恶化。

因此，采用小容量的nRmW Memory来构建大容量的nRmW Memory简单易行，但是存在面积大，功耗高和时序差等问题，不能满足高性能交换芯片的要求。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种基于一读一写存储器的多读多写存储器，采用高密度、大容量的一读一写存储器来实现大容量的多读多写存储器，以减小交换芯片的面积、降低芯片的功耗和改善芯片的时序。

为实现上述目的，本发明提出如下技术方案：一种基于一读一写存储器的多读多写存储器，包括n个一读m写存储器单元、状态存储单元和控制逻辑，n和m均为大于等于0的整数，每个所述一读m写存储器单元内有m个一读一写存储器，所述多读多写存储器外部具有m个写端口和n个读端口，所述写端口有写操作时，其写数据同时写到每个所述一读m写存储器单元内的其中一个所述一读一写存储器内；所述状态存储单元用于记录每个所述一读一写存储器内数据的存储状态；所述控制逻辑用于控制所述读端口从所述多读多写存储器内读取数据的方式。

优选地，所述状态存储单元里用[log₂(m)取整+1]个比特表示任意一个所述读端口的读地址所对应的数据存储状态，若log₂(m)为整数，则用log₂(m)个比特表示任意一个所述读端口的读地址所对应的数据存储状态。

优选地，所述写端口写数据到所述一读一写存储器的同时，更新所述状态存储单元内对应的数据存储状态。

优选地，同一个所述一读m写存储器单元内的每个所述一读一写存储器内存储的数据是不同的，不同的所述一读m写存储器单元内对应同一个写端口的所述一读一写存储器(如11，21，…n1存储器)存储的数据是相同的。

优选地，每个所述读端口根据其读地址从对应的所述一读一写存储器内读取数据。

优选地，所述读端口读取数据的方式为：所述读端口先从所述状态存储单元中读取其读地址对应的数据存储信息，根据读出的所述存储信息选择存储数据的一读一写存储器，最后从选择的所述一读一写存储器内读取出数据。

优选地，所述读端口读取数据的方式为：所述读端口根据读地址同时读取n×m块所述一读一写存储器和状态存储单元，根据从所述状态存储单元读到的数据存储状态选择相应的数据送出来。

本发明的另一目的还在于提供一种基于一读一写存储器的多读多写存储器的实现方法：采用n×m块一读一写存储器形成所述n读m写存储器，n和m均为大于等于0的整数。

本发明的有益效果是：本发明通过使用高密度、大容量的一读一写存储器1R1W memory来实现大容量的多读多写存储器nRmW memory，相比基于小容量nRmW memory实现大容量nRmW memory，可以大大减小芯片的面积，降低芯片的功耗，改善芯片的时序，进而提高其整体性能。

附图说明

图1是本发明基于一读一写存储器的多读多写存储器的结构示意图；

图2是本发明实施例基于一读一写存储器的两读两写存储器的结构示意图；

图3是本发明实施例两读两写存储器的读写流程示意图；

图4是本发明实施例基于一读一写存储器的两读两写存储器的另一种结构示意图；

图5是现有方案和本发明方案生成的宽度固定为32nm、不同深度的存储器的面积对比图；

图6是现有方案和本发明方案生成的宽度固定为32nm、不同深度的存储器的功耗对比图；

图7是本发明实施例基于一读或一写存储器的一读一写存储器的结构示意图。

具体实施方式

下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。

本发明所揭示的一种基于一读一写存储器的多读多写存储器，用于高性能交换芯片的存储器设计中。本发明基于高密度、低功耗的一读一写存储器(1R1W存储器，同时支持一个读操作和一个写动作)，再加上一定的控制逻辑和状态存储单元来实现多读多写存储器，表示为nRmW存储器，即同时支持n个读操作和m个写动作，其中n和m均为大于等于0的整数，实现的nRmW存储器具有面积小，功耗低，时序好的特点，解决了采用小容量的nRmW存储器来构建大容量的nRmW存储器存在的面积大、功耗高和时序差等问题。

如图1所示，本发明所揭示的一种基于一读一写存储器的多读多写存储器，基于n×m块1R1W存储器实现，还包括一个状态存储单元、控制逻辑、m个外部写端口和n个外部读端口，n，m均为大于等于0的整数，将n×m个1R1W存储器分为n个一1RmW存储器单元，即分成了n组，每个1RmW存储器单元(每组)由m个一读一写存储器组成。

为了下面叙述方便，将n个1RmW存储器单元分别定义为单元1、单元2……单元n，每个存储器单元内的一读一写存储器则分别定义为存储器n1、存储器n2……存储器nm，如单元1内的一读一写存储器分别为存储器11、存储器12……存储器1m，单元2内的一读一写存储器分别为存储器21、存储器22……存储器2m，m个写端口分别定义为W1、W2……Wm，n个读端口分别定义为R1、R2……Rn。

每个写端口内具有n份数据，用于向每个1R1W存储器单元内写入数据。当写端口有写操作时，其将n份数据同时写到每个1RmW存储器单元内的其中一个1R1W存储器内，如图1中，写端口W1同时写数据到存储器11、存储器21……存储器n1中，每一个1RmW存储器单元内的对应同一个写端口的1R1W存储器(如存储器11，21，…n1)存储的数据都是相同的。

状态存储单元用于记录每个1R1W存储器内存储数据的存储状态。当写端口将数据写到n×m块1R1W存储器的同时还要更新状态存储单元的数据存储状态，如当写端口W1进行写操作时，同时将存储器11、存储器21……存储器n1的写端口W1的地址数据标记为有效。状态存储单元里用至多[log₂(m)取整+1]个比特来表示某个读端口的读地址对应的数据存储状态，若log₂(m)为整数，则用log₂(m)个比特来表示。

控制逻辑用于控制读端口从多读多写存储器内读取数据的方式，本发明中读端口从多读多写存储器内读取数据的方式包括两种，一种是先判断读哪个1RmW存储器单元内的哪块1R1W存储器，再去执行读操作。具体地，某个读端口先从状态存储单元中读取其读地址对应的数据存储信息，根据读出的存储信息判断去哪块1R1W存储器读，然后再执行读操作。

另一种是同时读取n×m块1R1W存储器和状态存储单元，根据状态存储单元读到的数据存储状态选择有效的数据送出来。

第一种数据读取方式，可以节省芯片功耗，但增加了芯片的延时，这种读取方式可定义为低功耗模式；另一种减少了延时，提高了性能，但芯片的功耗却变大了，这种读取方式可定义为高性能模式。具体选择上述哪种方式读取数据视应用情况而定，如有的应用情况需要存储器读取的性能高，延时小，则需要用上述高性能模式的存储器；如果有的应用情况需要芯片的功耗低，对延时没什么要求，则用上述低功耗模式的存储器。

本发明实施例以基于1R1W存储器实现2R2W存储器为例来说明本发明的技术方案。如图2所示，本发明实施例实现的2R2W存储器基于4个目标容量的1R1W存储器，分别为存储器0、存储器1、存储器2和存储器3，以及一个状态存储单元、控制逻辑、两个外部写端口WA和WB、两个外部读端口RA和RB，写端口WA和WB的写地址分别定义为WAAddr和WBAddr，读端口RA和RB的读地址分别定义为RAAddr和RBAddr。

将这四个1R1W存储器分为两组，存储器0和存储器1为第一组，存储器2和存储器3为第二组。写端口WA对应第一组内的存储器0和第二组内的存储器2，写端口WB对应第一组内的存储器1和第二组内的存储器3，这样当写端口WA有写操作时，其将数据同时写到存储器0和存储器2内，如图3中的步骤1所示，同理，写端口#WB有写操作时，其写数据同时写到存储器1和存储器3内，如图3中的步骤2所示。

本发明实施例中的状态存储单元用1个bit来表示每个存储器内数据存储状态，即用“0”表示有效数据存数在存储器0或存储器2中，“1”表示有效数据存储在存储器1或存储器3中。写端口WA和WB将数据写到4块1R1W存储器的同时更新状态存储单元内的数据存储状态，即将存储器0和存储器2的WAAddr数据标记为有效，将存储1和存储3的WBAddr数据标也记为有效。

控制逻辑用于控制读端口RA或读端口RB从多读多写存储器内读取数据的方式。本发明实施例中读端口RA或读端口RB的读取方式分为两种，一种如图2所示，控制逻辑由多个寄存器和选择器所组成，控制读端口同时读取4块1R1W存储器和状态存储单元，根据状态存储单元读到的结果选择有效的数据送出来。具体地，读端口RA读取数据时，会同时从存储器0和存储器1中读取数据，并根据状态存储单元中的数据存储状态来判别是存储器0还是存储器1中的数据有效，从中选出有效数据，如读端口RA根据读地址RAAddr在状态存储单元中读到的数据为“0”，则读取存储器0内的数据，否则选存储器1内的数据，如图3的步骤3；同理，若读端口RB根据读地址RBAddr在状态存储单元中读到的数据为“0”，则选择器选择存储器2的读数据送出来，否则选存储器3的数据，如图3的步骤4。

另一种如图4所示，控制逻辑由多个寄存器和仲裁器所组成，控制读端口先从状态存储单元中读取对应读地址的数据存储信息，根据读出的存储信息判断具体去哪块存储器去读，然后再执行读操作，即控制读端口先判断读哪块存储器，再去执行读操作。具体地，若根据读端口RA的读地址RAAddr在状态存储单元里读出的数据为“0”，即表示读地址RAAddr对应的有效数据在存储器0中，若根据读端口RB的读地址RBAddr在状态存储单元里读出的数据为“1”，即表示读地址RBAddr对应的有效数据在存储器3中，则根据读地址RAAddr读存储器0，读地址RBAddr读存储器3即可。若读端口RA和RB在状态存储单元里读出的数据均为“0”，即读地址RAAddr和RBAddr对应的有效数据都在存储器0中，由前述可知，

存储器0和存储器2中的数据是一样的，所以从存储器0读地址RAAddr，从存储器2中读取地址RBAddr即可得到对应的读数据。

如果两个读端口同时要读数据，并且两个写端口同时要写数据，则图3中的步骤1到步骤4同时并行执行。

下表1为IBM的存储芯片32nm工艺下现有方案和本发明的技术方案的面积和功耗对比，其中现有方案为采用小容量2R2W存储器拼装为大容量的2R2W存储的方案，新方案为基于大容量1R1W memory的方案。

表1

另外，图5和图6分别是IBM的存储芯片32nm工艺下分别采用现有方案和本发明方案生成宽度固定为32nm、不同深度的存储器的面积对比图和功耗对比图，由表1结合图5和图6可以看出，根据本发明生成大容量2R2W存储器时相比现有方案大大减小了芯片的面积，降低了功耗。

因此，基于此，通过本发明的技术方案可以实现多种类型存储芯片的设计，如基于一读或一写存储器实现1R1W存储器，基于1R1W存储器实现3R2W存储器，3R3W存储器或4R4W存储器等，是一种通用性强，简单实用的存储器结构，如图7所示，为基于1RW存储器实现1R1W存储器的结构示意图。

本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (8)

1.一种基于一读一写存储器的多读多写存储器，其特征在于：包括n个一读m写存储器单元、状态存储单元和控制逻辑，n和m均为大于等于0的整数，每个所述一读m写存储器单元内有m个一读一写存储器，所述多读多写存储器外部具有m个写端口和n个读端口，所述写端口有写操作时，其写数据同时写到每个所述一读m写存储器单元内的其中一个所述一读一写存储器内；所述状态存储单元用于记录每个所述一读一写存储器内数据的存储状态；所述控制逻辑用于控制所述读端口从所述多读多写存储器内读取数据的方式。

2.根据权利要求1所述的基于一读一写存储器的多读多写存储器，其特征在于，所述状态存储单元里用小于等于[log₂(m)取整+1]个比特表示任意一个所述读端口的读地址所对应的数据存储状态，若log₂(m)为整数，则用log₂(m)个比特表示任意一个所述读端口的读地址所对应的数据存储状态。

3.根据权利要求1所述的基于一读一写存储器的多读多写存储器，其特征在于，所述写端口写数据到所述一读一写存储器的同时，更新所述状态存储单元内对应的数据存储状态。

4.根据权利要求1所述的基于一读一写存储器的多读多写存储器，其特征在于，同一个所述一读m写存储器单元内的每个所述一读一写存储器内存储的数据是不同的，不同的所述一读m写存储器单元内对应同一个写端口的所述一读一写存储器(如11，21，…n1存储器)存储的数据是相同的。

5.根据权利要求1所述的基于一读一写存储器的多读多写存储器，其特征在于，每个所述读端口根据其读地址从对应的所述一读一写存储器内读取数据。

6.根据权利要求1或5所述的基于一读一写存储器的多读多写存储器，其特征在于，所述读端口读取数据的方式为：所述读端口先从所述状态存储单元中读取其读地址对应的数据存储信息，根据读出的所述存储信息选择存储数据的一读一写存储器，最后从选择的所述一读一写存储器内读取出数据。

7.根据权利要求1或5所述的基于一读一写存储器的多读多写存储器，其特征在于，所述读端口读取数据的方式为：所述读端口根据读地址同时读取n×m块所述一读一写存储器和状态存储单元，根据从所述状态存储单元读到的数据存储状态选择相应的数据送出来。

8.一种实现权利要求1所述的多读多写存储器的方法，其特征在于：采用n×m块一读一写存储器形成所述n读m写存储器，n和m均为大于等于0的整数。