CN104465699B - 发光装置以及电子设备 - Google Patents

发光装置以及电子设备 Download PDF

Info

Publication number
CN104465699B
CN104465699B CN201410458189.9A CN201410458189A CN104465699B CN 104465699 B CN104465699 B CN 104465699B CN 201410458189 A CN201410458189 A CN 201410458189A CN 104465699 B CN104465699 B CN 104465699B
Authority
CN
China
Prior art keywords
transistor
light emitting
layer
driving
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410458189.9A
Other languages
English (en)
Other versions
CN104465699A (zh
Inventor
太田人嗣
野泽陵
野泽陵一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104465699A publication Critical patent/CN104465699A/zh
Application granted granted Critical
Publication of CN104465699B publication Critical patent/CN104465699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种发光装置以及电子设备。在该发光装置的半导体基板上形成包括根据栅极的电位来控制驱动电流的驱动晶体管的多个晶体管、以与驱动电流相应的亮度发光的发光元件、以及将各晶体管电分离的元件分离部。元件分离部具有在形成于上述半导体基板的槽部的内部填充绝缘体的结构。

Description

发光装置以及电子设备
技术领域
本发明涉及例如利用了有机EL材料等发光材料的发光装置。
背景技术
以往作为各种电子设备的显示装置提出有将例如利用了有机EL材料的发光元件排列在基板上而成的发光装置。专利文献1公开了利用单晶的半导体基板的表面按每一发光元件形成的多个晶体管来控制发光元件的发光的结构。在专利文献1的技术中，利用了选择地热氧化半导体基板的表面的LOCOS(Local Oxidation of Silicon：硅的局部氧化)法形成的氧化膜被用于各晶体管的元件分离。
专利文献1：日本特开2012－083765号公报
然而，在高精细的图像显示的实现上，需要高密度地配置各发光元件。但是，若利用在专利文献1中公开的LOCOS法，则原理上难以充分地缩小各晶体管的间隔，所以存在发光元件的高密度化受到制约这样的问题。
发明内容
考虑以上的情况，本发明的目的在于缩小被用于发光元件的驱动的各晶体管的间隔并实现发光元件的高密度化。
为了解决以上的课题，本发明具备：半导体基板；多个晶体管，其包括根据栅极的电位来控制驱动电流的驱动晶体管且形成于半导体基板；发光元件，其以与驱动电流相应的亮度发光；以及STI(Shallow Trench Isolation：浅沟槽隔离)结构的元件分离部，该元件分离部将多个晶体管中的一个晶体管和其他的晶体管分离且形成于半导体基板。在以上的结构中，由于通过半STI结构的元件分离部将半导体基板上的各晶体管分离，所以与将利用LOCOS法形成的氧化膜用于各晶体管的元件分离的专利文献1的技术相比，能够缩小各晶体管T的间隔。因此，有能够实现发光元件的高密度化这样的优点。此外，元件分离部所采用的STI结构指在形成于半导体基板的表面的槽部填充了绝缘体(典型的为氧化层)的结构(埋入型)。
在本发明的优选的方式中，多个晶体管包括根据灰度电位来设定驱动晶体管的栅极的电位的第一晶体管，元件分离部将驱动晶体管和第一晶体管分离。根据以上的方式，能够将根据灰度电位来设定驱动晶体管的栅极的电位的第一晶体管从驱动晶体管有效地分离(防止在半导体基板的内部的电流的漏电)。
在本发明的优选的方式中，多个晶体管包括配置在驱动电流的路径上并控制针对发光元件的驱动电流的供给以及断开的第二晶体管，元件分离部将驱动晶体管和第二晶体管分离。根据以上的方式，能够将控制针对发光元件的驱动电流的供给以及断开的第二晶体管从驱动晶体管有效地分离。
在本发明的优选的方式中，多个晶体管具备控制驱动晶体管的栅极和漏极的导通的第三晶体管，元件分离部将驱动晶体管和第三晶体管分离。根据以上的方式，能够将控制驱动晶体管的栅极和漏极的导通的第三晶体管从驱动晶体管有效地分离。
在本发明的优选的方式中，多个晶体管分别包括作为源极或者漏极的一方而发挥作用的扩散层，元件分离部的厚度超过扩散层的厚度。在以上的方式中，由于元件分离部的厚度超过扩散层的厚度，所以与元件分离层的厚度低于扩散层的厚度的结构相比，有能够防止在相邻的各晶体管的扩散层之间的电流的漏电这样的优点。
在本发明的优选的方式中，元件分离部的宽度超过多个晶体管中的一个晶体管的沟道宽度(例如多个晶体管的沟道宽度的最大值)。在以上的方式中，由于将元件分离部的宽度设定为超过晶体管的沟道宽度的尺寸，所以与元件分离部的宽度低于晶体管的沟道宽度的构结构相比，有能够将各晶体管有效地分离这样的优点。
在本发明的优选的方式中，针对多个各像素的每一个，多个晶体管包含包括驱动晶体管的两个以上的晶体管，元件分离部将多个像素中的第一像素的晶体管和与第一像素相邻的第二像素的晶体管分离。在以上的方式中，除了有将一个像素内的各晶体管分离的优点外，还有在相邻的各像素间也将晶体管有效地分离这样的优点。根据元件分离部中的将第一像素的晶体管和第二像素的晶体管分离的部分的宽度超过多个晶体管中的一个晶体管的沟道宽度的结构，以上的效果特别地显著。
在本发明的优选的方式中，上述元件分离部也可以为在形成于上述半导体基板的槽部的内部填充绝缘体的结构。
为了解决以上的课题，本发明的特征在于，具备：半导体基板；形成于上述半导体基板的多个晶体管；发光元件；形成于上述半导体基板的槽部；以及在上述槽部的内部填充的绝缘体，上述多个晶体管包括根据栅极的电位来控制流向上述发光元件的驱动电流的驱动晶体管，在上述多个晶体管中的一个晶体管和其他的晶体管之间配置上述绝缘体。
以上的各方式所涉及的发光装置例如作为显示装置被用于各种电子设备。具体而言，作为本发明的电子设备的优选例能够例示出头部佩戴型显示装置、拍摄装置的电子式取景器等，但本发明的适用范围并不局限于以上的例示。
附图说明
图1是本发明的第一实施方式所涉及的发光装置的俯视图。
图2是像素的电路图。
图3是发光装置的剖视图。
图4是元件分离部的制造工序的说明图。
图5是像素间的元件分离部(槽部)的说明图。
图6是各元件部以及元件分离部的俯视图。
图7是各晶体管的栅极的俯视图。
图8是布线层WA的俯视图。
图9是布线层WB的俯视图。
图10是布线层WC的俯视图。
图11是布线层WD的俯视图。
图12是布线层WE的俯视图。
图13是布线层WF的俯视图。
图14是第一电极的俯视图。
图15是第二实施方式中的像素的电路图。
图16是各元件部以及元件分离部的俯视图。
图17是各晶体管的栅极的俯视图。
图18是布线层WA的俯视图。
图19是布线层WB的俯视图。
图20是布线层WC的俯视图。
图21是布线层WD的俯视图。
图22是布线层WE的俯视图。
图23是第一电极的俯视图。
图24是作为电子设备的一个例子的头部佩戴型显示装置的示意图。
具体实施方式
第一实施方式
图1是本发明的第一实施方式所涉及的发光装置100的俯视图。第一实施方式的发光装置100是在半导体基板10的表面形成有包括利用了有机EL材料的发光元件的多个像素P的有机EL装置。半导体基板10是由硅(silicon)等半导体材料的单晶构成的板状部件。
如图1所例示的那样，在半导体基板10的表面划定显示区域11、周边区域12以及安装区域13。显示区域11是排列了多个像素P的矩形区域。在显示区域11形成向X方向延伸的多条扫描线22、与各扫描线22对应地向X方向延伸的多条控制线24、以及向与X方向交叉的Y方向延伸的多条信号线26。与多条扫描线22和多条信号线26的各交叉对应地形成像素P。因此，多个像素P遍及X方向以及Y方向排列成矩阵状。
周边区域12是包围显示区域11的矩形框状的区域。在周边区域12设置驱动电路30。驱动电路30是驱动显示区域11内的各像素P的电路，构成为包括两个扫描线驱动电路32和信号线驱动电路34。第一实施方式的发光装置100是利用直接地形成于半导体基板10的表面的晶体管等有源元件构成驱动电路30的电路内置型的显示装置。
安装区域13是夹着周边区域12与显示区域11相反侧(即周边区域12的外侧)的区域，在安装区域13排列有多个安装端子38。从控制电路、电源电路等各种外部电路(省略图示)向各安装端子38供给控制信号、电源电位。将外部电路例如安装于与安装区域13接合的可挠性的布线基板(省略图示)。
图2是各像素(像素电路)P的电路图。如图2所例示的那样，显示区域11内的任意一个像素P构成为包括发光元件45、多个晶体管T(TDR、T1、T2)以及容量元件C。各晶体管T是直接地形成于半导体基板10的表面的有源元件。第一实施方式的一个像素P包含驱动晶体管TDR、选择晶体管(第一晶体管)T1以及发光控制晶体管(第二晶体管)T2这三个晶体管T。其中，在图2的例示中，将像素P的各晶体管T(TDR、T1、T2)设为P沟道型，但也能够为N沟道型的晶体管。
发光元件45是使包括有机EL材料的发光层的发光功能层450夹在第一电极451(阳极)和第二电极452(阴极)之间形成的电光学元件。第一电极451按照每一像素P分别独立地形成，第二电极452遍及多个像素P连续。由图2可知，发光元件45配置在连结第一电源导电体41和第二电源导电体42的电流路径上。第一电源导电体41是供给高位侧的电源电位VEL的电源布线，第二电源导电体42是供给低位侧的电源电位VCT的电源布线。
将驱动晶体管TDR以及发光控制晶体管T2以在连结第一电源导电体41和第二电源导电体42的路径上相对于发光元件45串联的方式配置。驱动晶体管TDR的源极与第一电源导电体41连接，并且驱动晶体管TDR生成与自身的栅极的电位(栅极-源极间的电压)相应的电流量的驱动电流。发光控制晶体管T2作为控制驱动晶体管TDR的漏极和发光元件45的第一电极451的导通状态(导通/非导通)的开关而发挥作用。在发光控制晶体管T2被控制成接通状态的状态下，驱动电流从驱动晶体管TDR经由发光控制晶体管T2被供给至发光元件45，从而发光元件45以与驱动电流的电流量相应的亮度发光，在发光控制晶体管T2被控制成断开状态的状态下，针对发光元件45的驱动电流的供给被断开，从而发光元件45熄灭。即发光控制晶体管T2被配置在驱动电流的路径上并控制针对发光元件45的驱动电流的供给可否(供给/断开)。发光控制晶体管T2的栅极与控制线24连接。
图2的选择晶体管T1作为控制信号线26和驱动晶体管TDR的栅极的导通状态(导通/非导通)的开关而发挥作用。选择晶体管T1的栅极与扫描线22连接。另外，容量元件C是使电介质夹在第一电极C1和第二电极C2之间形成的电容。第一电极C1与驱动晶体管TDR的栅极连接，第二电极C2与第一电源导电体41(驱动晶体管TDR的源极)连接。因此，容量元件C保持驱动晶体管TDR的栅极-源极间的电压。
信号线驱动电路34在每一写入期间(水平扫描期间)对多条信号线26并列地供给与从外部电路供给的图像信号对每一像素P指定的灰度相应的灰度电位(数据信号)。另一方面，各扫描线驱动电路32通过向各扫描线22供给扫描信号，来在每一写入期间依次地选择多条扫描线22的每一条。与扫描线驱动电路32选择出的扫描线22对应的各像素P的选择晶体管T1移至接通状态。因此，经由信号线26和选择晶体管T1向各像素P的驱动晶体管TDR的栅极供给灰度电位，在容量元件C保持与灰度电位相应的电压。即选择晶体管T1根据灰度电位设定驱动晶体管TDR的栅极的电位。
另一方面，通过若经过写入期间而扫描线22的选择结束，则各扫描线驱动电路32在发光期间向各控制线24供给控制信号，来将与该控制线24对应的各像素P的发光控制晶体管T2控制成接通状态。因此，在发光期间，与在之前的写入期间被容量元件C保持的电压相应的驱动电流从驱动晶体管TDR经由发光控制晶体管T2被供给至发光元件45。如上所述，各发光元件45以与灰度电位相应的亮度发光，从而图像信号指定的任意的图像显示于显示区域11。
以下详述第一实施方式的发光装置100的具体结构。图3是发光装置100的剖视图。如图3所例示的那样，在由硅等半导体材料的单晶构成的半导体基板10的表面形成各像素P的晶体管T(TDR、T1、T2)。具体而言，利用半导体基板10中形成于P型基体(p-sub)16的表面的N型阱(n-well)17来形成各晶体管T。
图6～图14是着眼于一个像素量来图示在形成发光装置100的各单元的各阶段中的半导体基板10的表面的样子的俯视图。图6至图14的III－III线的剖视图相当于图3。其中，图6至图14是俯视图，但从使各单元的视觉把握容易化的观点考虑，对与图3共同的各单元方便地附加与图3同方式的阴影线。另外，为了便于说明，在以下的说明中参照的各附图中，适当地使各单元的尺寸、比例与实际装置的尺寸不同。
由图3以及图6可知，与像素P的各晶体管T(TDR、T1、T2)对应的多个元件部E(EDR、E1、E2)形成于半导体基板10的阱17。具体而言，驱动晶体管TDR的元件部EDR、选择晶体管T1的元件部E1以及发光控制晶体管T2的元件部E2形成于半导体基板10。各元件部E形成为通过形成于半导体基板10的阱17的槽部(沟槽)10A而彼此分离的岛状。划定各元件部E的槽部10A是部分地去除了形成于半导体基板10的表面的N型的阱17后的区域。在第一实施方式中，如图6所例示的那样，驱动晶体管TDR的元件部EDR形成为俯视时向Y方向延伸的带状，选择晶体管T1的元件部E1和发光控制晶体管T2的元件部E2形成为俯视时相对于元件部EDR隔开相等的间隔而向Y方向延伸的带状。元件部E1和元件部E2彼此隔开间隔地在Y方向上排列。
图3所例示的槽部10A的深度DT是半导体基板10(阱17)的表面与槽部10A的底面之间的距离。将槽部10A的深度DT例如设定为300nm以上1000nm以下的范围内的尺寸(例如几百nm左右)。由图3可知，槽部10A的深度DT低于阱17的厚度DW(DT＜DW)。因此，槽部10A的底面由N型的阱17构成。
如图3所例示的那样，在形成了各晶体管T的元件部E的半导体基板10(阱17)的表面上形成绝缘层50。绝缘层50例如由硅化物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成，绝缘层50构成为包括绝缘膜52和元件分离部54。绝缘膜52是绝缘层50中位于各元件部E的表面上的部分，并作为各晶体管T的栅极绝缘膜而发挥作用。另一方面，元件分离部54是形成于槽部10A的内侧(即各元件部E的彼此之间)的部分，并作为用于将各晶体管T电绝缘(元件分离)的单元而发挥作用。由以上的说明可知，在第一实施方式中，形成将各晶体管T电分离的STI(Shallow Trench Isolation：浅沟槽隔离)结构的元件分离部54。具体而言，元件分离部54将驱动晶体管TDR和选择晶体管T1分离，将驱动晶体管TDR和发光控制晶体管T2分离，并将选择晶体管T1和发光控制晶体管T2分离。其中，虽然在以上的说明中着眼于各像素P的晶体管T，但形成在周边区域12内并构成驱动电路30的各晶体管也与像素P的各晶体管T一样，通过STI结构的元件分离部54而彼此电分离。
图4是例示绝缘层50的制造方法的工序图。首先，例如通过半导体基板10的表面的热氧化来形成氧化膜81(工序P1)，在氧化膜81的表面上形成氮化膜(氮化硅)82(工序P2)。对于氮化膜82的形成能够任意地采用化学气相沉积(CVD：Chemical Vapor Deposition)等公知的成膜技术。
在氮化膜82的表面上形成抗蚀膜83(工序P3)。具体而言，以覆盖半导体基板10的表面(氮化膜的表面)中俯视时应形成各晶体管T的元件部E的区域的方式形成抗蚀膜83。抗蚀膜83的形成能够任意地采用光刻蚀技术等公知的成膜技术。通过将在工序P3形成的抗蚀膜83作为掩膜利用的蚀刻，有选择地去除氮化膜82、氧化膜81以及半导体基板10，从而形成槽部10A(元件部E)(工序P4)。
在半导体基板10的表面形成氧化膜(氧化硅)84(工序P5)。氧化膜被填充至槽部10A的内部并且覆盖氮化膜82。氧化膜84例如能够利用槽部10A的内壁面的热氧化和化学气相沉积等公知的成膜技术来形成。然后，去除氧化膜84中氮化膜82的表面上的部分(工序P6)。氧化膜84的去除能够任意地采用化学机械研磨(CMP：Chemical MechanicalPolishing)等公知的加工技术。其中，氮化膜82在化学机械研磨中几乎不被去除。一旦氮化膜82的表面上的氧化膜84在工序P6被去除，则氮化膜82被去除(工序P7)。通过以上的工序形成包括元件部E的表面上的绝缘膜52和槽部10A内的元件分离部54的绝缘层50。
如图3以及图7所例示的那样，在绝缘层50的表面上形成各晶体管T(TDR、T1、T2)的栅极G。即元件部E(沟道区域)和栅极G夹着绝缘膜52(绝缘层50)对置。如图3所例示的那样，在各晶体管T的元件部E中俯视时夹着栅极G(元件部E的沟道区域)的各位置形成扩散层AS和扩散层AD。扩散层AS以及扩散层AD是针对N型的阱17导入反向导电型(即P型)的杂质离子并扩散了的规定的厚度的部分。由以上的说明可知，发光装置100的各晶体管T是由形成了扩散层AS以及扩散层AD的元件部E、覆盖元件部E(沟道区域)的绝缘膜52、以及在绝缘膜52的表面上与元件部E中扩散层AS和扩散层AD之间的区域(沟道区域)对置的栅极G构成的MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化层半导体场效应晶体管)。
由图3可知，第一实施方式中的元件分离部54的厚度(槽部10A的深度)DT超过扩散层AS以及扩散层AD的厚度DF。因此，与元件分离部54的厚度DT低于扩散层AS或者扩散层AD的厚度DF的结构相比，有防止在彼此相邻的各晶体管T的扩散层A(AD、AS)之间的电流的漏电(能够可靠地分离各晶体管)这样的优点。
由图6以及图7可知，驱动晶体管TDR的沟道宽度wDR(例如500nm)超过选择晶体管T1的沟道宽度w1、以及发光控制晶体管T2的沟道宽度w2(w2≈w1)。图6的附图标记D1相当于位于驱动晶体管TDR的元件部EDR和选择晶体管T1的元件部E1之间的元件分离部54的宽度(X方向上的元件部EDR和元件部E1的间隔)。同样，附图标记D2相当于位于驱动晶体管TDR的元件部EDR和发光控制晶体管T2的元件部E2之间的元件分离部54的宽度(X方向上的元件部EDR和元件部E2的间隔)。在第一实施方式中，X方向上的元件分离部54的宽度D1以及宽度D2超过选择晶体管T1的沟道宽度w1以及发光控制晶体管T2的沟道宽度w2(D1、D2＞w1、w2)，更优选超过驱动晶体管TDR的沟道宽度wDR(D1、D2＞wDR)。如上所述，在第一实施方式中，由于与位于在X方向上彼此相邻的各晶体管T之间的元件分离部54确保充分的宽度，所以有能够有效地分离像素P内的各晶体管T这样的优点。
另外，如图5所例示的那样，若着眼于在显示区域11内在X方向上相邻的任意的两个像素P(P1、P2)，则像素P1的各晶体管T和像素P2的各晶体管T之间的元件分离部54的宽度δ超过选择晶体管T1的沟道宽度w1、以及发光控制晶体管T2的沟道宽度w2(δ＞w1、w2)，更优选超过驱动晶体管TDR的沟道宽度wDR(δ＞wDR)。像素间的元件分离部54的宽度δ例如相当于像素P1的选择晶体管T1的元件部E1、发光控制晶体管T2的元件部E2和像素P2的驱动晶体管TDR的元件部EDR在X方向上的间隔(像素P间的各元件部E的最短距离)。如上所述，在第一实施方式中，由于与位于彼此相邻的各像素P之间的元件分离部54确保充分的宽度，所以有能够有效地分离像素P间的各晶体管T这样的优点。
如图3所例示的那样，在以上说明的形成了各晶体管T的栅极G的绝缘层50的表面上形成交替地层叠了多个绝缘层L(LA～LF)和多个布线层W(WA～WF)而成的多层布线层。各绝缘层L例如由硅化物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。另外，各布线层W由含有铝、银等低电阻的导电材料形成。其中，在以下的说明中，将通过导电层(单层或者多层)的有选择的去除而在同一工序中一并地形成多个单元的关系记载为“由同层形成”。
图3的绝缘层LA形成在形成了各晶体管T的栅极G的绝缘层50(绝缘膜52)的表面上。如图3以及图8所例示的那样，在绝缘层LA的表面上由同层(布线层WA)形成包括扫描线22以及控制线24和多个中继电极QA(QA1～QA5)的导体图案。由图8可知，扫描线22以及控制线24在Y方向上彼此隔开间隔而向X方向延伸。扫描线22经由贯通绝缘层LA的导通孔(接触孔)HA1与选择晶体管T1的栅极G导通，控制线24经由贯通绝缘层LA的导通孔HA2与发光控制晶体管T2的栅极G导通。
中继电极QA1经由贯通绝缘层LA和绝缘层50的导通孔HA3与驱动晶体管TDR的扩散层AS导通。由图3以及图8可知，中继电极QA2经由贯通绝缘层LA和绝缘层50的导通孔HA4与驱动晶体管TDR的扩散层AD(漏极)导通，并且经由贯通绝缘层LA和绝缘层50的导通孔HA5与发光控制晶体管T2的扩散层AS(源极)导通。即如参照图2所说明的那样，驱动晶体管TDR和发光控制晶体管T2以串联的方式连接。
中继电极QA3经由贯通绝缘层LA和绝缘层50的导通孔HA6与发光控制晶体管T2的扩散层AD导通。由图3以及图8可知，中继电极QA4经由贯通绝缘层LA和绝缘层50的导通孔HA7与选择晶体管T1的扩散层AD导通，并且经由贯通绝缘层LA的导通孔HA8与驱动晶体管TDR的栅极G导通。即如参照图2所说明的那样，驱动晶体管TDR的栅极G与选择晶体管T1连接。中继电极QA5经由贯通绝缘层LA以及绝缘层50的导通孔HA9与选择晶体管T1的扩散层AS导通。
图3的绝缘层LB形成在形成了布线层WA的绝缘层LA的表面上。如图3以及图9所例示的那样，在绝缘层LB的表面上由同层(布线层WB)形成包括信号线26和多个中继电极QB(QB1～QB3)的导体图案。由图9可知，信号线26形成为向Y方向延伸的直线状，并经由贯通绝缘层LB的导通孔HB1与布线层WA的中继电极QA5导通。即由图3以及图9可知，信号线26经由中继电极QA5与选择晶体管T1的扩散层AS导通。另外，中继电极QB1经由贯通绝缘层LB的导通孔HB2与布线层WA的中继电极QA1导通。中继电极QB2经由贯通绝缘层LB的导通孔HB2与布线层WA的中继电极QA3导通，中继电极QB3经由贯通绝缘层LB的导通孔HB3与布线层WA的中继电极QA4(驱动晶体管TDR的栅极G)导通。
图3的绝缘层LC形成在形成了布线层WB的绝缘层LB的表面上。如图3以及图10所例示的那样，在绝缘层LC的表面上由同层(布线层WC)形成包括第一导电层61和多个中继电极QC(QC1、QC2)的导体图案。第一导电层61遍及显示区域11的整个区域连续地形成并构成图2的第一电源导电体41。具体而言，第一导电层61与供给高位侧的电源电位VEL的安装端子38电连接，并且由图10可知，第一导电层6经由贯通绝缘层LC的导通孔HC1与布线层WB的中继电极QB1导通。即由安装端子38供给的电源电位VEL经由第一导电层61、中继电极QB1以及中继电极QA1到达驱动晶体管TDR的扩散层AS(源极)。
如图10所例示的那样，在第一导电层61上按照每一像素P形成开口部71。中继电极QC1以及中继电极QC2形成于开口部71的内侧。中继电极QC1经由贯通绝缘层LC的导通孔HC2与布线层WB的中继电极QB2导通，中继电极QC2经由贯通绝缘层LC的导通孔HC3与布线层WB的中继电极QB3导通。
图3的绝缘层LD形成在形成了布线层WC的绝缘层LC的表面上。如图3以及图11所例示的那样，在绝缘层LD的表面上由同层(布线层WD)形成包括容量元件C的第一电极C1和多个中继电极QD(QD1、QD2)的导体图案。由图11可知，第一电极C1按照每一像素P分别独立地形成，并经由贯通绝缘层LD的导通孔HD1与布线层WC的中继电极QC2导通。即如参照图2所说明的那样，容量元件C的第一电极C1经由中继电极QC2、中继电极QB3以及中继电极QA4与驱动晶体管TDR的栅极G电连接。
如图11所例示的那样，在第一电极C1形成开口部72。中继电极QD1形成于开口部72的内侧，并经由贯通绝缘层LD的导通孔HD2与布线层WC的中继电极QC1导通。另一方面，中继电极QD2经由贯通绝缘层LD的导通孔HD3与布线层WC的第一导电层61导通。
在图3中例示出使绝缘层LD为第一层LD1以及第二层LD2层叠而成的结构。在第一层LD1的表面上(第一层LD1和第二层LD2之间)形成辅助电极62。在绝缘层LD(第二层LD2)的表面上形成的第一电极C1经由贯通第二层LD2的多个导通孔与辅助电极62导通。辅助电极62是用于使容量元件C的容量值增加的辅助的电极。此外，也能够采用省略了辅助电极62的结构(以单层形成绝缘层LD的结构)。
图3的绝缘层LE形成在形成了布线层WD的绝缘层LD的表面上。如图3以及图12所例示的那样，在绝缘层LE的表面上由同层(布线层WE)形成包括第二导电层63和中继电极QE的导体图案。布线层WE由含有银、铝的光反射性的导电材料形成。
由图12可知，与第一导电层61一样，第二导电层63遍及显示区域11的整个区域连续地形成，并经由贯通绝缘层LE的导通孔HE1与布线层WD的中继电极QD2导通。即第二导电层63经由中继电极QD2与第一导电层61(图10)电连接。因此，与第一导电层61一样，向第二导电层63供给高位侧的电源电位VEL。从以上的说明可知，第二导电层63与第一导电层61一起构成图2的第一电源导电体41。如图12所例示的那样，在第二导电层63按照每一像素P形成开口部73。中继电极QE形成于开口部73的内侧，并经由贯通绝缘层LE的导通孔HE2与布线层WD的中继电极QD1导通。
在图3中例示出使绝缘层LE为第一层LE1以及第二层LE2层叠而成的结构。在第一层LE1的表面上(第一层LE1和第二层LE2之间)形成辅助电极64。在绝缘层LE(第二层LE2)的表面上形成的第二导电层63经由贯通第二层LE2的多个导通孔与辅助电极64导通。与辅助电极62一样，辅助电极64是用于使容量元件C的静电容量增加的辅助的电极。此外，也能够采用省略了辅助电极64的结构(以单层形成绝缘层LE的结构)。
由以上的说明可知，使绝缘层LD夹在第一导电层61和第一电极C1(辅助电极62)之间形成的容量和使绝缘层LE夹在第二导电层63(辅助电极64)和第一电极C1之间形成的容量作为参照图2所述的容量元件C而发挥作用。由以上的说明可知，第一导电层61以及第二导电层63作为供给电源电位VEL的第一电源导电体41以及在与第一电极C1之间形成容量元件C的第二电极C2发挥作用。
图3的绝缘层LF形成在形成了布线层WE的绝缘层LE的表面上。如图3以及图13所例示的那样，在绝缘层LF的表面上由同层(布线层WF)形成包括每一像素P的中继电极QF的导体图案。布线层WF例如由遮光性的导电材料(例如氮化钛)形成。由图13可知，中继电极QF经由贯通绝缘层LF的导通孔HF与布线层WE的中继电极QE导通。中继电极QF以俯视时与第二导电层63的开口部73重叠的方式形成。即俯视时，中继电极QF的外周边位于开口部73的内周边的外侧。由于中继电极QF由遮光性的导电材料形成，所以通过中继电极QF防止外部光从开口部73向多层布线层的进入。因此，有能够防止光照射引起的各晶体管T的电流的漏电这样的优点。
如图3所例示的那样，在形成了布线层WF的绝缘层LF的表面上形成光路调整层66。光路调整层66是规定各像素P的共振结构的共振波长的透光性的膜体，由硅化物(典型的为氮化硅、氧化硅)等透光性的绝缘材料形成。在光路调整层66的表面上按照每一像素P分别独立地形成第一电极451。第一电极451例如由ITO(Indium Tin Oxide：铟锡氧化物)等透光性的导电材料形成。由图14可知，第一电极451是作为发光元件45的阳极而发挥作用的大致矩形的电极(像素电极)，并经由贯通光路调整层66的导通孔H与布线层WF的中继电极QF导通。即由图3可知，第一电极451经由多层布线层的各中继电极(QF、QE、QD1、QC1、QB2、QA3)与发光控制晶体管T2的扩散层AD导通。
如图3所例示的那样，在形成了第一电极451的光路调整层66的表面上遍及半导体基板10的整个区域形成像素定义层68。像素定义层68例如由硅化物(典型的为氮化硅、氧化硅)等绝缘性的无机材料形成。在像素定义层68形成与第一电极451对应的开口部69。在图14中以虚线一并记载像素定义层68的开口部69的内周边。
如图3所例示的那样，在形成了第一电极451和像素定义层68的光路调整层66的表面上形成发光功能层450。发光功能层450形成于显示区域11的整个区域并遍及多个像素P而连续。第一实施方式的发光功能层450构成为包括由有机EL材料形成的发光层，通过电流的供给而放射白色光。白色光是具有遍及蓝色的波长区域、绿色的波长区域以及红色的波长区域的光谱的光，在可见光的波长区域内至少观测到两个峰值。此外，也能够使向发光层供给的电子、空穴的输送层或者注入层包含于发光功能层450。
如图3所例示的那样，在发光功能层450的表面上形成作为发光元件45的阴极而发挥作用的第二电极452。第二电极452以遍及多个像素P连续的方式形成于半导体基板10的整个区域，并与供给电源电位VCT的安装端子38电连接。其中，实际上，防止外部空气、水分侵入的透光性的密封层以覆盖第二电极452的方式形成于半导体基板10的整个区域，但为方便起见，在图3中省略了图示。
如图3所例示的那样，发光功能层450中在像素定义层68的开口部69的内侧被第一电极451和第二电极452夹着的区域(发光区域)发光。即在像素定义层68的开口部69的内侧层叠了第一电极451、发光功能层450以及第二电极452的部分作为发光元件45而发挥作用。由以上的说明可知，像素定义层68规定各像素P的发光元件45的平面形状、尺寸。第一实施方式的发光装置100是非常高精细地配置了发光元件45的微型显示器。例如将一个发光元件45的面积(像素定义层68的一个开口部69的面积)设定成40μm2以下，将在X方向上彼此相邻的各发光元件45的间隔设定成1.5μm以下。
第二电极452作为使到达表面的光的一部分透过且反射剩余的光的性质(半透过反射性)的半透过反射层而发挥作用。例如通过将含有银、镁的合金等光反射性的导电材料形成为充分薄的膜厚来形成半透过反射性的第二电极452。从发光功能层450放射的白色光在第二导电层63(第一电源导电体41)和第二电极452之间往复，并且特定的共振波长的成分被有选择地放大且透过第二电极452向观察侧(与半导体基板10相反侧)射出。即形成使来自发光功能层450的射出光在作为反射层发挥作用的第二导电层63和作为半透过反射层发挥作用的第二电极452之间共振的共振结构。上述的光路调整层66是用于按照各像素P的各显示颜色分别独立地设定共振结构的共振波长(显示颜色)的单元。具体而言，根据光路调整层66的膜厚来适当地调整构成共振结构的第二导电层63和第二电极452之间的光路长(光学距离)，从而按照各显示颜色设定各像素P的射出光的共振波长。以上是第一实施方式的发光装置100的具体结构。
如以上所说明的那样，在第一实施方式中，由于在形成于半导体基板10上的槽部10A填充了氧化膜84的STI结构的元件分离部54形成于各晶体管T之间，所以与将利用LOCOS法形成的氧化膜利用于各晶体管的元件分离的专利文献1的技术相比，能够缩小各晶体管T的间隔。因此，有能够实现发光元件45的高密度化(显示图像的高精细化)这样的优点。如以上所述那样能够实现发光元件45的高密度化的结构在非常高密度地配置各发光元件45的微型显示器中特别地优选。
第二实施方式
图15是第二实施方式中的各像素P的电路图。如图15所例示的那样，第二实施方式的像素P是对第一实施方式的像素P追加了写入控制晶体管(第三晶体管)T3的结构。写入控制晶体管T3夹在驱动晶体管TDR的栅极和漏极之间而控制两者间的电连接(导通/非导通)。即若写入控制晶体管T3移至接通状态，则驱动晶体管TDR二极管连接。写入控制晶体管T3的栅极与和扫描线22、控制线24一起向X方向延伸的控制线28连接。
在扫描线驱动电路32依次选择各扫描线22的写入期间，选择行的各像素P的写入控制晶体管T3被维持为接通状态。因此，如在图15中以虚线的箭头所图示的那样，在写入期间，产生从第一电源导电体41经由驱动晶体管TDR、写入控制晶体管T3以及选择晶体管T1并到达信号线26的电流(以下称为“写入电流”)。信号线驱动电路34根据图像信号对每一像素P指定的灰度来控制写入电流的电流量。因此，在写入期间的结束时，驱动晶体管TDR的栅极的电位被设定为与图像信号指定的灰度相应的电位。在经过写入期间后的发光期间，选择晶体管T1和写入控制晶体管T3移至断开状态，并且与第一实施方式相同，发光控制晶体管T2移至接通状态。
根据以上的说明可知，相对于第一实施方式的像素P是根据向信号线26供给的电压信号(灰度电位)的电压来控制驱动晶体管TDR的栅极的电位的电压写入型的像素电路，第二实施方式的像素P是根据向信号线26供给的电流信号(写入电流)的电流量来控制驱动晶体管TDR的栅极的电位的电流写入型的像素电路。
图16至图23是着眼于一个像素量来图示在形成第二实施方式的发光装置100的各单元的各阶段的半导体基板10的表面的样子的俯视图。如图16所例示的那样，与像素P的各晶体管T(TDR、T1、T2、T3)对应的多个元件部E(EDR、E1、E2、E3)形成于半导体基板10的阱17。各元件部E被划定为通过形成于N型的阱17的槽部10A而彼此分离的岛状。与第一实施方式相同，包括绝缘膜52和元件分离部54的绝缘层50形成在半导体基板10的表面上。与第一实施方式相同，在第二实施方式中也以参照图4说明的方法来形成STI结构的元件分离部54。
第二实施方式的元件分离部54除了与第一实施方式相同地将驱动晶体管TDR、选择晶体管T1以及发光控制晶体管T2分别彼此分离之外，由图16可知，还将写入控制晶体管T3从驱动晶体管TDR、选择晶体管T1以及发光控制晶体管T2分离。位于驱动晶体管TDR的元件部EDR和写入控制晶体管T3的元件部E3之间的元件分离部54的宽度D3超过写入控制晶体管T3的沟道宽度w3(或者选择晶体管T1的沟道宽度w1、发光控制晶体管T2的沟道宽度w2)(D3＞w1、w2、w3)，更优选超过驱动晶体管TDR的沟道宽度wDR(D3＞wDR)。
如图17所例示的那样，在绝缘层50的表面上形成各晶体管T(TDR、T1、T2、T3)的栅极G。与第一实施方式相同，在形成了各晶体管T的栅极G的绝缘层50的表面上形成交替地层叠多个绝缘层L(LA～LF)和多个布线层W(WA～WF)而成的多层布线层。
如图18所例示的那样，形成在绝缘层LA的表面上的布线层WA包含扫描线22、控制线24、控制线28以及多个中继电极QA(QA1～QA5)。与第一实施方式相同，扫描线22与选择晶体管T1的栅极G导通，控制线24与发光控制晶体管T2的栅极G导通。控制线28与写入控制晶体管T3的栅极G导通。另外，与第一实施方式相同，中继电极QA1与驱动晶体管TDR的扩散层AS导通，中继电极QA3与发光控制晶体管T2的扩散层AD导通，中继电极QA5与选择晶体管T1的扩散层AS导通。中继电极QA2与驱动晶体管TDR的扩散层AD、发光控制晶体管T2的扩散层AS以及写入控制晶体管T3的扩散层AS导通。中继电极QA4与驱动晶体管TDR的栅极、选择晶体管T1的扩散层AD以及写入控制晶体管T3的扩散层AS导通。即如参照图15所说明的那样，写入控制晶体管T3夹在驱动晶体管TDR的栅极G和扩散层AD(漏极)之间。
如图19所例示的那样，形成在绝缘层LB的表面上的布线层WB包含信号线26和多个中继电极QB(QB1～QB3)。与第一实施方式相同，信号线26经由布线层WA的中继电极QA5与选择晶体管T1的扩散层AS导通。中继电极QB1与布线层WA的中继电极QA1导通，中继电极QB2与布线层WA的中继电极QA3导通，中继电极QB3与布线层WA的中继电极QA4导通。
如图20所例示的那样，形成在绝缘层LC的表面上的布线层WC包含第一导电层61和多个中继电极QC(QC1、QC2)。供给电源电位VEL的第一导电层61与布线层WB的中继电极QB1导通。即与第一实施方式相同，第一导电层61作为向驱动晶体管TDR的扩散层AS供给电源电位VEL的第一电源导电体41而发挥作用。在第一导电层61按照每一像素P形成开口部74和开口部75。中继电极QC1形成于开口部74的内侧并与布线层WB的中继电极QB2导通，中继电极QC2形成于开口部75的内侧并与布线层WB的中继电极QB3导通。
如图21所例示的那样，形成在绝缘层LD的表面上的布线层WD包含容量元件C的第一电极C1和多个中继电极QD(QD1、QD2)。第一电极C1与布线层WC的中继电极QC2导通。另外，中继电极QD1与布线层WC的中继电极QC1导通，中继电极QD2与第一导电层61导通。
如图22所例示的那样，与第一实施方式相同，形成在绝缘层LE的表面上的布线层WE由光反射性的导电材料形成，并包含第二导电层63和中继电极QE。第二导电层63与布线层WE的中继电极QD2导通。即布线层WC的第一导电层61和布线层WE的第二导电层63经由布线层WD的中继电极QD2导通。因此，与第一实施方式相同，第一导电层61以及第二导电层63作为供给电源电位VEL的第一电源导电体41以及在第一电极C1之间形成容量元件C的第二电极C2而发挥作用。另一方面，中继电极QE形成于第二导电层63的开口部75的内侧并与布线层WD的中继电极QD1导通。
与第一实施方式相同，形成在绝缘层LF的表面上的布线层WF按照每一像素P包含俯视时与开口部75重叠的遮光性的中继电极QF(省略图示)。在绝缘层LF的表面上形成光路调整层66，如图23所例示的那样，在光路调整层66的表面上按照每一像素P形成第一电极451，并且该第一电极451与布线层WF的中继电极QF导通。根据以上的说明可知，与第一实施方式相同，第二实施方式的第一电极451经由多层布线层的各中继电极(QF、QE、QD1、QC1、QB2、QA3)与发光控制晶体管T2的扩散层AD导通。发光功能层450、第二电极452的结构与第一实施方式相同。在以上说明的第二实施方式中也实现与第一实施方式相同的效果。
变形例
能够对以上所例示的各方式进行各种变形。以下例示具体的变形方式。在彼此不矛盾的范围内能够将从以下的例示中任意地选择出的两个以上的方式适当地合并。
(1)像素P的结构并不局限于图2、图15的例示。例如，也能够采用省略了上述的各方式的发光控制晶体管T2的结构(将驱动晶体管TDR的漏极直接连接发光元件45的第一电极451的结构)。另外，也能够采用在驱动晶体管TDR的二极管连接中将栅极-源极间的电压设定为驱动晶体管TDR的阈值电压，并经由夹在驱动晶体管TDR和选择晶体管T1之间的容量元件使驱动晶体管TDR的栅极的电位根据信号线26的灰度电位来变化，从而补偿阈值电压的误差的结构。也能够如日本特开2013－088611号公报中的技术那样，将用于设定驱动晶体管TDR的栅极的电位的容量元件配置于像素P的外侧。
(2)发光元件45的结构并不局限于上述的各方式的例示。例如，在上述的各方式中，遍及多个像素P连续地形成产生白色光的发光功能层450，但也能够按照每一像素P分别独立地形成放射与各像素P的显示颜色对应的波长的单色光的发光功能层450。另外，在上述的各方式中，在第一电源导电体41(反射层)和第二电极452(半透过反射层)之间形成共振结构，但例如也能够由反射性的导电材料形成第一电极451，并在第一电极451(反射层)和第二电极452(半透过反射层)之间形成共振结构。
(3)在上述的各方式中例示了利用有机EL材料的发光元件45，但对于以无机EL材料形成发光层的发光元件45、利用了LED等发光元件45的结构，本发明也同样适用。
电子设备
在上述的各方式中例示的发光装置100能够作为各种电子设备的显示装置而优选地加以利用。在图24中作为电子设备例示了利用了在上述的各方式中例示的发光装置100的头戴式显示装置90(HMD：Head Mounted Display)。
显示装置90是能够佩戴于使用者的头部的电子设备，具备与使用者的左眼重合的透过部(透镜)92L、与使用者的右眼重合的透过部92R、左眼用的发光装置100L以及半透半反镜94L、右眼用的发光装置100R以及半透半反镜94R。发光装置100L和发光装置100R以射出光向彼此相反的方向行进的方式配置。左眼用的半透半反镜94L使透过部92L的透过光向使用者的左眼侧透过，并且使来自发光装置100L的射出光向使用者的左眼侧反射。同样，右眼用的半透半反镜94R使透过部92R的透过光向使用者的右眼侧透过，并且使来自发光装置100R的射出光向使用者的右眼侧反射。因此，使用者感知将经由透过部92L以及透过部92R观察到的像和各发光装置100的显示图像重叠形成的图像。另外，通过使彼此被赋予了视差的立体图像(左眼用图像以及右眼用图像)显示于发光装置100L和发光装置100R，能够使使用者感知显示图像的立体感。
此外，应用上述的各方式的发光装置100的电子设备并不局限于图24的显示装置90。例如，在用于摄像机、照相机等拍摄装置的电子式取景器(EVF：Electronic ViewFinder)中也能够优选地利用本发明的发光装置100。另外，在移动电话机、便携式信息终端(智能手机)、电视、个人计算机等的显示器、车载导航装置等各种电子设备中也能够采用本发明的发光装置100。
附图标记的说明：100…发光装置；10…半导体基板；10A…槽部；11…显示区域；12…周边区域；13…安装区域；22…扫描线；24、28…控制线；26…信号线；30…驱动电路；32…扫描线驱动电路；34…信号线驱动电路；38…安装端子；41…第一电源导电体；42…第二电源导电体；45…发光元件；450…发光功能层；451…第一电极；452…第二电极；50…绝缘层；52…绝缘膜；54…元件分离部；TDR…驱动晶体管；T1…选择晶体管；T2…发光控制晶体管；T3…写入控制晶体管。

Claims (10)

1.一种发光装置，其特征在于，具备：
形成于半导体基板的多个晶体管；以及
发光元件，其以与驱动电流相应的亮度发光，
所述多个晶体管包括根据栅极的电位来控制驱动电流的驱动晶体管、以及第二晶体管和根据灰度电位来设定所述驱动晶体管的所述栅极的电位的第一晶体管；
所述驱动晶体管的元件部形成为在第一方向上延伸的带状，
所述第一晶体管的元件部以及所述第二晶体管的元件部在所述第一方向上相互隔开间隔地排列，且相对于所述驱动晶体管的元件部在与所述第一方向正交的第2方向上隔开相等的间隔地在所述第一方向上延伸，
上述发光装置还具备浅沟槽隔离结构的元件分离部，该元件分离部将所述多个晶体管中的一个晶体管和其他的晶体管分离且形成于所述半导体基板。
2.根据权利要求1所述的发光装置，其特征在于，
所述第二晶体管是配置在所述驱动电流的路径上并控制针对所述发光元件的驱动电流的供给以及断开的发光控制晶体管，
所述元件分离部将所述驱动晶体管和所述发光控制晶体管分离。
3.根据权利要求1所述的发光装置，其特征在于，
所述第二晶体管是控制所述驱动晶体管的栅极和漏极的导通的写入控制晶体管，
所述元件分离部将所述驱动晶体管和所述写入控制晶体管分离。
4.根据权利要求3所述的发光装置，其特征在于，
所述多个晶体管分别包括作为源极或者漏极的一方而发挥作用的扩散层，
所述元件分离部的厚度超过所述扩散层的厚度。
5.根据权利要求1或2所述的发光装置，其特征在于，
所述元件分离部的宽度超过所述多个晶体管中的一个晶体管的沟道宽度。
6.根据权利要求1或2所述的发光装置，其特征在于，
针对多个像素的每一个，所述多个晶体管包含包括所述驱动晶体管的两个以上的晶体管，
所述元件分离部将所述多个像素中的第一像素的晶体管和与所述第一像素相邻的第二像素的晶体管分离。
7.根据权利要求6所述的发光装置，其特征在于，
所述元件分离部中的将所述第一像素的晶体管和所述第二像素的晶体管分离的部分的宽度超过所述多个晶体管中的一个晶体管的沟道宽度。
8.根据权利要求1或2所述的发光装置，其特征在于，
所述元件分离部为在形成于所述半导体基板的槽部的内部填充绝缘体的结构。
9.一种发光装置，其特征在于，具备：
半导体基板；
形成于所述半导体基板的多个晶体管；
发光元件；
形成于所述半导体基板的槽部；以及
在所述槽部的内部填充的绝缘体，
所述多个晶体管包括根据栅极的电位来控制流向所述发光元件的驱动电流的驱动晶体管、以及第二晶体管和根据灰度电位来设定所述驱动晶体管的所述栅极的电位的第一晶体管，
所述驱动晶体管的元件部形成为在第一方向上延伸的带状，
所述第一晶体管的元件部以及所述第二晶体管的元件部在所述第一方向上相互隔开间隔地排列，且相对所述驱动晶体管的元件部在与所述第一方向正交的第2方向上隔开相等距离地在所述第一方向延伸，
在所述多个晶体管中的一个晶体管和其他的晶体管之间配置所述绝缘体。
10.一种电子设备，其特征在于，
具备权利要求1～9中的任意一个发光装置。
CN201410458189.9A 2013-09-12 2014-09-10 发光装置以及电子设备 Active CN104465699B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-189108 2013-09-12
JP2013189108A JP6268836B2 (ja) 2013-09-12 2013-09-12 発光装置および電子機器

Publications (2)

Publication Number Publication Date
CN104465699A CN104465699A (zh) 2015-03-25
CN104465699B true CN104465699B (zh) 2019-04-12

Family

ID=52624651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410458189.9A Active CN104465699B (zh) 2013-09-12 2014-09-10 发光装置以及电子设备

Country Status (3)

Country Link
US (2) US9331133B2 (zh)
JP (1) JP6268836B2 (zh)
CN (1) CN104465699B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6569549B2 (ja) * 2015-05-01 2019-09-04 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の製造方法
JP6746937B2 (ja) * 2016-02-15 2020-08-26 セイコーエプソン株式会社 電気光学装置、および電子機器
KR20190003488A (ko) * 2016-04-28 2019-01-09 소니 주식회사 표시 장치, 및 전자 기기
CN109643509B (zh) * 2016-09-07 2021-06-08 索尼半导体解决方案公司 显示装置和电子装置
US10839752B2 (en) 2016-09-21 2020-11-17 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
WO2019058906A1 (ja) * 2017-09-22 2019-03-28 ソニー株式会社 表示素子、表示装置、及び、電子機器
KR102469793B1 (ko) * 2017-12-29 2022-11-22 삼성디스플레이 주식회사 표시 장치
CN109377933B (zh) * 2018-12-26 2022-01-14 厦门天马微电子有限公司 一种显示面板的驱动方法、显示面板和显示装置
US11341921B2 (en) * 2019-03-26 2022-05-24 Samsung Display Co., Ltd. Display module
WO2021225139A1 (ja) * 2020-05-08 2021-11-11 ソニーグループ株式会社 表示装置および電子機器
CN113745290B (zh) * 2021-08-24 2022-08-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269227C (zh) * 1999-09-30 2006-08-09 株式会社半导体能源研究所 有机电致发光显示器件
CN101743583A (zh) * 2007-07-19 2010-06-16 松下电器产业株式会社 图像显示装置
CN102396020A (zh) * 2009-04-13 2012-03-28 全球Oled科技有限责任公司 使用电容器耦合式光发射控制晶体管的显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012675A1 (en) * 1998-04-20 2001-08-09 Shye-Lin Wu Shallow trench isolation process
JP2001195016A (ja) * 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP2007059663A (ja) * 2005-08-25 2007-03-08 Hitachi Displays Ltd 表示装置およびその製造方法
JP5261900B2 (ja) * 2006-08-23 2013-08-14 ソニー株式会社 画素回路
US7521278B2 (en) * 2006-10-17 2009-04-21 Eastman Kodak Company Isolation method for low dark current imager
KR100954927B1 (ko) * 2007-12-14 2010-04-27 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
KR20110050080A (ko) * 2009-11-06 2011-05-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
KR102014876B1 (ko) * 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5870546B2 (ja) * 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269227C (zh) * 1999-09-30 2006-08-09 株式会社半导体能源研究所 有机电致发光显示器件
CN101743583A (zh) * 2007-07-19 2010-06-16 松下电器产业株式会社 图像显示装置
CN102396020A (zh) * 2009-04-13 2012-03-28 全球Oled科技有限责任公司 使用电容器耦合式光发射控制晶体管的显示装置

Also Published As

Publication number Publication date
JP6268836B2 (ja) 2018-01-31
CN104465699A (zh) 2015-03-25
US20150069363A1 (en) 2015-03-12
US9331133B2 (en) 2016-05-03
US20160204179A1 (en) 2016-07-14
JP2015055763A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
CN104465699B (zh) 发光装置以及电子设备
CN104282716B (zh) 发光装置以及电子设备
TWI667776B (zh) 有機電致發光裝置及電子機器
CN104795421B (zh) 发光装置以及电子设备
CN103137068B (zh) 电光装置以及电子设备
TWI682535B (zh) 有機電致發光裝置及電子機器
TWI612513B (zh) 光電裝置及具備其之電子機器
CN104576688B (zh) 发光装置以及电子设备
CN104582053B (zh) 发光装置以及电子设备
US9461268B2 (en) Light-emitting device having a light emitting element with a dimension smaller than a sealing layer thickness
CN106098732A (zh) 电光装置及其制造方法、电子设备
EP3648169B1 (en) Electroluminescent display device
CN104466005B (zh) 发光装置以及电子设备
JP6680346B2 (ja) 有機エレクトロルミネッセンス装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant