CN1044364A - 电源集成电路抗负载电压冲击的保护 - Google Patents

Abstract

一半导体开关，特别是由电源集成电路器件组成的半导体开关，能抗负载电压的冲击而受到保护。这是利用仅响应通过所说的负载器件的电压冲击而送电流到所连接负载器件的装置来完成的。为此，提供另一个电流通路，它只响应这种冲击而被激励。此另外的通路是独立的而且与器件和其电源之间的连接线分开。此外，可以把电路接至器件上以限制能通过器件中的关键元件出现的那部分电压冲击。

Description

本发明涉及集成电路的保护，特别是保护电源集成电路器件在接到负载后避免负载中的冲击所引起的可能的损坏。

电源集成电路（PIC）器件（也称做灵巧型电源器件（mart-Power    devuces），广泛用于各种工业应用中，在一个这样的应用中，PIC器件用作所谓的高边开关，把电源接到相关的负载。在许多实际重要的情况下，负载的性质是这样的：电源的击穿或其它类似的不正常将在负载两端引起相当大的电压冲击。这个冲击的幅度常常足以永久地损坏PIC器件并使它以后不适于完成予定的功能。

因此，技术人员一直不断地做出努力旨在试图设计出一种简单可靠的线路结构以保护PIC器件免遭负载电压的冲击。据认为，这些努力如果成功，会使这些器件在要求可靠而长寿工作的重要商业应用领域中的利用更有吸引力。

依据本发明的原理，特别是含有半导体开关的PIC器件受到保护而避免遭受发生在与之相连的负载器件的电压冲击，完成这个功能是通过提供另外一个电路通路，只有当开关和与之相关的电源之间断开或开路时，它才被启动。这另外的电流通路包括：只响应加在所述负载器件上的电压冲击而向所述负载器件提供电流的装置，这些装置接在参考电压点和负载器件的一端之间，该负载器件的另一端接到参考电压的所述点。所说的另外的通路是独立于开关和电源之间的通路并与之分开。当活动时，这另外的通路在冲击出现时，把所要求的电流供给负载。另外，负载和PIC器件上可接上保护元件和限流电阻，以限制该器件的关键部分两端的电压值。

在本发明的一个具体说明的实施例中，受保护的PIC器件包括一金属氧化物半导体（Mos）器件，负载包括接在Mos器件的源极端和参考电压点例如地之间的一个电感。电源接到Mos器件的漏极。在此实施例中，另外的载流电路路径含有一双极晶体管，它的基极接到Mos器件的漏极端，它的发射极接到参考电压点，它的集电极接到Mos器件的源极端。保护元件包括一接在Mos器件的阴极和源极之间的齐纳二极管，限流电阻则接在阴极和输入二极管之间。

在本发明的前述具体说明的实施例中，除负载之外的所有元件最好都制造在一块单片集成电路芯片中，在此具体实施例中，当在电感两端出现可能造成损坏的电压冲击时，一般存在于Mos器件的源极和漏极之间结构中固有的寄生电容就发挥作用，迅速接通含有双极晶体体的另一个电路通路。同时齐纳二极管和限流电阻也起作用把Mos器件的栅-源电压限制到低于该器件的栅氧化层击穿电压的值。

对本发明的完全了解，对上述和其它特征及优点的全部了解可结合下面所表示的附图（未按比例画）和下面详细阐述的说明而得到，其中：

图1是一常规的高边开关配置的示意图，它含有一接到感性负载的Mos器件。

图2表示先前知道的图1配置，此刻在Mos器件和它的相关电源之间发生断路。

图3是图1改进的配置略图，它含有依据本发明的原理制作的专门说明的保护电路。

图4表示图3的发明配置，此刻在Mos器件和它的相关电源之间发生断路。

图5A和5B是图3和4所描述的部分发明配置的截面表示，实施于某一说明性集成电路芯片。

图1表示的是适用于本发明的原理的一种先有技术配置的具体说明。此说明性配置包括一有开关端10、11和控制端12的Mos晶体管开关。上开关端10接到电源14，而下开关端11接到含有例如电感16的负载上。而且，此配置还含有一用Vo表示的输出端18。

图1中所示的控制端12接到输入端20。信号从常规的相关驱动器电路（未示出）加到20端以控制PIC开关的通-断状态。二极管22可构成例如相关的驱动器电路的一部分。

举例说明一具体的说明实例，图1中所示的PIC开关假定在其中含有常规的Mos器件。在那种情况下，开关的端10和11构成漏极端和源极端，控制端12是所描述器件的栅极端。当Mos器件受控处于“通”状态时，指定为I₀的电流从电源14，通过Mos器的漏-源通路，并经过负载16流动，如图1中箭头23所表示。

实际上，图1所示类型的配置在各种商业的应用中是有用的。在一个这样的应用中，所描述的配置构成一用于汽车的控制***的电子控制开关。在这种情况下，电感性负载16包括，例如，包含在***中的螺线管，电源则是小汽车的直流电池。

假设，例如，在图1所示的常规配置的工作过程中，由于不注意，电源14与Mos器件的漏极端10断开。这种情况（事故），或者电源14和端10之间的线路和任何断路，示意性地用图2中打开的开关24来表示。由于这样一个现象，在电感性负载16的两端产生发瞬志电压的冲击。冲击的性质是这样的，输出端18（也是源极端11）相对于地向负极性驱动，如图2中所示。这个电压的极性力图维持流过电感16的电流。实际上，这个冲击的量值足以在栅极端12和源极端11之间建立一个超过所描述的Mos器件的栅氧化层的击穿电压的值。这样的栅氧化层的击穿，或其它冲击对器件引起损伤。例如，它们中的结的损坏，通常将使器件不再能用于以后要完成的予定的开关功能。

依据本发明的原理，图1和图2所示类型的PIC开关配置用简单的方法改进，即使其包含一个能对负载电压抗冲击的可靠保护。一个具体说明的这种修改配置简略地在图3中描述。图3中与图1和2中对应的元件用同样的对应参考号表示。

在图3中的具体说明性发明实施例中，提供另外一个通路以便在上开关端10和电源14之间的连线断开时，传导通过负载16的电流。通过提供这样的一个电流通路，则比起没有来自另一个源的电流施加到负载上，呈现在负载上的电压冲击值就要减小。

作为一个实例，示于图3中的电流传导通路包括一个双极三极管26。对于图3中所表示的具体说明性实施例，晶体管26是P-n-P型器件，它的发射极接地，基极接到上开关端10（因此也接到源14），集电极接到下开关端11因此也接到负载16。

在正常的工作时，图3所示的P-n-P晶体管26的基极-发射极结被电源14反向偏置。因此，晶体管26正常地保持在断开或不导通状态，这个改进的具有另外载流通路的配置的工作完全与图1和图2常规的没有改进的配置的工作一样。进一步依据本发明的原理，图3的配置还包括对出现在下开关端11和控制端12之间电压加以限制的电路。具体来说，此电路包括一标准的齐纳二极管28和一电阻30。齐纳二极管的击穿电压值被选为低于施加在下开关端11和控制端12上的、可能引起PIC器件损坏的电压值。对于具体说明性的PIC器件中包括一Mos器件的情况，齐纳二极管28的击穿电压值选为低于引起所描述的器件的源（下开关端11）和栅（控制端12）之间的氧化层被击穿的电压值。

在图3的配置正常工作时，齐纳二极管28是不导通的，并且没有直流电流流经限流电阻30。因此，所示改进的具有限压电路的配置的工作完全与标准的没改进的图1和2的配置的工作一样。

如所示，图3所示的保护电路包括一辅助元件，即电容器32。电容器32的作用是在故障条件出现的情况下便于双极晶体管26快速导通。在本发明的一些说明性实施例中，电容器32包括-PIC器件结构中已固有地存在的寄生元件。假如不存在这样一个电容器，可以在器件中特意制造一个这样的电容器。

现在假设图3的配置中发生了故障情况。具体来说，假设在漏极（或上开关端10）和电源14的连线中发生了断路。这种情况在图4中用打开的开关33表示。

当假设的故障发生时，经过图4所示PIC器件的漏-源路径的电流中断了。同时，负的电压冲击出现在电感16两端。此负电压被电容器32和/或端10和11（假如开关处于“通”）之间的Mos晶体管通道耦合到晶体管26的基极。响应于这个负电压，晶体管26的基极-发射极结被正向偏置，因此晶体管26被激发（使其导通），结果，电流从地，通过晶体管26的发射极到集电极，并经过电感16流到地。这就构成另外一个通路，在假设的电压冲击产生时，把电流送到负载。

同时，图4所示的齐纳二极管28和电阻30保证，负载16两端电压冲击出现在栅极端12和源极（或下开并）端11之间的那部分电压不超过所描述PIC器件的栅氧化层击穿电压。

响应于上述假定类型的负载电压冲击，在图4中，电流按箭头34的方向从地、通过二极管22、电阻30、齐纳二极管28和负载16流到地。负载电压冲击的一特定部分加在齐纳二极管28上。如上面所指出的，这特定部分被设计成足够小，以保证不会损坏PIC器件。剩余的冲击电压降落在限流电阻30和二极管22上。电阻30的值要选得保证齐纳二极管将维持栅-源电压低于PIC器件的栅氧化层击穿电压。实际上，电阻30的值一般做得尽可能高，以获得得最大保护性，但不得高到使该配置有过高的栅延迟特性。对于本发明的每个不同的实施例，很容易确定限流电阻30的合适的实际值。

图5A示出了集成电路芯片结构的部分，它构成了本发明原理的一个具体说明性实施例，尽管各种PIC器件都可用做图3所示的开关元件，但在图5A中表示的具体的结构实施例说明性地包括一所谓的沟道Mos器件。而且，虽然在图5A中简略地示出的前面规定的二极管22和电阻30，为简单起见与所描述的集成电路结构分开，但很明显，假如需要的话，这些元件也能很容易地并入到同一芯片结构中。

图5A所示的结构含有，例如具有n⁺型层40的n^-型硅区38，电源14就接到该n⁺层40上。实际上，许多相同的单个的Mos器件更好地形成于所描述的结构中，并且并联接起来以构成具有必要的功率处理容量的PIC器件，这在技术上是众所周知的。在图5A中，只清晰地示出一个这样的Mos器件，而结构中的间隙42用来指出实际上所示的单Mos器件在结构中可重复多次。

图5A所示的Mos器件包括，例如，多晶硅做的栅区44和二氧化硅区46，它形成器件的栅氧化层。利用实例，这些区域构成沿E方向扩展的细长区。

图5A的器件还包括P型区48、50，它们每一个中都有P⁺型和n⁺型区。而且，接点54构成所示的Mos器件的漏极端、接点54、56构成源极端，接点58构成栅极端。

依据本发明的原理，在图5A结构中形成辅助区以构成图3和图4中所示的P-n-P晶体管26和齐纳二极管28。通常，包括部分保护电路的这些辅助区同时形成于该结构之中，即相应区形成于Mos器件本身之中，是有利的，但不是必要的。

实际上，P⁺型区60和P型区62分别形成于图5A结构的n^-型区38中，以构成晶体管26的发射极。已经存在的n^-型区38和在P型区48、50中的P⁺型区分别构成晶体管26的基极和集电极。

如所示，在图5A中所示的P⁺型区60和P型区62有利地构成与整个Mos器件的周边隔开的环，并包围Mos器件的整个周边，或者，这些区域能够构成仅与Mos器件周边部分分开的一行或数行。实际上，两种配置的任一种在负载电压冲击事故中都足以提供一合适的电流传导通路。

在图5A中，在P型区68中的P⁺型区64和66构成示于图3和4中的齐纳二极管28。如图5A所示，该二极管接在栅极端58和源极端54、56之间。

在图5A的结构中，图3和图4的电容器32由P型区48、50和P型区38之间存在的电容构成。如图5A中所示，此电容接在源极端54、56和n^-型区之间，如上所指出的，n^-型区构成前面规定的P-n-P晶体管的基极。

图5B表示另一种规定的说明性体现本发明原理的集成电路芯片结构（纵向双扩散Mos器件）。图5B的许多元件与图5A中所示的元件相同并且因此分别用同样的参考号标出。

在图5B中，一个相邻Mos器件的栅极区44和辅助栅区45被示为与所描述的半导体表面的顶表面分离。二氧化硅区46和47分别居于栅区44和45之下。

最后，应该了解，上述配置仅是本发明原理的说明。依据这些原理，本领域技术人员可以进行各种修改和变化而不背离本发明的精神和范围。因此，例如，虽然在此特别强调指向Mos器件，但应理解到：本发明的原理可以应用于由各种集成电路制造技术制做的各种PIC器件（Mos或双极性的）的保护。其它的改变，例如提供一故障激发的电流传导通路，该通路包括不同于上述特定的P-n-P晶体管的结构，但也明显地包括在本发明原理的范围之内。另外，本发明适用于非电感性负载的电路配置，只要这种电路能因为相关电源的断路而产生电压冲击就行。

Claims (7)

1、具有集成电路的半导体器件，包括：

一具有第一和第二开关端和控制端的半导体开关，

连接所说的第一开关端到电源的一端的装置，电源的另一端连到参考电压点例如地，

连接所说的第二开关端到双端负载器件的一端的装置，所说的负载器件的另一端连接到所说的参考电压点，

连接于所说的参考电压点和所说的负载器件的所说的一端之间的装置，它仅响应出现在所说的负载器件两端的电压冲击而把电流提供给所说的负载器件，以及

连接到所说的控制端及所说的第二开关端的装置，以限制当负载电压冲击发生时，出现在所说的控制端和所说的第二开关端之间的电压。

2、如权利要求1的半导体器件，其中，所说的开关包括一金属氧化物半导体器件，而且其中所说的第一和第二开关端包括所说的金属氧化物半导体的漏极和源极端，而且所说的控制端包括所说的金属氧化物半导体器件的栅极端。

3、依据权利要求2的半导体器件，其中所说的提供电流的装置包括：

具有基极端、发射极端和集电极端的双极晶体管，所说的发射极端接到所说的参考电压点，所说的集电极端接到所说的负载器件的所说的一端，而所说的基极端接到所说的漏极和源极端中的一端，这一端接到所说的电源上，

和接在所说的晶体管的基极和所说的负载器件的一端之间的电容。

4、如权利要求3中的半导体器件，其中，所说的限制电压的器件包括：

一个齐纳二极管，它连接于所说的栅极端与所说的漏极和源极端中的一端之间，这一端还接到所说的负载器件的所说的一端上。

以及，连接在所说的栅极端和所说的配置的一个输入端之间的限流电阻;

5、如权利要求4中的半导体器件，还包括连接在所说的输入端和所说的参考电压点之间的一个二极管。

6、如权利要求5中的半导体器件，其中，所说的开关包括一沟道金属氧化物半导体晶体管。

7、如权利要求5中的半导体器件，其中，所说的开关包括一垂直的双扩散金属氧化物半导体晶体管。