CN1131566C - 多晶硅二极管的静电放电保护装置 - Google Patents
多晶硅二极管的静电放电保护装置 Download PDFInfo
- Publication number
- CN1131566C CN1131566C CN 99107074 CN99107074A CN1131566C CN 1131566 C CN1131566 C CN 1131566C CN 99107074 CN99107074 CN 99107074 CN 99107074 A CN99107074 A CN 99107074A CN 1131566 C CN1131566 C CN 1131566C
- Authority
- CN
- China
- Prior art keywords
- polysilicon diode
- system voltage
- mos transistor
- circuit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
多晶硅二极管静电放电保护装置，该装置至少包括二级多晶硅二极管电路、一电阻器以及电源保护电路。多晶硅二极管静电放电保护过程为：当静电放电时，多晶硅二极管提供多电流路径，将静电电荷导流至电源保护电路，使得静电放电电流不会流经内部电路，造成内部电路的毁损，也由于二氧化硅的场氧化层的隔离，使得静电放电电流不会流入衬底造成半导体的损毁，达到保护的目的。
Description
本发明涉及一种静电放电保护装置，特别涉及一种多晶硅二极管的静电放电保护装置。
在集成电路中，MOS元件常被使用在逻辑电路以及存储器装置中。而CMOS元件更已经成为计算机工业应用上非常普遍的元件。为了要保持其可靠度，必须在集成电路中作一些静电放电(electrostatic discharge，ESD)保护。在实际上，静电放电电压较一般所提供的电源电压大出甚多，当静电放电发生时，此静电放电电压会将邻近的MOS元件的栅极氧化硅层打穿造成半导体元件的损毁(damage)，所以如何防止静电放电电压到达MOS元件的栅极，是非常重要的。
多晶硅二极管(polydiode)在目前CMOS制造工艺上广泛的应用于IC卡，smart卡等IC，由于多晶硅二极管没有接到CMOS IC的衬底(substrate)，所以在IC设计上可作为桥式整流的二极管，但不会将感应进来的电流漏到衬底上，可大幅提高非接触性感应IC的感应能力，但是在静电放电保护上，却非常的困难，主要是因为多晶硅二极管的元件特性，可靠度与一般的二极管相去甚远，所以在人体放电模式(Human-Body Model，HBM)的静电放电保护等级要达到1KV以上几乎不太可能，更不用提机械放电模式(MachineModel，MM)以及充电元件模式(Charge-Device Model)的静电放电保护。
而目前市面上的IC，在多晶硅二极管结构设计方式均为一级多晶硅二极管就直接进入内部电路的栅极，在静电放电保护上没有显著的效果。即使在2μm以上的制造工艺其HBM静电放电保护等级均在750V左右，如果在次微米(submicron)以下的制造工艺，更因为栅极的二氧化硅层变薄导致HBM静电放电保护等级在100～500V之间，如此一来造成在产量上有相当大的问题。
本发明提出一种多晶硅二极管的静电放电保护装置，利用指插状(fingertype)的多晶硅二极管，并且控制其布局方法以及制造工艺条件，来改善多晶硅二极管的开启(turn on)速度。并且针对在次微米制造工艺上栅极的二氧化硅层容易损毁的特性，使静电放电电荷不容易将栅极的二氧化硅层损毁，造成IC失效。
本发明提出一种多晶硅二极管的静电放电保护装置，其可提高静电放电保护的等级，除了HBM之外MM以及CDM均有一定程度的保护。
本发明提出一种二级式多晶硅二极管的静电放电保护装置，其包含：
第一级多晶硅二极管电路，包括第一指插状多晶硅二极管与第二指插状多晶硅二极管，第一指插状多晶硅二极管的阴极连接至第一***电压，第一指插状多晶硅二极管的阳极连接至第一节点，第二指插状多晶硅二极管的阴极连接至第一节点，第二指插状多晶硅二极管的阳极连接至第二***电压，并且第一***电压大于第二***电压；电阻的第一端连接至第一节点，电阻的第二端连接至第二节点；第二级多晶硅二极管电路包括第一指插状多晶硅二极管与第二指插状多晶硅二极管，第一指插状多晶硅二极管的阴极连接至第一***电压，第一指插状多晶硅二极管的阳极连接至第二节点，第二指插状多晶硅二极管的阴极连接至第二节点，第二指插状多晶硅二极管的阳极连接至第二***电压。电源保护电路，连接至第一***电压与第二***电压之间，用以在静电放电发生时连接第一***电压与第二***电压；以及
其中该第一级多晶硅二极管电路与该第二级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管，是形成在一二氧化硅的场氧化层上。
本发明提出一种多级式多晶硅二极管静电放电保护装置，包含：
多级多晶硅二极管电路，每一级多晶硅二极管电路包括第一指插状多晶硅二极管与第二指插状多晶硅二极管，第一指插状多晶硅二极管的阴极连接至第一***电压，第一指插状多晶硅二极管的阳极连接至节点，第二指插状多晶硅二极管的阴极连接至节点，第二指插状多晶硅二极管的阳极连接至第二***电压，并且第一***电压大于第二***电压，其中第一级多晶硅二极管电路的节点连接至焊垫，最后一级多晶硅二极管电路的节点连接至内部电路；多个电阻用以连接多晶硅二极管电路的节点与次一级多晶硅二极管电路的节点；电源保护电路，连接于第一***电压与第二***电压之间，用以在静电放电发生时连接第一***电压与第二***电压；
其中该多级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管，是形成在一二氧化硅的场氧化层上。
为使本发明上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并结合附图，作详细说明如下：
附图的简单说明：
图1A为一级指插状多晶硅二极管的上视图；
图1B为图1A指插状多晶硅二极管的部面图；
图2为指插状多晶硅二极管I-V特性曲线图；
图3为二级式多晶硅二极管静电放电保护装置图；
图4为多级式多晶硅二极管静电放电保护装置图；
图5A为静电放电保护装置的第一种电源保护电路图；
图5B为静电放电保护装置的第二种电源保护电路图；以及
图5C为静电放电保护装置的第三种电源保护电路图。
参照图1A，其为一级多晶硅二极管电路的上视图。该多晶硅二极管电路将第一指插状多晶硅二极管20与第二指插状多晶硅二极管30以一焊垫10相互连接。如图1A所示，在该一级多晶硅二极管电路中，第一与第二指插状多晶硅二极管20与30，其分别具有指插状的N+型与P+型区域并以N-型区域将N+型与P+型区域隔离。而第一指插状多晶硅二极管20的阴极位于N+型区域上方并连接至第一***电压VDD(VDD代表高电位)，并且第一指插状多晶硅二极管20的阳极位于P+型区域上方并连接至焊垫10。而第二指插状多晶硅二极管30的阴极位于N+型区域上方并连接至焊垫10，并且第二指插状多晶硅二极管30的阳极位于P+型区域上方并连接至第二***电压VSS(VSS代表低电位)。
参照图1B其为指插状多晶硅二极管剖面图。图1A的指插状多晶硅二极管20与30构建于二氧化硅的场氧化层50上方并且用以隔离指插状多晶硅二极管20、30与半导体衬底60。由于二氧化硅的场氧化层50的隔离，使得静电放电电流不会经由此路径流入半导体衬底60。本实施例是以短指插状来布线，每一指长度在30μm以下，一个指插状多晶硅二极管大小约300μm，而N-型区域宽度及剂量(dose)以制造工艺可接受的程度来制造，N-型区域宽度约2.5μm，剂量由5E13至9E13，所测量到的多晶硅二极管I-V特性曲线如图2所示，在1V时其顺向电流约为0.5mA～1.0mA。在图2上指插状多晶硅二极管特性曲线之间的差异可由控制N-型区域宽度来决定，所以从每一个指插状多晶硅二极管布线略有不同就可以决定其特性。假设第一级多晶硅二极管电路的指插状多晶硅二极管N-型区域宽度为L，则第二级多晶硅二极管电路的指插状多晶硅二极管N-型区域宽度为L-ΔL，第三级多晶硅二极管电路的指插状多晶硅二极管N-型区域宽度为L-2ΔL，依此类推，第n级多晶硅二极管电路的指插状多晶硅二极管N-型区域宽度为L-(n-1)ΔL，而0≤(n-1)ΔL≤1μm，其中最后一级多晶硅二极管电路的指插状多晶硅二极管会有最好的特性，能够最迅速的开启并且分流静电放电电流。
参照图3，其为二级式多晶硅二极管静电放电保护装置图，其主要目的为保护内部电路120使静电放电电流不会流经内部电路120，该二级式多晶硅二极管静电放电保护装置包括焊垫70，第一极多晶硅二极管电路80、电阻40、第二极多晶硅二极管电路90与电源保护电路130。
第一极多晶硅二极管电路80包括第一与第二指插状多晶硅二极管11与12。第一指插状多晶硅二极管11的阴极连接至VDD，并且第一指插状多晶硅二极管11的阳极连接至第一节点b1。而第二指插状多晶硅二极管12的阴极连接至第一节点b1，并且第二指插状多晶硅二极管12的阳极连接至VSS。相同地，第二极多晶硅二极管电路90包括第一与第二指插状多晶硅二极管21与22。第一指插状多晶硅二极管21的阴极连接至VDD，并且第一指插状多晶硅二极管21的阳极连接至第二节点b2。而第二指插状多晶硅二极管22的阴极连接至第二节点b2，并且第二指插状多晶硅二极管22的阳极连接至VSS。焊垫70连接至第一节点b1，并且电阻30连接第一节点b1与第二节点b2。内部电路120连接于第二节点b2、VDD与VSS，并且内部电路120必须紧靠着第二级多晶硅二极管电路90。电源保护电路130连接于VDD与VSS。
当静电放电电压加至焊垫70，不论是正电压或负电压对VDD或VSS放电，均能经由第一级多晶硅电路80内的指插状多晶硅二极管11或12，利用顺向偏压提供静电放电电流路径流至电源保护电路130进行放电。而经由电阻40，第二级多晶硅二极管电路90也提供另外的指插状多晶硅二极管21或22的静电放电电流路径。由于指插状多晶硅二极管21与22特性较指插状多晶硅二极管11与12好，使得少数流入第二级多晶硅二极管电路90的静电放电电流会循此路径将静电放电电流流至VDD或VSS并注入电源保护电路130来进行放电。此动作保护了最重要的内部电路120。
当多晶硅二极管电路级数越多时，其静电放电保护能力越强。如图4为多级式多晶硅二极管静电放电保护装置图。包括第一级多晶硅二极管电路150、第二级多晶硅二极管电路160、…第n级多晶硅二极管电路170，其中n≥3。并且内部电路220必须紧靠着第n级多晶硅二极管电路170。
而以本实施例经由实际的测试在0.8μm制造工艺下其静电放电保护等级：
HBM＞1.5KV
MM＞125V
CDM＞600V改善了公知静电放电保护等级太低的问题。
在本发明静电放电保护装置中，图3与图4的电源保护电路130与220可以用不同的方式来完成如图5A、5B与5C所示，分别描述如下：
参照图5A，其为静电放电保护装置的第一种电源保护电路图。包括MOS晶体管225其源极与漏极连接至VDD与VSS，其栅极经由电阻230连接至VSS。在正常状态下，即没有静电放电的情况发生，MOS晶体管225为关闭状态，当静电放电发生时此MOS晶体管225开启并提供一电流路径，经由此路径使得静电放电电流从VDD注入VSS，而电阻器230依照本实施例其电阻值必须大于5KΩ。
参照图5B，其为静电放电保护装置的第二种电源保护电路图。与图5A的差别为该电路上还加入串接多晶硅二极管电路240，其阳极连接至VDD，阴极连接至MOS晶体管245的栅极。用以提供稳压的功能。而串接多晶硅二极管电路240由多个多晶硅二极管所串接组成，其连结关系为，每一个多晶硅二极管的阳极与前一个多晶硅二极管的阴极连接，每一个多晶硅二极管的阴极与下一个多晶硅二极管的阳极连接。依照本实施例其多晶硅二极管的数目，以能够维持电压在5～6V即可。
参照图5C，其为静电放电保护装置的第三种电源保护电路图。是由图5A与图5B所示的电源保护电路并联，其可提供二分流路径使得静电放电电流能更迅速的注入低电压电路，并且提供稳压的功能。
本发明的优点是以布线的方式利用指插状(finger type)的多晶硅二极管，并且以多级式的排列，来改善多晶硅二极管的开启(turn on)速度，进而快速的放电。
本发明的另一优点是提供一静电放电保护结构，使用多级式多晶硅二极管电路，并将最后一级多晶硅二极管电路紧靠内部电路，使HBM及MM的静电放电电流在到达内部电路之前就分流掉，另外CDM电荷也可经由此多晶硅二极管分流掉，而不至于损坏内部电路。
本发明的再一优点是加入电源保护电路，提供静电放电电流一分流路径，使得静电放电速率加快。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围应以权利要求所界定的范围为准。
Claims (18)
1.一种二级式多晶硅二极管静电放电保护装置，连接于一焊垫与一内部电路之间，用以在静电放电于该焊垫时保护该内部电路，该二级式多晶硅二极管静电放电保护装置包含：
第一级多晶硅二极管电路包括第一指插状多晶硅二极管与第二指插状多晶硅二极管，该第一指插状多晶硅二极管的一阴极连接至一第一***电压，该第一指插状多晶硅二极管的一阳极连接至一第一节点，该第二指插状多晶硅二极管的一阴极连接至该第一节点，该第二指插状多晶硅二极管的一阳极连接至一第二***电压，并且该第一***电压大于该第二***电压，该第一节点连接至该焊垫；
一电阻，该电阻的第一端连接至该第一节点，该电阻的第二端连接至第二节点；
第二级多晶硅二极管电路包括第一指插状多晶硅二极管与第二指插状多晶硅二极管，该第一指插状多晶硅二极管的一阴极连接至该第一***电压，该第一指插状多晶硅二极管的一阳极连接至该第二节点，该第二指插状多晶硅二极管的一阴极连接至该第二节点，该第二指插状多晶硅二极管的一阳极连接至该第二***电压；以及
一电源保护电路，连接于该第一***电压与该第二***电压之间，用以在静电放电发生时连接该第一***电压与该第二***电压；以及
其中该第一级多晶硅二极管电路与该第二级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管，是形成在一二氧化硅的场氧化层上。
2.如权利要求1所述的装置，其中该二氧化硅的场氧化层是位于一半导体衬底之上。
3.如权利要求1所述的装置，其中该第一级多晶硅二极管电路与该第二级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管具有一P+型区域与一N+型区域，并且以一N-型区域隔离该P+型区域与该N+型区域。
4.如权利要求1所述的装置，其中该第二级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管的该N-型区域宽度，较该第一级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管的该N-型区域宽度还小。
5.如权利要求1所述的装置，其中该第二级多晶硅二极管电路必须紧靠着该内部电路。
6.如权利要求1所述的装置，其中该电源保护电路包括：
一MOS晶体管，该MOS晶体管的一源极连接至该第一***电压，该MOS晶体管的一漏极连接至该第二***电压；以及
一电阻，该电阻的第一端连接至该MOS晶体管的一栅极，该电阻的第二端连接至该第二***电压。
7.如权利要求1所述的装置，其中该电源保护电路包括：
一MOS晶体管，该MOS晶体管的一源极连接至该第一***电压，该MOS晶体管的一漏极连接至该第二***电压；
一电阻，该电阻的第一端连接至该MOS晶体管的一栅极，该电阻的第二端连接至该第二***电压；以及
一串接多晶硅二极管电路，该串接多晶硅二极管电路的一阳极端连接至该第一***电压，该串接多晶硅二极管电路的一阴极端连接至该MOS晶体管的该栅极，用以提供稳压的功能。
8.如权利要求7所述的装置，其中该串接多晶硅二极管电路包括多个多晶硅二极管串联，其连接方式为各该多晶硅二极管的一阳极连接至各该多晶硅二极管的前一个多晶硅二极管的一阴极，各该多晶硅二极管的一阴极连接至各该多晶硅二极管的后一个多晶硅二极管的一阳极，并且第一个多晶硅二极管的一阳极连接至该第一***电压，最后一个多晶硅二极管的一阴极连接至该MOS晶体管的该栅极。
9.如权利要求1所述的装置，其中该电源保护电路包括：
一第一MOS晶体管，该第一MOS晶体管的一源极连接至该第一***电压，该第一MOS晶体管的一漏极连接至该第二***电压；
第一电阻，该第一电阻的第一端连接至该第一MOS晶体管的一栅极，该第一电阻的第二端连接至该第二***电压；
一第二MOS晶体管，该第二MOS晶体管的一源极连接至该第一***电压，该第二MOS晶体管的一漏极连接至该第二***电压；
第二电阻，该第二电阻的第一端连接至该第二MOS晶体管的一栅极，该第二电阻的第二端连接至该第二***电压；以及
一串接多晶硅二极管电路，该串接多晶硅二极管电路的一阳极端连接至该第一***电压，该串接多晶硅二极管电路的一阴极端连接至该MOS晶体管的该栅极，用以提供稳压的功能。
10.一种多级式多晶硅二极管静电放电保护装置，连接于一焊垫与一内部电路之间，用以在静电放电于该焊垫时保护该内部电路，该多级式多晶硅二极管静电放电保护装置包含：
多级多晶硅二极管电路，各该级多晶硅二极管电路包括一第一指插状多晶硅二极管与一第二指插状多晶硅二极管，该第一指插状多晶硅二极管的一阴极连接至一第一***电压，该第一指插状多晶硅二极管的一阳极连接至一节点，该第二指插状多晶硅二极管的一阴极连接至该节点，该第二指插状多晶硅二极管的一阳极连接至一第二***电压，并且该第一***电压大于该第二***电压，该多级多晶硅二极管电路的第一级多晶硅二极管电路的该节点连接至该焊垫，该多级多晶硅二极管电路的最后一级多晶硅二极管电路的该节点连接至该内部电路；
多个电阻，该各电阻用以连接各该多级多晶硅二极管电路的该节点与各该多级多晶硅二极管电路的次一级多晶硅二极管电路的该节点；以及
一电源保护电路，连接于该第一***电压与该第二***电压之间，用以在静电放电发生时连接该第一***电压与该第二***电压；
其中该多级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管，是形成在一二氧化硅的场氧化层上。
11.如权利要求10所述的装置，其中该二氧化硅的场氧化层是位于一半导体衬底之上。
12.如权利要求10所述的装置，其中该多级多晶硅二极管电路内的各该第一指插状多晶硅二极管与各该第二指插状多晶硅二极管具有一P+型区域与一N+型区域，并且以一N-型区域隔离该P+型区域与该N+型区域。
13.如权利要求10所述的装置，其中各该级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管的该N-型区域宽度，较各该级多晶硅二极管电路的前一级多晶硅二极管电路内的该第一指插状多晶硅二极管与该第二指插状多晶硅二极管的该N-型区域宽度还小。
14.如权利要求10所述的装置，其中该最后一级多晶硅二极管电路必须紧靠着该内部电路。
15.如权利要求10所述的装置，其中该电源保护电路包括：
一MOS晶体管，该MOS晶体管的一源极连接至该第一***电压，该MOS晶体管的一漏极连接至该第二***电压；以及
一电阻，该电阻的第一端连接至该MOS晶体管的一栅极，该电阻的第二端连接至该第二***电压。
16.如权利要求10所述的装置，其中该电源保护电路包括：
一MOS晶体管，该MOS晶体管的一源极连接至该第一***电压，该MOS晶体管的一漏极连接至该第二***电压；
一电阻，该电阻的第一端连接至该MOS晶体管的一栅极，该电阻的第二端连接至该第二***电压；以及
一串接多晶硅二极管电路，该串接多晶硅二极管电路的一阳极端连接至该第一***电压，该串接多晶硅二极管电路的一阴极端连接至该MOS晶体管的该栅极，用以提供稳压的功能。
17.如权利要求16所述的装置，其中该串接多晶硅二极管电路包括多个多晶硅二极管串联，其连接方式为各该多晶硅二极管的一阳极连接至各该些多晶硅二极管的前一个多晶硅二极管的一阴极，各该多晶硅二极管的一阴极连接至各该多晶硅二极管的后一个多晶硅二极管的一阳极，并且第一个多晶硅二极管的一阳极连接至该第一***电压，最后一个多晶硅二极管的一阴极连接至该MOS晶体管的该栅极。
18.如权利要求16所述的装置，其中该电源保护电路包括：
一第一MOS晶体管，该第一MOS晶体管的一源极连接至该第一***电压，该第一MOS晶体管的一漏极连接至该第二***电压；
第一电阻，该第一电阻的第一端连接至该第一MOS晶体管的一栅极，该第一电阻的第二端连接至该第二***电压；
一第二MOS晶体管，该第二MOS晶体管的一源极连接至该第一***电压，该第二MOS晶体管的一漏极连接至该第二***电压；
第二电阻，该第二电阻的第一端连接至该第二MOS晶体管的一栅极，该第二电阻的第二端连接至该第二***电压；以及
一串接多晶硅二极管电路，该串接多晶硅二极管电路的一阳极端连接至该第一***电压，该串接多晶硅二极管电路的一阴极端连接至该MOS晶体管的该栅极，用以提供稳压的功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 99107074 CN1131566C (zh) | 1999-05-28 | 1999-05-28 | 多晶硅二极管的静电放电保护装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 99107074 CN1131566C (zh) | 1999-05-28 | 1999-05-28 | 多晶硅二极管的静电放电保护装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1275806A CN1275806A (zh) | 2000-12-06 |
| CN1131566C true CN1131566C (zh) | 2003-12-17 |
Family
ID=5272618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 99107074 Expired - Fee Related CN1131566C (zh) | 1999-05-28 | 1999-05-28 | 多晶硅二极管的静电放电保护装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1131566C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317763C (zh) * | 2004-05-13 | 2007-05-23 | 威盛电子股份有限公司 | 静电放电保护电路 |
| US7242564B2 (en) * | 2004-10-20 | 2007-07-10 | Toppoly Optoelectronics Corporation | ESD protection circuit for charge pump and electronic device and system using the same |
| CN102148499B (zh) * | 2010-02-10 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | Cdm esd保护电路 |
| US9379098B2 (en) * | 2012-07-31 | 2016-06-28 | Silicon Laboratories Inc. | Electrostatic discharge protection circuit including a distributed diode string |
| CN103400841B (zh) * | 2013-07-12 | 2016-04-13 | 西安电子科技大学 | 基于SiGe BiCMOS的宽带射频芯片静电保护电路 |
| CN105656017B (zh) * | 2014-11-13 | 2018-05-22 | 旺宏电子股份有限公司 | 适用于集成电路的保护电路与输入电路 |
| CN107994558B (zh) * | 2017-11-08 | 2019-10-01 | 深圳技术大学（筹） | 应用于深度传感器的静电保护电路和深度传感器 |
-
1999
- 1999-05-28 CN CN 99107074 patent/CN1131566C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1275806A (zh) | 2000-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721656A (en) | Electrostatc discharge protection network | |
| US8143700B2 (en) | Electrostatic discharge protection circuit | |
| US5686751A (en) | Electrostatic discharge protection circuit triggered by capacitive-coupling | |
| US7825473B2 (en) | Initial-on SCR device for on-chip ESD protection | |
| KR100427781B1 (ko) | 반도체장치 | |
| US20040160717A1 (en) | Destructive electrical transient protection | |
| CN105281313A (zh) | 瞬态电压保护电路和器件 | |
| EP0324185B1 (en) | Input protecting circuit in use with a MOS semiconductor device | |
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| US11476243B2 (en) | Floating base silicon controlled rectifier | |
| JP3492666B2 (ja) | 半導体装置のｅｓｄ保護回路 | |
| US6963111B2 (en) | Efficient pMOS ESD protection circuit | |
| JP2003517215A (ja) | 改良型ｅｓｄダイオード構造 | |
| US7256460B2 (en) | Body-biased pMOS protection against electrostatic discharge | |
| KR100452741B1 (ko) | 반도체집적회로장치 | |
| US20040190209A1 (en) | Apparatus for providing ESD protection for MOS input devices having ultra-thin gate oxides | |
| CN1131566C (zh) | 多晶硅二极管的静电放电保护装置 | |
| JP2822915B2 (ja) | 半導体装置 | |
| US6455898B1 (en) | Electrostatic discharge input protection for reducing input resistance | |
| US6760204B2 (en) | Semiconductor integrated circuit device and method for designing the same | |
| US7405914B2 (en) | Electrostatic discharge protection circuit | |
| JP2826498B2 (ja) | 半導体装置 | |
| US7054122B2 (en) | VDDCORE to VSS ESD clamp made of core device | |
| JPH09181267A (ja) | Ｅｓｄ保護回路 | |
| JPH06236965A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031217 Termination date: 20140528 |