CN104392924B - Soi ldmos器件制备的工艺方法 - Google Patents
Soi ldmos器件制备的工艺方法 Download PDFInfo
- Publication number
- CN104392924B CN104392924B CN201410526623.2A CN201410526623A CN104392924B CN 104392924 B CN104392924 B CN 104392924B CN 201410526623 A CN201410526623 A CN 201410526623A CN 104392924 B CN104392924 B CN 104392924B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxidation
- type
- oxidation section
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 230000003647 oxidation Effects 0.000 claims abstract description 87
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 69
- 239000010703 silicon Substances 0.000 claims abstract description 69
- 238000005516 engineering process Methods 0.000 claims abstract description 33
- 238000002347 injection Methods 0.000 claims abstract description 24
- 239000007924 injection Substances 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 17
- 238000005260 corrosion Methods 0.000 claims abstract description 11
- 230000007797 corrosion Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000010992 reflux Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 25
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000002708 enhancing effect Effects 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- RCJVRSBWZCNNQT-UHFFFAOYSA-N dichloridooxygen Chemical compound ClOCl RCJVRSBWZCNNQT-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000013049 sediment Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 6
- 238000005457 optimization Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种SOI LDMOS器件的制备工艺方法，包括如下步骤：(1)在所述顶层硅膜内进行P型阱注入；(2)在顶层硅膜上采用氧化回流工艺；(3)采用光刻工艺；(4)采用光刻和腐蚀工艺；(5)采用氧化回流工艺；(6)采用腐蚀工艺；(7)进行N阱注入，形成N型掺杂区；(8)进行P阱注入，形成P型掺杂区一；(9)进行P型注入，形成P型掺杂区二；(10)进行P型源漏注入，形成P型源区和P型漏区；(11)淀积形成绝缘介质层；(12)光刻腐蚀；(13)淀积形成金属层；(14)光刻腐蚀。该工艺方法与CMOS工艺流程兼容，工艺简洁、可控。不仅可以保证高压SOI LDMOS器件的耐压，同时还可以保证器件之间的隔离。
Description
技术领域
本发明涉及一种SOI CMOS制备工艺工艺方法，特别涉及一种SOI LDMOS器件的制备工艺方法，属于半导体工艺制造技术领域。
背景技术
集成电路的发展得益于特征尺寸的不断缩小和芯片集成度的不断提高，然而特征尺寸不断缩小在制造材料、器件机理以及制作工艺上带来许多新的问题，影响了小尺寸集成电路的功耗、可靠性以及电路性能。科研工作者研发出各种方法来解决这些问题，如深槽隔离、 HALO机构、高K栅介质材料等，但是当特征尺寸进一步缩小时，这些技术并不能完全适用。绝缘衬底上硅即SOI利用绝缘层消除了各种寄生效应，以独特的结构克服了传统体硅工艺的不足，成为制造高速、低功耗、抗辐照、高集成度集成电路的主流技术。
高压SOI LDMOS器件的耐压由横向耐压和纵向耐压二者中的较小值决定。横向耐压主要与漂移区长度、浓度密切相关，改变漂移区长度、浓度都能改善其耐压并获得一个最优值。当然，横向耐压还与表面结曲率、场板等相关，这些因素在一定程度上也能改善耐压。当漏端加高压时，体区与漂移区组成的结P+N反偏，耗尽区主要向浓度低的漂移区一侧扩展来承受电压，电场沿耗尽区的积分便是器件的横向耐压；常见的改善横向耐压的方法有RESURF技术，FP技术，VLD技术，JTE技术等。埋氧层下界面的电荷屏蔽层，限制了耗尽区向衬底的扩展（衬底不参与耐压），耗尽区主要沿顶层硅与埋氧层界面纵向向上耗尽，由埋氧层和顶层硅耗尽区来承受电压，顶层硅耐压和埋氧层耐压二部分之和便是器件的纵向耐压，纵向耐压与顶层硅厚度、埋氧层厚度、硅临界击穿电场ESi、埋氧层临界击穿电场ESiO2等都密切相关；常见改善纵向耐压的方法包括超薄顶层硅法，界面电荷法，低K介质法等。但受器件结构和工艺的限制，顶层硅和介质埋层都不能太厚。因为硅层太厚，将为介质隔离带来困难；介质埋层太厚，不仅工艺实施难度大，而且不利于器件散热，因此SOI的纵向耐压较低，从而制约了SOI高压集成电路的应用。
发明内容
本发明要解决的技术问题是：提供一种制备隔离效果好、高耐压的SOI LDMOS器件制备的工艺方法。
本发明解决其技术问题所采用的技术方案是：一种SOI LDMOS器件制备的工艺方法，所述SOI LDMOS器件是在SOI工艺基底的基础上制备而成，所述SOI工艺基底从下往上依次包括硅衬底、BOX埋氧层和顶层硅膜，所述工艺方法包括如下步骤：
1）在所述顶层硅膜内进行P型阱注入，使顶层硅膜内的P型阱含量增加；
2）在顶层硅膜上采用氧化回流工艺氧化生长一层SiO2层，再在SiO2层淀积一层Si3N4层；
3）采用光刻工艺，在所述Si3N4层表面涂覆一层光刻胶，曝光、显影后开出与顶层硅膜连通的窗口一、窗口二和窗口三；
4）采用光刻和腐蚀工艺，在顶层硅膜与窗口一和窗口二连通的表面涂覆一层光刻胶，曝光、显影后，刻蚀出凹槽一和凹槽二；
5）采用氧化回流工艺，沿窗口一、窗口二和窗口三对所述顶层硅膜进行部分氧化，形成氧化部一、氧化部二和氧化部三；
6）采用腐蚀工艺，在所述Si3N4层表面湿法去胶，使用HF酸腐蚀去除Si3N4层和SiO2层；
7）在顶层硅膜内氧化部一至氧化部三之间进行N阱注入，形成N型掺杂区；
8）在顶层硅膜内氧化部二至氧化部三之间进行P阱注入，形成P型掺杂区一；
9）在N型掺杂区进行P型注入，形成P型掺杂区二；
10）在P型掺杂区一靠近顶层硅膜表面处进行P型注入，形成P型漏区，在N型掺杂区靠近顶层硅膜表面处进行P型注入，形成P型源区；
11）在顶层硅膜表面采用等离子体增强化学气相淀积，形成绝缘介质层；
12）在绝缘介质层上进行光刻腐蚀，形成接触孔，分别为接触孔一、接触孔二和接触孔三，接触孔一与P型漏区连通，接触孔二与P型源区连通，接触孔三与氧化部三连通；
13）在绝缘介质层表面及所述接触孔内采用等离子体增强化学气相淀积形成金属层；
14）在金属层上进行光刻腐蚀，形成露出在绝缘介质层表面的漏电极、源电极和栅电极，漏电极填满接触孔一，源电极填满接触孔二，栅电极填满接触孔三。
为了保证所制备的SOI LDMOS器件的效果，该制备的工艺方法选用的SOI的顶层硅膜的电阻率为10-40Ω•cm，厚度大于1.5µm。
进一步优化，所述步骤2）中淀积的SiO2层的厚度为30-50nm，淀积的Si3N4层的厚度为100-200nm。
进一步优化，步骤1）的P阱注入剂量为1e12-1e14cm-2，步骤7）的N阱注入剂量为1e12-1e14cm-2，步骤8）的P阱注入剂量为1e12-1e14cm-2，步骤9）的P型注入剂量为1e13-8e13cm-2，步骤10）的P型注入剂量为1e15-1e16cm-2。
进一步优化，在所述步骤4）的在顶层硅膜上刻蚀出凹槽一和凹槽二的深度为0.3-1µm。
进一步优化，在所述步骤5）中对顶层硅膜进行部分氧化，形成氧化部一、氧化部二和氧化部三的氧化过程为同时氧化，氧化的工艺温度为900-1200℃，氧化过程依次为干氧氧化、掺氯氧化、湿氧氧化、干氧氧化和退火；
进一步优化，在经步骤5）氧化处理后，氧化部三往下剩余的顶层硅膜的硅膜厚度为100-500nm，氧化部一和氧化部二均氧化至BOX埋氧层表面，且所述氧化部一、氧化部二和氧化部三均生长高出顶层硅膜的表面。
本发明的有益效果是，本发明SOI LDMOS器件制备的工艺方法中，其工艺步骤1）-14）均为半导体制备领域内常用的器件制作工艺方法，工艺步骤简单，所有步骤都采用常规设备和工艺，操作简单。该工艺方法与CMOS工艺流程兼容，工艺简洁、可控。不仅可以保证高压SOI LDMOS器件的耐压，同时还可以保证器件之间的隔离。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1-图14是本发明SOI LDMOS器件制备的工艺方法最优实施例的工艺流程图。其中：
图1为SOI工艺基底经本发明工艺方法步骤1）后的剖面示意图。
图2为SOI工艺基底经本发明工艺方法步骤2）后的剖面示意图。
图3为SOI工艺基底经本发明工艺方法步骤3）后的剖面示意图。
图4为SOI工艺基底经本发明工艺方法步骤4）后的剖面示意图。
图5为SOI工艺基底经本发明工艺方法步骤5）后的剖面示意图。
图6为SOI工艺基底经本发明工艺方法步骤6）后的剖面示意图。
图7为SOI工艺基底经本发明工艺方法步骤7）后的剖面示意图。
图8为SOI工艺基底经本发明工艺方法步骤8）后的剖面示意图。
图9为SOI工艺基底经本发明工艺方法步骤9）后的剖面示意图。
图10为SOI工艺基底经本发明工艺方法步骤10）后的剖面示意图。
图11为SOI工艺基底经本发明工艺方法步骤11）后的剖面示意图。
图12为SOI工艺基底经本发明工艺方法步骤12）后的剖面示意图。
图13为SOI工艺基底经本发明工艺方法步骤13）后的剖面示意图。
图14为SOI工艺基底经本发明工艺方法步骤14）后的剖面示意图。
图中1、硅衬底；2、BOX埋氧层；3、顶层硅膜；4、SiO2层；5、Si3N4层；6、N型掺杂区；7、P型掺杂区一；8、P型掺杂区二；9、P型漏区；10、P型源区；11、绝缘介质层；12、金属层；31、窗口一；32、窗口二；33、窗口三；34、凹槽一；35、凹槽二；36、氧化部一；37、氧化部二；38、氧化部三；111、接触孔一；112、接触孔二；113、接触孔三；121、漏电极；122、源电极；123、栅电极。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
本发明一种SOI LDMOS器件制备的工艺方法的实施例中，所述SOI LDMOS器件是在SOI工艺基底的基础上制备而成，所述工艺基底从下往上依次包括硅衬底1、BOX埋氧层2和顶层硅膜3。其中所述顶层硅膜3的电阻率为10-40Ω•cm，厚度大于1.5µm。所述工艺方法包括如下步骤：
1）如图1所示，在所述顶层硅膜内进行P型阱注入，P阱注入剂量为1e12-1e14cm-2，使顶层硅膜内的P型阱含量增加。步骤1）是为后续做漂移区掺杂做准备。
2）如图2所示，在顶层硅膜3上采用氧化回流工艺氧化生长一层SiO2层4， 所述SiO2层4的厚度为30-50nm。再在SiO2层4淀积一层Si3N4层5Si3N4层5的厚度为100-200nm。
3）如图3所示，采用光刻工艺，在所述Si3N4层5表面涂覆一层光刻胶，曝光、显影后开出与顶层硅膜3连通的窗口一31、窗口二32和窗口三33。
4）如图4所示，采用光刻和腐蚀工艺，在顶层硅膜3与窗口一31和窗口二32连通的表面涂覆一层光刻胶，曝光、显影后，刻蚀出凹槽一34和凹槽二35，凹槽一34和凹槽二35的深度为0.3-1µm。
5）如图5所示，采用氧化回流工艺，沿窗口一31、窗口二32和窗口三33对所述顶层硅膜3进行部分氧化，氧化的工艺温度为900-1200℃，氧化过程依次为干氧氧化、掺氯氧化、湿氧氧化、干氧氧化和退火，同时氧化形成氧化部一36、氧化部二37和氧化部三38。在经步骤5）氧化处理后，氧化部三38往下剩余的顶层硅膜3的硅膜厚度为100-500nm，氧化部一36和氧化部二37均氧化至BOX埋氧层2表面，且所述氧化部一36、氧化部二37和氧化部三38均生长高出顶层硅膜3的表面。
6）如图6所示，采用腐蚀工艺，在所述Si3N4层5表面湿法去胶，使用HF酸腐蚀去除Si3N4层5和SiO2层4。
7）如图7所示，在顶层硅膜3内氧化部一36至氧化部三38之间进行N阱注入，N阱注入剂量为1e12-1e14cm-2，形成N型掺杂区6。
8）如图8所示，在顶层硅膜3内氧化部二37至氧化部三38之间进行P阱注入，P阱注入剂量为1e12-1e14cm-2，形成P型掺杂区一7。
9）如图9所示，在N型掺杂区6进行P型注入，P阱注入剂量为1e13-8e13cm-2，形成P型掺杂区二8。
10）如图10所示，在P型掺杂区一7靠近顶层硅膜3表面处进行P型注入，形成P型漏区9，在N型掺杂区6靠近顶层硅膜3表面处进行P型注入，P阱注入剂量为1e15-1e16cm-2，形成P型源区10；
11）如图11所示，在顶层硅膜3表面采用等离子体增强化学气相淀积，形成绝缘介质层11；
12）如图12所示，在绝缘介质层11上进行光刻腐蚀，形成接触孔，分别为接触孔一111、接触孔二112和接触孔三113，接触孔一111与P型漏区9连通，接触孔二112与P型源区10连通，接触孔三113与氧化部三38连通；
13）如图13所示，在绝缘介质层11表面及所述接触孔内采用等离子体增强化学气相淀积形成金属层12；
14）如图14所示，在金属层12上进行光刻腐蚀，形成露出在绝缘介质层11表面的漏电极121、源电极122和栅电极123，漏电极121填满接触孔一111，源电极122填满接触孔二112，栅电极123填满接触孔三113。
本发明SOI LDMOS器件制备的工艺方法中，其工艺步骤1）-14）均为半导体制备领域内常用的器件制作工艺方法，工艺步骤简单，所有步骤都采用常规设备和工艺，操作简单。该工艺方法与CMOS工艺流程兼容，工艺简洁、可控。不仅可以保证高压SOI LDMOS器件的耐压，同时还可以保证器件之间的隔离。此工艺制作的高压SOI LDMOS管的耐压可以达到300V以上。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (7)
1.一种SOI LDMOS器件制备的工艺方法，其特征是：所述SOI LDMOS器件是在SOI工艺基底的基础上制备而成，所述SOI工艺基底从下往上依次包括硅衬底（1）、BOX埋氧层（2）和顶层硅膜（3），所述工艺方法包括如下步骤：
1）在所述顶层硅膜（3）内进行P型阱注入，使顶层硅膜（3）内的P型阱含量增加；
2）在顶层硅膜（3）上采用氧化回流工艺氧化生长一层SiO2层（4），再在SiO2层（4）淀积一层Si3N4层（5）；
3）采用光刻工艺，在所述Si3N4层（5）表面涂覆一层光刻胶，曝光、显影后开出与顶层硅膜（3）连通的窗口一（31）、窗口二（32）和窗口三（33）；
4）采用光刻和腐蚀工艺，在顶层硅膜（3）与窗口一（31）和窗口二（32）连通的表面涂覆一层光刻胶，曝光、显影后，刻蚀出凹槽一（34）和凹槽二（35）；
5）采用氧化回流工艺，沿窗口一（31）、窗口二（32）和窗口三（33）对所述顶层硅膜（3）进行部分氧化，形成氧化部一（36）、氧化部二（37）和氧化部三（38）；
6）采用腐蚀工艺，在所述Si3N4层（5）表面湿法去胶，使用HF酸腐蚀去除Si3N4层（5）和SiO2层（4）；
7）在顶层硅膜（3）内氧化部一（36）至氧化部三（38）之间进行N阱注入，形成N型掺杂区（6），所述N型掺杂区（6）连接氧化部一（36）和氧化部三（38）；
8）在顶层硅膜（3）内氧化部二（37）至氧化部三（38）之间进行P阱注入，形成P型掺杂区一（7），所述P型掺杂区一（7）连接氧化部二（37）和氧化部三（38）；
9）在N型掺杂区（6）进行P型注入，形成P型掺杂区二（8），所述P型掺杂区二（8）与氧化部三（38）连接；
10）在P型掺杂区一（7）靠近顶层硅膜（3）表面处进行P型注入，形成P型漏区（9），在N型掺杂区（6）靠近顶层硅膜（3）表面处进行P型注入，形成P型源区（10），所述P型漏区（9）连接氧化部二（37）和氧化部三（38），所述P型源区（10）连接氧化部一（36）、氧化部三（38）和P型掺杂区二（8）；
11）在顶层硅膜（3）表面采用等离子体增强化学气相淀积，形成绝缘介质层（11），所述绝缘介质层（11）覆盖氧化部一（36）、氧化部二（37）和氧化部三（38）；
12）在绝缘介质层（11）上进行光刻腐蚀，形成接触孔，分别为接触孔一（111）、接触孔二（112）和接触孔三（113），接触孔一（111）与P型漏区（9）连通，接触孔二（112）与P型源区（10）连通，接触孔三（113）与氧化部三（38）连通；
13）在绝缘介质层（11）表面及所述接触孔内采用等离子体增强化学气相淀积形成金属层（12）；
14）在金属层（12）上进行光刻腐蚀，形成露出在绝缘介质层（11）表面的漏电极（121）、源电极（122）和栅电极（123），漏电极（121）填满接触孔一（111），源电极（122）填满接触孔二（112），栅电极（123）填满接触孔三（113）。
2.根据权利要求1所述的SOI LDMOS器件制备的工艺方法，其特征是：所述顶层硅膜（3）的电阻率为10-40Ω•cm，厚度大于1.5µm。
3.根据权利要求1所述的SOI LDMOS器件制备的工艺方法，其特征是：所述步骤2）中淀积的SiO2层（4）的厚度为30-50nm，淀积的Si3N4层（5）的厚度为100-200nm。
4.根据权利要求1所述的SOI LDMOS器件制备的工艺方法，其特征是：步骤1）的P阱注入剂量为1e12-1e14cm-2，步骤7）的N阱注入剂量为1e12-1e14cm-2，步骤8）的P阱注入剂量为1e12-1e14cm-2，步骤9）的P型注入剂量为1e13-8e13cm-2，步骤10）的P型注入剂量为1e15-1e16cm-2。
5.根据权利要求1所述的SOI LDMOS器件制备的工艺方法，其特征是：步骤4）的在顶层硅膜（3）上刻蚀出凹槽一（34）和凹槽二（35）的深度为0.3-1µm。
6.根据权利要求1所述的SOI LDMOS器件制备的工艺方法，其特征是：步骤5）中对顶层硅膜（3）进行部分氧化，形成氧化部一（36）、氧化部二（37）和氧化部三（38）的氧化过程为同时氧化，氧化的工艺温度为900-1200℃，氧化过程依次为干氧氧化、掺氯氧化、湿氧氧化、干氧氧化和退火。
7.根据权利要求1所述的SOI LDMOS器件制备的工艺方法，其特征是：经步骤5）氧化处理后，氧化部三（38）往下剩余的顶层硅膜（3）的硅膜厚度为100-500nm，氧化部一（36）和氧化部二（37）均氧化至BOX埋氧层（2）表面，且所述氧化部一（36）、氧化部二（37）和氧化部三（38）均生长高出顶层硅膜（3）的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410526623.2A CN104392924B (zh) | 2014-10-08 | 2014-10-08 | Soi ldmos器件制备的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410526623.2A CN104392924B (zh) | 2014-10-08 | 2014-10-08 | Soi ldmos器件制备的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104392924A CN104392924A (zh) | 2015-03-04 |
| CN104392924B true CN104392924B (zh) | 2017-07-25 |
Family
ID=52610806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410526623.2A Active CN104392924B (zh) | 2014-10-08 | 2014-10-08 | Soi ldmos器件制备的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104392924B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885067B2 (en) * | 2001-10-17 | 2005-04-26 | Hitachi, Ltd. | SOI semiconductor device |
| CN101375402A (zh) * | 2005-12-21 | 2009-02-25 | 丰田自动车株式会社 | 横向soi半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4231612B2 (ja) * | 2000-04-26 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| US8847332B2 (en) * | 2011-04-20 | 2014-09-30 | Vanguard International Semiconductor Corporation | Laterally diffused metal oxide semiconductor device having halo or pocket implant region |
-
2014
- 2014-10-08 CN CN201410526623.2A patent/CN104392924B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885067B2 (en) * | 2001-10-17 | 2005-04-26 | Hitachi, Ltd. | SOI semiconductor device |
| CN101375402A (zh) * | 2005-12-21 | 2009-02-25 | 丰田自动车株式会社 | 横向soi半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104392924A (zh) | 2015-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103493208B (zh) | 半导体装置及其制造方法 | |
| CN102263133B (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 | |
| CN107710418A (zh) | 多屏蔽沟槽栅极场效应晶体管 | |
| CN108364870B (zh) | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 | |
| US8963258B2 (en) | FinFET with bottom SiGe layer in source/drain | |
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| US8748976B1 (en) | Dual RESURF trench field plate in vertical MOSFET | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| TWI578528B (zh) | 具有內埋層之半導體裝置及其製造方法 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN204289464U (zh) | 一种高压pmos器件 | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| CN102208439B (zh) | 半导体装置及其制造方法 | |
| CN208819886U (zh) | 一种超结igbt器件结构 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN106158957B (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN102522335B (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN106684146B (zh) | 一种栅自对准型碳化硅mosfet及其制备方法 | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN102194694A (zh) | 沟槽式金属氧化物半导体场效应晶体管的制造方法 | |
| CN104392924B (zh) | Soi ldmos器件制备的工艺方法 | |
| CN106876465A (zh) | Mos器件的栅氧化层结构及工艺方法 | |
| CN202205757U (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |