CN104377123B - 成长低应力igbt沟槽型栅极的方法 - Google Patents
成长低应力igbt沟槽型栅极的方法 Download PDFInfo
- Publication number
- CN104377123B CN104377123B CN201310354099.0A CN201310354099A CN104377123B CN 104377123 B CN104377123 B CN 104377123B CN 201310354099 A CN201310354099 A CN 201310354099A CN 104377123 B CN104377123 B CN 104377123B
- Authority
- CN
- China
- Prior art keywords
- groove
- silicon
- angstroms
- silicon chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 95
- 239000010703 silicon Substances 0.000 claims abstract description 95
- 239000012528 membrane Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 2
- 210000000170 cell membrane Anatomy 0.000 claims 1
- 238000009472 formulation Methods 0.000 claims 1
- 239000004408 titanium dioxide Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 8
- 210000002381 plasma Anatomy 0.000 description 5
- 230000010415 tropism Effects 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种成长低应力IGBT沟槽型栅极的方法，包括：1）在硅片的正面和背面上，分别沉积保护膜；2）在硅片背面进行第一沟槽刻蚀；3）在硅片背面沉积第一沟槽封口膜；4）在硅片正面进行第二沟槽刻蚀；5）在硅片正面沉积第二沟槽封口膜；6）去除硅片背面的第一沟槽封口膜和保护膜，以及去除硅片正面的第二沟槽封口膜和保护膜；7）在硅片的沟槽侧壁和底部以及硅片表面成长栅极氧化层，并在栅极氧化层表面沉积多晶硅，填充满沟槽，从而形成IGBT沟槽型栅极。本发明能改善硅片翘曲度，形成低应力IGBT沟槽型栅极，避免工艺流程中的传送问题。
Description
技术领域
本发明涉及一种半导体领域中的栅极的成长方法，特别是涉及一种射频横向扩散晶体管无缺陷深场氧隔离的成长方法。
背景技术
在半导体各类器件结构中，沟槽式晶闸管由于其特殊的通道特性和电学特征被广泛运用于各类功率器件，特别是IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，由于其独特的高压高电流的工作环境，沟槽式晶闸管要求较大尺寸的沟槽栅极。
随着终端客户对器件的性能要求的提升，器件所需要的沟槽愈来愈深，由此带来的沟槽式栅极的应力愈发突出。IGBT沟槽栅极氧化层成长完成后，之后一步沉积多晶硅作为栅极，由于多晶硅本身很大的正应力，将导致硅片翘曲度增加（如表1所示的IGBT工艺流程中的硅片曲率半径），导致整个IGBT工艺流程特别光刻设备面临传送难题，甚至可能导致硅片无法流片或发生碎片事件。
表1IGBT工艺流程曲率半径
| 工艺步骤 | 硅片曲率半径（米） |
| 投片 | 332 |
| 沟槽刻蚀 | -266 |
| 栅极氧化层 | -251 |
| 栅极多晶硅 | 32 |
发明内容
本发明要解决的技术问题是提供一种成长低应力IGBT沟槽型栅极的方法。通过该方法可改善硅片翘曲度，形成低应力IGBT沟槽型栅极，并避免IGBT工艺流程特别光刻设备面临的传送难题。
为解决上述技术问题，本发明的成长IGBT沟槽型栅极（低应力IGBT沟槽型栅极）的方法，包括步骤：
1）在硅片的正面和背面上，分别沉积保护膜；
2）翻转硅片，使得硅片背面朝上，在硅片背面进行第一沟槽刻蚀；
3）在硅片背面沉积第一沟槽封口膜，使步骤2）刻蚀的第一沟槽被封口；
4）翻转硅片，使得硅片正面朝上，在硅片正面进行第二沟槽刻蚀；
5）在硅片正面沉积第二沟槽封口膜，使步骤4）刻蚀的第二沟槽被封口；
6）去除硅片背面的第一沟槽封口膜和保护膜，以及去除硅片正面的第二沟槽封口膜和保护膜；
7）在硅片的沟槽侧壁和底部以及硅片表面成长栅极氧化层，并在栅极氧化层表面沉积多晶硅，填充满沟槽，从而形成IGBT沟槽型栅极。
所述步骤1）中，沉积的方法包括：通过热氧方式或化学气相沉积（CVD）法进行沉积；保护膜的材质包括：热氧化膜和各类化学气相沉积（CVD）膜，其中，热氧化膜包括：二氧化硅膜等，各类化学气相沉积膜包括：常压化学气相沉积膜、亚常压化学气相沉积膜和等离子增强化学气相沉积膜，如各类化学气相沉积膜包括：二氧化硅膜和氮化硅膜等；保护膜的厚度为1000埃～20000埃，优选为5000埃。
所述步骤2）中，第一沟槽是通过刻蚀硅片背面沉积的保护膜至硅片表面下一预定深度所形成的。
所述步骤3）中，沉积的方法包括：各种化学气相沉积法，其中，优选为等离子增强常压化学气相沉积（CVD）沉积法；第一沟槽封口膜的材质包括：各类化学气相沉积（CVD）膜，其中，各类化学气相沉积膜包括：二氧化硅膜和氮化硅膜等；第一沟槽封口膜的厚度为5000埃～50000埃，优选为10000埃。
所述步骤4）中，第二沟槽是通过刻蚀硅片正面沉积的保护膜至硅片表面下一预定深度所形成的。
所述步骤5）中，沉积的方法包括：各种化学气相沉积（CVD）法，其中，优选为等离子增强常压化学气相沉积法；第二沟槽封口膜的材质包括：各类化学气相沉积（CVD）膜，其中，各类化学气相沉积膜包括：二氧化硅膜和氮化硅膜等；第二沟槽封口膜的厚度为5000埃～50000埃，优选为10000埃，且第二沟槽封口膜与第一沟槽封口膜的厚度相同。
所述步骤6）中，去除的方法包括：通过湿法刻蚀或干法刻蚀进行去除；其中，湿法刻蚀包括：双面湿法刻蚀和单面湿法刻蚀，优选为双面湿法刻蚀。
所述步骤7）中，成长栅极氧化层的方法包括：利用炉管成长栅极氧化层的方法；其中，炉管包括：垂直式和水平式的炉管；栅极氧化层的厚度为500埃～5000埃，优选为1000埃；沉积多晶硅的方法包括：低压化学气相沉积法；多晶硅的厚度为2000埃～20000埃，优选为10000埃。
本发明通过引入背面刻蚀工艺，在硅片背面形成与硅片正面相对称的沟槽，之后利用炉管成长栅极氧化层和沉积多晶硅的等向性，在硅片正面和背面形成相互对称的栅极，硅片应力可以正负抵降，从而能改善硅片翘曲度，形成低应力IGBT沟槽型栅极，并避免工艺流程中的传送问题。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有正常单面沟槽工艺的形貌图（SEM图）；
图2是图1的放大图；
图3是在硅片的正面和背面沉积保护膜后的示意图；
图4是硅片背面进行第一沟槽刻蚀后的示意图；
图5是第一沟槽被封口后的示意图；
图6是在硅片正面进行第二沟槽刻蚀后的示意图；
图7是第二沟槽被封口后的示意图；
图8是去除硅片背面和正面的封口膜和保护膜后的示意图；
图9是成长栅极氧化层后的局部示意图；
图10是沉积多晶硅后的局部示意图；
图11是成长栅极氧化层和沉积多晶硅后的整体示意图；
图12是采用本发明的方法形成的测试图形的硅片扫描电镜（SEM）图；
图13是图12的局部放大图；
图14是本发明双面沟槽工艺完成后背面沟槽的形貌图（SEM）。
图15是图14的局部放大图。
图中附图标记说明如下：
1为硅片，21为硅片背面保护膜，22为硅片正面保护膜，31为第一沟槽，32为第二沟槽，41为第一沟槽封口膜，42为第二沟槽封口膜，51为栅极氧化层，52为多晶硅，5为栅极。
具体实施方式
本发明的低应力IGBT沟槽型栅极的方法，包括步骤：
1）在IGBT工艺流程到达沟槽刻蚀步骤时，硅片1正面和背面都是硅片1裸露在外。
先在硅片1的正面和背面上，通过热氧方式或化学气相沉积（CVD）法分别沉积保护膜，形成硅片背面保护膜21和硅片正面保护膜22（如图3所示）；
本步骤中，保护膜的材质包括：热氧化膜和各类化学气相沉积膜，其中，热氧化膜包括：二氧化硅膜等，各类化学气相沉积膜包括：常压化学气相沉积膜、亚常压化学气相沉积膜和等离子增强化学气相沉积膜，如各类化学气相沉积膜包括：二氧化硅膜和氮化硅膜等；
保护膜的厚度为1000埃～20000埃，优选为5000埃。
其中，图3中的保护膜为常压化学气相沉积的二氧化硅膜。
2）翻转硅片1，使得硅片1背面朝上，在硅片1背面进行第一沟槽31刻蚀（如图4所示）；
其中，第一沟槽31是通过常规的刻蚀方法，刻蚀硅片1背面沉积的保护膜至硅片1表面下一预定深度所形成的。
另外，步骤2）中，背面刻蚀工艺时，需保护硅片1正面免受刮伤和脏污。
3）通过化学气相沉积法，在硅片1背面上沉积第一沟槽封口膜41，使步骤2）刻蚀的第一沟槽31被封口（如图5所示），避免后续工艺的传送问题；
其中，第一沟槽封口膜41的材质包括：各类化学气相沉积膜；该化学气相沉积膜包括：二氧化硅膜和氮化硅膜等；第一沟槽封口膜41的厚度为5000埃～50000埃，优选为10000埃。
图5中的第一沟槽封口膜41是经等离子增强常压化学气相沉积（CVD）沉积法沉积的二氧化硅膜。
4）翻转硅片1，使得硅片1正面朝上，在硅片1正面进行第二沟槽32刻蚀（如图6所示）；
第二沟槽32是通过常规的刻蚀方法，刻蚀硅片1正面沉积的保护膜至硅片1表面下一预定深度所形成的。
5）通过化学气相沉积（CVD）法，在硅片1正面沉积第二沟槽封口膜42，使步骤4）刻蚀的第二沟槽32被封口（如图7所示）；
其中，第二沟槽封口膜42的材质包括：各类化学气相沉积（CVD）膜；该化学气相沉积膜包括：二氧化硅和氮化硅膜等；第二沟槽封口膜42的厚度为5000埃～50000埃，优选为10000埃，同时保证第二沟槽封口膜42与第一沟槽封口膜41的厚度相同，以保证后续保护膜去除时，硅片正反有着同样的刻蚀量，背面对硅片的过刻。
图7中的第二沟槽封口膜42是经等离子增强常压化学气相沉积法沉积的二氧化硅膜。
6）通过湿法刻蚀或干法刻蚀，去除硅片1背面的第一沟槽封口膜41和保护膜21，以及去除硅片1正面的第二沟槽封口膜42和保护膜22（如图8所示）；这时硅片正面和背面已经形成相互对称的沟槽；
其中，湿法刻蚀包括：双面湿法刻蚀和单面湿法刻蚀，优选为双面湿法刻蚀。
7）利用炉管成长栅极氧化层51的方法，在硅片1的沟槽侧壁和底部以及硅片1表面成长栅极氧化层51（如图9所示），并通过低压化学气相沉积法等沉积方法，在栅极氧化层51表面沉积多晶硅（如图10所示），填充满沟槽，从而形成IGBT沟槽型栅极（如图11所示）。
其中，炉管包括：垂直式和水平式的炉管；栅极氧化层的厚度为500埃～5000埃，优选为1000埃；沉积的多晶硅厚度为2000埃～20000埃，优选为10000埃。
按照上述步骤进行，形成的测试图形的硅片扫描电镜（SEM）图，如图12-13所示。图12-13显示，用于光刻设备传送测试通过。其中，双面沟槽工艺完成后背面沟槽的形貌图（SEM），如图14-15所示。由图14-15可知，可以在硅片背面能形成与正面沟槽对称的沟槽填充。
因此，本发明通过在硅片背面形成与硅片正面相对称的沟槽，之后利用炉管成长栅极氧化层和沉积多晶硅的等向性，在硅片正面和背面形成相互对称的栅极，使硅片应力可以正负抵降，从而能改善硅片翘曲度，以形成低应力IGBT沟槽型栅极，避免工艺流程中的传送问题。
Claims (11)
1.一种成长IGBT沟槽型栅极的方法，其特征在于，包括步骤：
1)在硅片的正面和背面上，分别沉积保护膜；
2)翻转硅片，使得硅片背面朝上，在硅片背面进行第一沟槽刻蚀；
3)在硅片背面沉积第一沟槽封口膜，使步骤2)刻蚀的第一沟槽被封口；
4)翻转硅片，使得硅片正面朝上，在硅片正面进行第二沟槽刻蚀；
5)在硅片正面沉积第二沟槽封口膜，使步骤4)刻蚀的第二沟槽被封口；
6)去除硅片背面的第一沟槽封口膜和保护膜，以及去除硅片正面的第二沟槽封口膜和保护膜；
7)在硅片的所述第一沟槽和所述第二沟槽的侧壁和底部以及硅片表面成长栅极氧化层，并在栅极氧化层表面沉积多晶硅，填充满所述第一沟槽和所述第二沟槽，从而形成IGBT沟槽型栅极。
2.如权利要求1所述的方法，其特征在于：所述步骤1)中，沉积的方法包括：通过热氧方式或化学气相沉积法进行沉积；保护膜的材质包括：热氧化膜和化学气相沉积膜；其中，热氧化膜包括：二氧化硅膜；化学气相沉积膜包括：常压化学气相沉积膜、亚常压化学气相沉积膜、等离子增强化学气相沉积膜；保护膜的厚度为1000埃～20000埃；
所述步骤2)中，第一沟槽是通过刻蚀硅片背面沉积的保护膜至硅片表面下一预定深度所形成的。
3.如权利要求2所述的方法，其特征在于：所述步骤1)中，化学气相沉积膜包括：二氧化硅膜和氮化硅膜；
保护膜的厚度为5000埃。
4.如权利要求1所述的方法，其特征在于：所述步骤3)中，沉积的方法包括：化学气相沉积法；
第一沟槽封口膜的材质包括：化学气相沉膜，其中，化学气相沉积膜包括：二氧化硅膜和氮化硅膜；第一沟槽封口膜的厚度为5000埃～50000埃；
所述步骤4)中，第二沟槽是通过刻蚀硅片正面沉积的保护膜至硅片表面下一预定深度所形成的。
5.如权利要求4所述的方法，其特征在于：所述步骤3)中，沉积的方法为等离子增强常压化学气相沉积法；
第一沟槽封口膜的厚度为10000埃。
6.如权利要求1所述的方法，其特征在于：所述步骤5)中，沉积的方法包括：化学气相沉积法；
第二沟槽封口膜的材质包括：化学气相沉积膜；其中，化学气相沉积膜包括：二氧化硅膜和氮化硅膜；
第二沟槽封口膜的厚度为5000埃～50000埃，且第二沟槽封口膜与第一沟槽封口膜的厚度相同。
7.如权利要求6所述的方法，其特征在于：所述步骤5)中，沉积的方法为等离子增强常压CVD沉积法；
第二沟槽封口膜的厚度为10000埃。
8.如权利要求1所述的方法，其特征在于：所述步骤6)中，去除的方法包括：通过湿法刻蚀或干法刻蚀进行去除；
其中，湿法刻蚀包括：双面湿法刻蚀和单面湿法刻蚀。
9.如权利要求8所述的方法，其特征在于：所述湿法刻蚀为双面湿法刻蚀。
10.如权利要求1所述的方法，其特征在于：所述步骤7)中，成长栅极氧化层的方法包括：利用炉管成长栅极氧化层的方法；
栅极氧化层的厚度为500埃～5000埃；
沉积多晶硅的方法包括：低压化学气相沉积法；多晶硅的厚度为2000埃～20000埃。
11.如权利要求10所述的方法，其特征在于：所述炉管包括：垂直式和水平式的炉管；
栅极氧化层的厚度为1000埃；
多晶硅的厚度为10000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310354099.0A CN104377123B (zh) | 2013-08-14 | 2013-08-14 | 成长低应力igbt沟槽型栅极的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310354099.0A CN104377123B (zh) | 2013-08-14 | 2013-08-14 | 成长低应力igbt沟槽型栅极的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104377123A CN104377123A (zh) | 2015-02-25 |
| CN104377123B true CN104377123B (zh) | 2017-03-29 |
Family
ID=52555964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310354099.0A Active CN104377123B (zh) | 2013-08-14 | 2013-08-14 | 成长低应力igbt沟槽型栅极的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104377123B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108987250B (zh) * | 2017-06-02 | 2021-08-17 | 上海新昇半导体科技有限公司 | 衬底及其制作方法 |
| CN107968039A (zh) * | 2017-11-21 | 2018-04-27 | 长江存储科技有限责任公司 | 改善晶元表面应力的方法 |
| CN113964023B (zh) * | 2021-12-21 | 2022-03-04 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
| CN116110804B (zh) * | 2023-04-12 | 2023-07-21 | 粤芯半导体技术股份有限公司 | 半导体器件的制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522333A (zh) * | 2012-01-09 | 2012-06-27 | 薛列龙 | 一种平面型双向触发二极管芯片制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4479052B2 (ja) * | 2000-05-09 | 2010-06-09 | 富士電機システムズ株式会社 | 半導体装置 |
| JP5251102B2 (ja) * | 2007-12-10 | 2013-07-31 | 株式会社デンソー | 半導体装置 |
| JP2010251517A (ja) * | 2009-04-15 | 2010-11-04 | Tokyo Electric Power Co Inc:The | パワー半導体素子 |
-
2013
- 2013-08-14 CN CN201310354099.0A patent/CN104377123B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522333A (zh) * | 2012-01-09 | 2012-06-27 | 薛列龙 | 一种平面型双向触发二极管芯片制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104377123A (zh) | 2015-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN104377123B (zh) | 成长低应力igbt沟槽型栅极的方法 | |
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN104282542B (zh) | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 | |
| CN109768079A (zh) | 一种hemt外延结构及其制备方法 | |
| CN105118775B (zh) | 屏蔽栅晶体管形成方法 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN108573867B (zh) | 硅深孔刻蚀方法 | |
| CN106486355B (zh) | 一种InGaP的湿法刻蚀方法 | |
| CN103854964B (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| CN103928386B (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN101640175B (zh) | 半导体结构的制造方法 | |
| CN104282550B (zh) | 肖特基二极管的制造方法 | |
| CN103035520A (zh) | Igbt器件的制作方法 | |
| CN101692434B (zh) | 绝缘体上硅的深槽隔离结构的填充方法 | |
| CN109326519A (zh) | 一种倾角硅槽刻蚀工艺 | |
| WO2019007346A1 (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| CN105448722A (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| CN104347490A (zh) | 硅通孔填充的方法 | |
| CN103035500A (zh) | 沟槽栅的形成方法 | |
| CN103413778B (zh) | 隔离结构的形成方法 | |
| CN106531683A (zh) | 一种绝缘体上半导体材料衬底结构及其制备方法 | |
| CN102130161A (zh) | 功率场效应管及其制造方法 | |
| CN108977887A (zh) | 单晶氮化铟的生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |