CN104282542B - 解决超级结产品保护环场氧侧壁多晶硅残留的方法 - Google Patents
解决超级结产品保护环场氧侧壁多晶硅残留的方法 Download PDFInfo
- Publication number
- CN104282542B CN104282542B CN201310285072.0A CN201310285072A CN104282542B CN 104282542 B CN104282542 B CN 104282542B CN 201310285072 A CN201310285072 A CN 201310285072A CN 104282542 B CN104282542 B CN 104282542B
- Authority
- CN
- China
- Prior art keywords
- protection ring
- ring field
- field oxygen
- side wall
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 80
- 229910052760 oxygen Inorganic materials 0.000 title claims abstract description 80
- 239000001301 oxygen Substances 0.000 title claims abstract description 80
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 37
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000280 densification Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 3
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000013049 sediment Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 6000~8000 angstroms Chemical compound 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种解决超级结产品保护环场氧侧壁多晶硅残留的方法,包括:1)在外延衬底上生长保护环场氧后,用光刻胶定义出保护环场氧区域,刻蚀出保护环场氧侧壁;2)去除光刻胶,在外延衬底和保护环场氧的表面淀积二氧化硅;3)刻蚀二氧化硅,仅在保护环场氧侧壁上形成一层二氧化硅侧墙;4)生长栅极氧化膜,并通过生长栅极氧化膜的生长工艺使二氧化硅侧墙致密化;5)淀积栅极多晶硅;6)通过光刻胶曝光和刻蚀,刻出多晶硅栅极,并去除保护环场氧侧壁的多晶硅残留。本发明解决了传统工艺中多晶硅在场氧侧壁上因纵向厚度过厚而无法在多晶硅刻蚀时去除干净的问题。
Description
技术领域
本发明涉及一种半导体集成电路领域中的解决多晶硅残留的方法,特别是涉及一种解决超级结产品保护环场氧侧壁多晶硅残留的方法。
背景技术
MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。典型的超级结产品以平面栅型超级结MOSFET为主。超级结MOSFET能在不降低器件耐压能力的情况下,降低了导通电阻,使其可以产生具有每单位面积更低的导通电阻。
然而,由于超级结MOSFET需要在保护环区域生长一层厚场氧,其经过干法和湿法刻蚀之后的保护环场氧侧壁的坡度仍比较陡直,使后续淀积在场氧侧壁上多晶硅的纵向厚度很厚,无法在正常的多晶硅刻蚀时去除,即不利于多晶硅刻蚀,易在保护环场氧侧壁形成多晶硅残留(如图1所示),影响器件的可靠性。
发明内容
本发明要解决的技术问题是提供一种解决超级结产品保护环场氧侧壁多晶硅残留的方法。该方法利用氧化膜侧墙工艺来减缓保护环场氧侧壁的坡度,从而减小后续淀积在场氧侧壁上多晶硅的纵向厚度,解决了传统工艺中多晶硅在场氧侧壁上因纵向厚度过厚而无法在多晶硅刻蚀时去除干净的问题。
为解决上述技术问题,本发明的解决超级结产品保护环场氧侧壁多晶硅残留的方法,包括步骤:
1)在外延衬底上生长保护环场氧后,用光刻胶定义出保护环场氧区域,刻蚀出保护环场氧侧壁;
2)去除光刻胶,在外延衬底和保护环场氧的表面淀积一层二氧化硅;
3)刻蚀(回刻)步骤2)淀积的二氧化硅,可仅在保护环场氧侧壁上形成一层二氧化硅侧墙;
4)在外延衬底、二氧化硅侧墙和保护环场氧的表面,生长栅极氧化膜,并通过生长栅极氧化膜的生长工艺使二氧化硅侧墙致密化;
5)在栅极氧化膜表面,淀积栅极多晶硅,其中,在二氧化硅侧墙表面上方形成纵向厚度低于两倍淀积厚度的多晶硅;
6)通过光刻胶曝光和刻蚀,刻出多晶硅栅极,并去除保护环场氧侧壁的多晶硅残留。
所述步骤1)中,刻蚀的方法为干法和湿法刻蚀相结合的刻蚀方法;所述保护环场氧侧壁是具有一定斜角但整体形貌仍比较陡直,如对于6000~8000埃的保护环场氧,经刻蚀之后,保护环场氧侧壁的斜角为68~72°。
所述步骤2)中,淀积的方法,包括:化学气相淀积;二氧化硅的厚度不低于栅极多晶硅的膜厚。
所述步骤3)中,刻蚀的方法为干法刻蚀;所述二氧化硅侧墙是一层坡度低于60°的二氧化硅侧墙。
所述步骤4)中,生长栅极氧化膜中的生长工艺包括:热氧工艺。
所述步骤5)中,淀积栅极多晶硅的方法,包括:化学气相淀积。
所述步骤6)中,刻蚀的方法,包括:带过刻蚀量的干法刻蚀。
本发明在现有超级结产品的传统工艺基础上,通过在保护环场氧刻蚀完之后,淀积一层二氧化硅,其厚度要求不低于栅极多晶硅的膜厚,然后,利用干法刻蚀回刻掉之前淀积上去的二氧化硅,在原本陡直的保护环场氧侧壁再形成一层坡度较缓的二氧化硅侧墙,即通过在保护环场氧刻蚀之后增加化学气相淀积二氧化硅和二氧化硅回刻工序,在保护环场氧侧壁再形成一层侧墙,将保护环场氧侧壁坡度做缓,以减小淀积在保护环场氧侧壁上多晶硅栅的纵向厚度,从而在多晶硅刻蚀时将保护环场氧侧壁的多晶硅去除干净,提高产品的终端性能和可靠性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是保护环场氧侧壁存在多晶硅残留的SEM(扫描电镜)图;
图2是保护环场氧曝光、刻蚀后的示意图;
图3是化学气相淀积二氧化硅后的示意图;
图4是干法回刻二氧化硅后的示意图;
图5是生长栅极氧化膜后的示意图;
图6是淀积多晶硅后的示意图;
图7是多晶硅栅曝光、刻蚀后的示意图。
图中附图标记说明如下:
1为外延衬底,2为保护环场氧,21为保护环场氧侧壁,3为光刻胶,4为化学气相淀积的二氧化硅,41为二氧化硅侧墙,5为栅极氧化膜,6为栅极多晶硅。
具体实施方式
本发明的解决超级结产品保护环场氧侧壁多晶硅残留的方法,包括步骤:
1)按常规的生长工艺(如热氧工艺)在外延衬底1上生长一层保护环场氧2后,用光刻胶3定义出保护环场氧2区域,并采用干法和湿法刻蚀相结合的刻蚀方法,刻蚀出保护环场氧侧壁21(如图2所示);
其中,保护环场氧侧壁21是具有一定斜角但整体形貌仍比较陡直,如对于6000~8000埃的保护环场氧2,经刻蚀之后,保护环场氧侧壁21的斜角约为68~72°;
2)去除光刻胶3,在外延衬底1和保护环场氧2的表面,经化学气相淀积法淀积一层二氧化硅4(如图3所示);
其中,二氧化硅4的厚度不低于栅极多晶硅6的膜厚。
3)干法刻蚀(回刻)步骤2)淀积的二氧化硅4,可仅在保护环场氧侧壁21上形成一层坡度低于60°的二氧化硅侧墙41(如图4所示),即在原本的保护环场氧侧壁21上形成一层坡度较缓的侧墙;
如通过回刻4000埃的二氧化硅4,可以在原本70°的保护环场氧侧壁21上形成约55°的二氧化硅侧墙41;
4)在外延衬底1、二氧化硅侧墙41和保护环场氧2的表面,经常规的热氧工艺生长栅极氧化膜5,并通过生长栅极氧化膜5的生长工艺(热氧工艺)使二氧化硅侧墙41致密化(如图5所示);
5)在栅极氧化膜5表面,经化学气相淀积法淀积栅极多晶硅6(如图6所示),其中,在坡度低于60°的二氧化硅侧墙41表面形成纵向厚度低于两倍淀积厚度的多晶硅,如淀积4000埃的栅极多晶硅6,则在二氧化硅侧墙41表面形成纵向厚度低于8000埃的多晶硅;
6)通过光刻胶曝光和带有少量过刻蚀量的干法刻蚀,刻出多晶硅栅极,并利用过刻蚀量去除保护环场氧2侧壁的多晶硅残留(如图7所示)。
按照上述步骤进行操作后,本发明在保护环场氧2刻蚀完之后,通过氧化膜侧墙工艺使保护环场氧的侧壁坡度变缓,减小了后续淀积在保护环场氧侧壁21上多晶硅的纵向厚度,从而确保在多晶硅刻蚀时将保护环场氧侧壁21的多晶硅去除干净。
Claims (7)
1.一种解决超级结产品保护环场氧侧壁多晶硅残留的方法,其特征在于,包括步骤:
1)在外延衬底上生长保护环场氧后,用光刻胶定义出保护环场氧区域,刻蚀出保护环场氧侧壁;
2)去除光刻胶,在外延衬底和保护环场氧的表面淀积一层二氧化硅;
3)刻蚀步骤2)淀积的二氧化硅,仅在保护环场氧侧壁上形成一层坡度低于60°的二氧化硅侧墙;
4)在外延衬底、二氧化硅侧墙和保护环场氧的表面,生长栅极氧化膜,并通过生长栅极氧化膜的生长工艺使二氧化硅侧墙致密化;
5)在栅极氧化膜表面,淀积栅极多晶硅,其中,在二氧化硅侧墙表面上方形成纵向厚度低于两倍淀积厚度的多晶硅;
6)通过光刻胶曝光和刻蚀,刻出多晶硅栅极,并去除保护环场氧侧壁的多晶硅残留。
2.如权利要求1所述的解决超级结产品保护环场氧侧壁多晶硅残留的方法,其特征在于:所述步骤1)中,刻蚀的方法为干法和湿法刻蚀相结合的刻蚀方法;
所述保护环场氧侧壁中,对于厚度在6000~8000埃的保护环场氧,经刻蚀之后,保护环场氧侧壁的斜角为68~72°。
3.如权利要求1所述的解决超级结产品保护环场氧侧壁多晶硅残留的方法,其特征在于:所述步骤2)中,淀积的方法,包括:化学气相淀积;
二氧化硅的厚度不低于栅极多晶硅的膜厚。
4.如权利要求1所述的解决超级结产品保护环场氧侧壁多晶硅残留的方法,其特征在于:所述步骤3)中,刻蚀的方法为干法刻蚀。
5.如权利要求1所述的解决超级结产品保护环场氧侧壁多晶硅残留的方法,其特征在于:所述步骤4)中,生长栅极氧化膜中的生长工艺包括:热氧工艺。
6.如权利要求1所述的解决超级结产品保护环场氧侧壁多晶硅残留的方法,其特征在于:所述步骤5)中,淀积栅极多晶硅的方法,包括:化学气相淀积。
7.如权利要求1所述的解决超级结产品保护环场氧侧壁多晶硅残留的方法,其特征在于:所述步骤6)中,刻蚀的方法,包括:带过刻蚀量的干法刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310285072.0A CN104282542B (zh) | 2013-07-08 | 2013-07-08 | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310285072.0A CN104282542B (zh) | 2013-07-08 | 2013-07-08 | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104282542A CN104282542A (zh) | 2015-01-14 |
CN104282542B true CN104282542B (zh) | 2017-03-29 |
Family
ID=52257326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310285072.0A Active CN104282542B (zh) | 2013-07-08 | 2013-07-08 | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104282542B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108109911A (zh) * | 2016-11-24 | 2018-06-01 | 上海新微技术研发中心有限公司 | 一种形成倾斜的坡面结构的方法 |
CN106783585A (zh) * | 2016-12-26 | 2017-05-31 | 苏州工业园区纳米产业技术研究院有限公司 | 基于台阶结构的刻蚀方法 |
CN106629573B (zh) * | 2016-12-29 | 2018-11-09 | 上海集成电路研发中心有限公司 | 改善台阶侧壁的薄膜刻蚀不完全的结构及方法 |
CN108269739B (zh) * | 2016-12-30 | 2021-06-04 | 无锡华润上华科技有限公司 | 多晶硅栅极的形成方法 |
CN108376646B (zh) * | 2017-12-14 | 2020-10-02 | 上海集成电路研发中心有限公司 | 一种半导体器件制程中的台阶的图形化方法 |
CN109148280A (zh) * | 2018-07-11 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 改善多晶硅台阶侧面金属残留的方法 |
CN111524801B (zh) * | 2020-04-17 | 2023-05-02 | 华虹半导体(无锡)有限公司 | 高压场板的形成方法 |
CN114975607A (zh) * | 2021-02-18 | 2022-08-30 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0856886B1 (en) * | 1997-01-31 | 2003-06-25 | STMicroelectronics S.r.l. | Process for forming an edge structure to seal integrated electronic devices, and corresponding device |
US6391698B1 (en) * | 1999-02-26 | 2002-05-21 | United Microelectronics Corp. | Forming complementary metal-oxide semiconductor with gradient doped source/drain |
CN102136422A (zh) * | 2010-01-21 | 2011-07-27 | 上海华虹Nec电子有限公司 | 改善发射极与基极多晶硅侧墙隔离的方法 |
-
2013
- 2013-07-08 CN CN201310285072.0A patent/CN104282542B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104282542A (zh) | 2015-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104282542B (zh) | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 | |
US7547637B2 (en) | Methods for patterning a semiconductor film | |
TWI565074B (zh) | 半導體結構與其製備方法 | |
TW201820631A (zh) | 半導體裝置 | |
CN106206307A (zh) | 半导体结构及其形成方法 | |
CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
CN106486365B (zh) | 半导体器件的形成方法 | |
CN103972076A (zh) | 一种自对准双层图形的形成方法 | |
CN102446724B (zh) | 一种制作栅极的方法 | |
CN106206313A (zh) | 半导体器件结构及其制造方法 | |
CN109103091B (zh) | Ga2O3基MOSFET器件的外延层转移方法 | |
CN110808208B (zh) | 一种t型纳米栅的制备方法 | |
CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
CN101339902B (zh) | 高压半导体器件及其制造方法 | |
CN104377123B (zh) | 成长低应力igbt沟槽型栅极的方法 | |
CN104425228A (zh) | 多晶硅栅极的形成方法 | |
CN103676491A (zh) | 降低电子束光刻时光刻胶粗糙度的方法 | |
CN103531476B (zh) | 半导体器件制造方法 | |
CN104637799B (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
CN105336585A (zh) | 刻蚀方法和互连结构的形成方法 | |
CN102176430A (zh) | 消除栅极侧壁再沉积的方法和半导体器件 | |
CN106504984B (zh) | 半导体器件的制备方法 | |
CN103972078A (zh) | 一种自对准双层图形的形成方法 | |
CN103928313A (zh) | 一种小尺寸图形的制作方法 | |
CN108470745A (zh) | 图像传感器及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |