CN104376818B - 液晶显示器及其栅极驱动器 - Google Patents

Abstract

一种液晶显示器及其栅极驱动器。栅极驱动器包括第一输出单元、第二输出单元、第一计数器、第二计数器及多工单元。第一计数器根据第一起始信号及极性信号计数时钟信号以控制第一输出单元输出奇数栅极驱动信号。第二计数器根据第二起始信号及极性信号计数时钟信号以控制第二输出单元输出偶数栅极驱动信号。多工单元选择性地将极性信号输出至第一计数器或第二计数器。

Description

液晶显示器及其栅极驱动器

技术领域

本发明是有关于一种电子装置，且特别是有关于一种液晶显示器及其栅极驱动器。

背景技术

由于液晶显示(Liquid Crystal Display,LCD)装置具有耗电量低、发热量少、重量轻及非辐射性等特性，因此被使用于各式各样的电子产品中，并且逐渐地取代传统的阴极射线管(Cathode Ray Tube,CRT)显示装置。液晶显示装置的液晶分子有一种特性，就是不能够一直固定驱动在同一极性电压不变。否则时间一久，即使将此电压取消掉，液晶分子会因为特性的破坏而无法再因应电场的变化来转动。因此每隔一段时间就必须将电压极性改变，以避免液晶分子的特性遭到破坏。

目前常见的液晶显示面板可分为常规像素(Normal Pixel)阵列及翻转像素(FlipPixel)阵列。常规像素阵列的极性变换方式是采1＋2线反转(Line Inversion)，而翻转像素阵列的极性变换方式是实行反转(Column Inversion)。然而，翻转像素阵列的开口率较低，而1＋2线反转的极性变换方式的耗电量较大。因此，如何同时兼具高开口率及低耗电量即成为一个相当重要的课题。

发明内容

本发明是有关于一种液晶显示器及其栅极驱动器。

根据本发明，提出一种液晶显示器。液晶显示器包括奇数扫描线、偶数扫描线、常规像素(Normal Pixel)阵列、数据线、数据驱动器、栅极驱动器及时序控制器。常规像素阵列包括奇数列像素及偶数列像素。奇数列像素是受控于奇数扫描线，且偶数列像素是受控于偶数扫描线。奇数列像素与偶数列像素相邻且位于同一行。数据线连接奇数列像素及偶数列像素。数据驱动器连接数据线。栅极驱动器根据时钟信号、第一起始信号及极性信号输出奇数栅极驱动信号至奇数扫描线，并根据时钟信号、第二起始信号及极性信号输出偶数栅极驱动信号至偶数扫描线。时序控制器提供时钟信号及极性信号。

根据本发明，提出一种栅极驱动器。栅极驱动器包括第一输出单元、第二输出单元、第一计数器、第二计数器及多工单元。第一计数器根据第一起始信号及极性信号计数时钟信号以控制第一输出单元输出奇数栅极驱动信号。第二计数器根据第二起始信号及极性信号计数时钟信号以控制第二输出单元输出偶数栅极驱动信号。多工单元选择性地将极性信号输出至第一计数器或第二计数器。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示为依照第一实施例的一种液晶显示器的示意图。

图2绘示为扫描线、数据线、奇数列像素及偶数列像素的局部示意图。

图3绘示为依照第一实施例的一种栅极驱动器的示意图。

图4绘示为依照第一实施例的一种信号时序图。

图5绘示为依照第二实施例的一种信号时序图。

图6绘示为依照第三实施例的一种信号时序图。

[标号说明]

1：液晶显示器 11：奇数扫描线

12：偶数扫描线 13：常规像素阵列

14：数据线 15：数据驱动器

17：时序控制器 131：奇数列像素

132：偶数列像素 161：第一输出单元

162：第二输出单元 163：第一计数器

164：第二计数器 165：多工单元

GD_1～DG_i：栅极驱动器

G(1)、G(3)、G(5)、…、G(2N-1)：奇数栅极驱动信号

G(2)、G(4)、G(6)、…、G(2N)：偶数栅极驱动信号

LD：闩锁致能信号 STV：起始信号

STV1R：第一起始信号 STV2R：第二起始信号

STV1L：第三起始信号 STV2L：第四起始信号

CKV：时钟信号 POL：极性信号

P(1)～P(n)：时钟 H：第一电平

L：第二电平 JUMP：跳跃信号

Tf：画面时间 Ta、Tb：时段

具体实施方式

第一实施例

请同时参照图1及图2，图1绘示为依照第一实施例的一种液晶显示器的示意图，图2绘示为扫描线、数据线、奇数列像素及偶数列像素的局部示意图。液晶显示器1包括奇数扫描线11、偶数扫描线12、常规像素(Normal Pixel)阵列13、数据线14、数据驱动器15、栅极驱动器GD_1～DG_i及时序控制器17，i是大于1的正整数。栅极驱动器GD_2为栅极驱动器GD_1的下一级，栅极驱动器GD_3为栅极驱动器GD_2的下一级。以此类推，栅极驱动器GD_i为栅极驱动器GD_i-1的下一级。常规像素阵列13包括奇数列像素131及偶数列像素132。奇数列像素131是受控于奇数扫描线11其中之一，且偶数列像素132是受控于偶数扫描线12其中之一。相邻且位于同一行的奇数列像素131与偶数列像素132连接至相同的数据线14。

各栅极驱动器GD_1～DG_i根据时钟信号CKV、第一起始信号STVR1及极性信号POL输出多个奇数栅极驱动信号G(1)、G(3)、G(5)、…、G(2N-1)至奇数扫描线11，并根据时钟信号CKV、第二起始信号STVR2及极性信号POL输出偶数栅极驱动信号G(2)、G(4)、G(6)、…、G(2N)至偶数扫描线12。其中，N是大于1的正整数。时序控制器17提供闩锁致能信号LD、起始信号STV、时钟信号CKV及极性信号POL。起始信号STV可以作为位于第一级的栅极驱动器GD_1的第一起始信号STV1R及第二起始信号STV2R。前述时序控制器17可以调整极性信号POL以控制栅极驱动器16改变奇数栅极驱动信号G(1)、G(3)、G(5)、…、G(2N-1)及偶数栅极驱动信号G(2)、G(4)、G(6)、…、G(2N)的输出顺序。

请参照图1及图3，图3绘示为依照第一实施例的一种栅极驱动器的示意图。前述栅极驱动器GD_1～DG_i于图3是以栅极驱动器16为例说明。栅极驱动器16包括第一输出单元161、第二输出单元162、第一计数器163、第二计数器164及多工单元165。第一计数器163例如为正向计数、反向计数或跳跃计数，且第二计数器164例如为正向计数、反向计数或跳跃计数。

第一计数器163根据第一起始信号STV1R及极性信号POL计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(1)、G(3)、G(5)、…、G(2N-1)。第二计数器164根据第二起始信号STV2R及极性信号POL计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(2)、G(4)、G(6)、…、G(2N)。多工单元165选择性地将极性信号POL输出第一计数器163或第二计数器164。

第一计数器163根据第一起始信号STV1R及极性信号POL输出第三起始信号STV1L至下一级的栅极驱动器，第三起始信号STV1L用以关闭及重置本级的第一计数器163，并唤醒下一级的第一计数器163。第二计数器164根据第二起始信号STV2R及极性信号POL输出第四起始信号STV2L至下一级的栅极驱动器，第四起始信号STV2L用以关闭及重置本级的第二计数器164，并唤醒下一级的栅极驱动器的第二计数器164。

举例来说，栅极驱动器GD_1的第一计数器163根据第一起始信号STV1R及极性信号POL输出第三起始信号STV1L至栅极驱动器GD_2，第三起始信号STV1L用以关闭及重置栅极驱动器GD_1的第一计数器163，并唤醒栅极驱动器GD_2的第一计数器163。第二计数器164根据第二起始信号STV2R及极性信号POL输出第四起始信号STV2L至栅极驱动器GD_2，第四起始信号用以关闭及重置栅极驱动器GD_1的第二计数器164，并唤醒栅极驱动器GD_2的第二计数器164。

请参照图1、图3及图4，图4绘示为依照第一实施例的一种信号时序图。举例来说，第一计数器163及第二计数器164是正向计数。当栅极驱动器GD_1收到起始信号STV且极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_1的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(1)、G(3)、G(5)、G(7)、G(9)及G(11)。其中，时钟信号CKV包括第1个时钟P(1)～第N个时钟P(N)，且第一电平H大于第二电平L。接着，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_1的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(2)、G(4)、G(6)、G(8)、G(10)及G(12)。

跟着，当极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_1的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(13)、G(15)、G(17)及G(19)。然后，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_1的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(14)、G(16)、G(18)、G(20)及G(22)。

接着，当极性信号POL由第二电平L改变为第一电平H后，第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(21)、…、G(2N-3)、G(2N-1)及G(1)。当第一计数器163计数时钟信号CKV的第N个时钟P(N)时，输出第三起始信号STV1L作为栅极驱动器GD_2的第一起始信号STV1R。第三起始信号STV1L用以关闭及重置栅极驱动器GD_1的第一计数器163，并唤醒栅极驱动器GD_2的第一计数器163。栅极驱动器GD_2的第一计数器163开始计数时钟信号CKV。栅极驱动器GD_2的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(1)。

跟着，当极性信号POL由第一电平H改变为第二电平L后，第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(24)、…、G(2N-2)及G(2N)。当栅极驱动器GD_2的第二计数器164计数时钟信号CKV的第N个时钟P(N)时，输出第四起始信号STV2L作为栅极驱动器GD_2的第一起始信号STV2R。第四起始信号STV2L用以关闭及重置栅极驱动器GD_1的第二计数器164，并唤醒栅极驱动器GD_2的第二计数器164。栅极驱动器GD_2的第二计数器164开始计数时钟信号CKV。栅极驱动器GD_2的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(2)、G(4)及G(6)。

然后，当极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_2的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(3)、G(5)、G(7)及G(9)。接着，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_2的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(8)、G(10)、…、G(2N-4)。跟着，当极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_2的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(11)、…、G(2N-3)及G(2N-1)。

当栅极驱动器GD_2的第一计数器163计数时钟信号CKV的第N个时钟P(N)时，输出第三起始信号STV1L作为栅极驱动器GD_3的第一起始信号STV1R。第三起始信号STV1L用以关闭及重置栅极驱动器GD_2的第一计数器163，并唤醒栅极驱动器GD_3的第一计数器163。接着，栅极驱动器GD_2的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(2N-2)及G(2N)。当栅极驱动器GD_2的第二计数器164计数时钟信号CKV的第N个时钟P(N)时，输出第四起始信号STV2L作为栅极驱动器GD_3的第二起始信号STV2R。以此类推，可得栅极驱动器GD_3～DG_i的奇数栅极驱动信号G(1)、G(3)、G(5)、…、G(2N-1)与偶数栅极驱动信号G(2)、G(4)、G(6)、…、G(2N)的输出顺序。

第二实施例

请参照图1、图3及图5，图5绘示为依照第二实施例的一种信号时序图。第二实施例与第一实施例主要不同之处在于第二实施例的第一计数器163是反向计数，且第二计数器164是正向计数。当栅极驱动器GD_1收到起始信号STV且极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_1的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(2N-1)、G(2N-3)、G(2N-5)、G(2N-7)、G(2N-9)及G(2N-11)。接着，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_1的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(2)、G(4)、G(6)、G(8)、G(10)及G(12)。

跟着，当极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_1的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(2N-13)、G(2N-15)、G(2N-17)及G(2N-19)。然后，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_1的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(14)、G(16)、G(18)、G(20)及G(22)。

接着，当极性信号POL由第二电平L改变为第一电平H后，第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(2N-21)、…、G(3)及G(1)。当第一计数器163计数时钟信号CKV的第N个时钟P(N)时，输出第三起始信号STV1L作为栅极驱动器GD_2的第一起始信号STV1R。第三起始信号STV1L用以关闭及重置栅极驱动器GD_1的第一计数器163，并唤醒栅极驱动器GD_2的第一计数器163。栅极驱动器GD_2的第一计数器163开始计数时钟信号CKV。栅极驱动器GD_2的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(2N-1)。

跟着，当极性信号POL由第一电平H改变为第二电平L后，第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(24)、…、G(2N-2)及G(2N)。当栅极驱动器GD_2的第二计数器164计数时钟信号CKV的第N个时钟P(N)时，输出第四起始信号STV2L作为栅极驱动器GD_2的第一起始信号STV2R。第四起始信号STV2L用以关闭及重置栅极驱动器GD_1的第二计数器164，并唤醒栅极驱动器GD_2的第二计数器164。栅极驱动器GD_2的第二计数器164开始计数时钟信号CKV。栅极驱动器GD_2的第二计数器164计数时钟信号CKV以控制第二输出单元162重新输出偶数栅极驱动信号G(2)。

第三实施例

请参照图1、图3及图6，图6绘示为依照第三实施例的一种信号时序图。第三实施例与第一实施例主要不同之处在于第三实施例的第一计数器163及第二计数器164是跳跃计数。画面时间Tf包括时段Ta及时段Tb。时段Ta为画面时间Tf的二分之一，且时段Tb为画面时间Tf的二分之一。于时段Ta，跳跃信号JUMP等于第二电平L。于时段Tb，跳跃信号JUMP等于第一电平H。

于时段Ta，当极性信号POL由第二电平L改变为第一电平H后且跳跃信号JUMP等于第二电平L，第一计数器163计数时钟信号CKV以控制第一输出单元161输出第4n-3个栅极驱动信号。当极性信号POL由第一电平H改变为第二电平L后且跳跃信号等于第二电平L，第二计数器164计数时钟信号CKV以控制第二输出单元162输出第4n-2个栅极驱动信号。其中，n为大于1的正整数。

于时段Tb，当极性信号POL由第二电平L改变为第一电平H后且跳跃信号JUMP等于第一电平H，第一计数器163计数时钟信号CKV以控制第一输出单元161输出第4n-1个栅极驱动信号。当极性信号POL由第一电平H改变为第二电平L后且跳跃信号JUMP等于第一电平H，第二计数器164计数时钟信号CKV以控制第二输出单元162输出第4n个栅极驱动信号。

举例来说，于时段Ta，当栅极驱动器GD_1收到起始信号STV且极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_1的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(1)、G(5)、G(9)、G(13)、G(17)及G(21)。接着，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_1的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(2)、G(6)、G(10)、G(14)、G(18)及G(22)。

跟着，当极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_1的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(25)、G(29)、G(33)及G(37)。然后，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_1的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(26)、G(30)、G(34)、G(38)及G(42)。

接着，当极性信号POL由第二电平L改变为第一电平H后，第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(41)、…、G(4N-7)及G(4N-3)。当第一计数器163计数时钟信号CKV的第N个时钟P(N)时，输出第三起始信号STV1L作为栅极驱动器GD_2的第一起始信号STV1R。第三起始信号STV1L用以关闭及重置栅极驱动器GD_1的第一计数器163，并唤醒栅极驱动器GD_2的第一计数器163。栅极驱动器GD_2的第一计数器163开始计数时钟信号CKV。栅极驱动器GD_2的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(1)。

跟着，当极性信号POL由第一电平H改变为第二电平L后，第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(46)、…、G(4N-6)及G(4N-2)。当栅极驱动器GD_2的第二计数器164计数时钟信号CKV的第N个时钟P(N)时，输出第四起始信号STV2L作为栅极驱动器GD_2的第一起始信号STV2R。第四起始信号STV2L用以关闭及重置栅极驱动器GD_1的第二计数器164，并唤醒栅极驱动器GD_2的第二计数器164。栅极驱动器GD_2的第二计数器164开始计数时钟信号CKV。栅极驱动器GD_2的第二计数器164计数时钟信号CKV以控制第二输出单元162重新输出偶数栅极驱动信号G(2)。

于时段Tb，当栅极驱动器GD_1收到起始信号STV且极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_1的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(3)、G(7)、G(11)、G(15)、G(19)及G(23)。接着，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_1的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(4)、G(8)、G(12)、G(16)、G(20)及G(24)。

跟着，当极性信号POL由第二电平L改变为第一电平H后，栅极驱动器GD_1的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(27)、G(31)、G(35)及G(39)。然后，当极性信号POL由第一电平H改变为第二电平L后，栅极驱动器GD_1的第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(28)、G(32)、G(36)、G(40)及G(44)。

接着，当极性信号POL由第二电平L改变为第一电平H后，第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(43)、…、G(4N-5)及G(4N-1)。当第一计数器163计数时钟信号CKV的第N个时钟P(N)时，输出第三起始信号STV1L作为栅极驱动器GD_2的第一起始信号STV1R。第三起始信号STV1L用以关闭及重置栅极驱动器GD_1的第一计数器163，并唤醒栅极驱动器GD_2的第一计数器163。栅极驱动器GD_2的第一计数器163开始计数时钟信号CKV。栅极驱动器GD_2的第一计数器163计数时钟信号CKV以控制第一输出单元161输出奇数栅极驱动信号G(3)。

跟着，当极性信号POL由第一电平H改变为第二电平L后，第二计数器164计数时钟信号CKV以控制第二输出单元162输出偶数栅极驱动信号G(48)、…、G(4N-4)及G(4N)。当栅极驱动器GD_2的第一计数器163计数时钟信号CKV的第N个时钟P(N)时，输出第四起始信号STV2L作为栅极驱动器GD_2的第一起始信号STV2R。第四起始信号STV2L用以关闭及重置栅极驱动器GD_1的第二计数器164，并唤醒栅极驱动器GD_2的第二计数器164。栅极驱动器GD_2的第二计数器164开始计数时钟信号CKV。栅极驱动器GD_2的第二计数器164计数时钟信号CKV以控制第二输出单元162重新输出偶数栅极驱动信号G(4)。

前述液晶显示器及其栅极驱动器所应用的像素阵列可采用常规像素阵列以提高开口率。此外，前述液晶显示器及其栅极驱动器所应用的数据驱动器可采用行反转(column)的驱动方式来驱动常规像素阵列以减少耗电量。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (19)

1.一种栅极驱动器，包括：

一第一输出单元；

一第二输出单元；

一第一计数器，用以根据一第一起始信号及一极性信号计数一时钟信号以控制该第一输出单元输出多个奇数栅极驱动信号；

一第二计数器，用以根据一第二起始信号及该极性信号计数该时钟信号以控制该第二输出单元输出多个偶数栅极驱动信号；以及

一多工单元，用以选择性地将该极性信号输出至该第一计数器或该第二计数器。

2.根据权利要求1所述的栅极驱动器，其中该多个奇数栅极驱动信号及该多个偶数栅极驱动信号的输出顺序是受控于该极性信号。

3.根据权利要求1所述的栅极驱动器，其中当该极性信号由一第二电平改变为一第一电平后，该第一计数器计数该时钟信号以控制该第一输出单元输出该多个奇数栅极驱动信号，当该极性信号由该第一电平改变为该第二电平后，该第二计数器计数该时钟信号以控制该第二输出单元输出该多个偶数栅极驱动信号，该第一电平大于该第二电平。

4.根据权利要求1所述的栅极驱动器，其中该第一计数器根据该第一起始信号及该极性信号输出一第三起始信号至一另一栅极驱动器，该另一栅极驱动器为该栅极驱动器的下一级。

5.根据权利要求4所述的栅极驱动器，其中该第二计数器根据该第二起始信号及该极性信号输出一第四起始信号至一另一栅极驱动器，该另一栅极驱动器为该栅极驱动器的下一级。

6.根据权利要求1所述的栅极驱动器，其中该多个奇数栅极驱动信号包括一第4n-3个栅极驱动信号，该多个偶数栅极驱动信号包括一第4n-2个栅极驱动信号，n为大于1的正整数，当该极性信号由一第二电平改变为一第一电平后且一跳跃信号等于该第二电平，该第一计数器计数该时钟信号以控制该第一输出单元输出该第4n-3个栅极驱动信号，当该极性信号由该第一电平改变为该第二电平后且该跳跃信号等于该第二电平，该第二计数器计数该时钟信号以控制该第二输出单元输出该第4n-2个栅极驱动信号，该第一电平大于该第二电平。

7.根据权利要求1所述的栅极驱动器，其中该多个奇数栅极驱动信号包括一第4n-1个栅极驱动信号，该多个偶数栅极驱动信号包括一第4n个栅极驱动信号，n为大于1的正整数，当该极性信号由一第二电平改变为一第一电平后且一跳跃信号等于一第一电平，该第一计数器计数该时钟信号以控制该第一输出单元输出该第4n-1个栅极驱动信号，当该极性信号由该第一电平改变为该第二电平后且该跳跃信号等于该第一电平，该第二计数器计数该时钟信号以控制该第二输出单元输出该第4n个栅极驱动信号，该第一电平大于该第二电平。

8.根据权利要求1所述的栅极驱动器，其中该第一计数器为正向计数、反向计数或跳跃计数。

9.根据权利要求1所述的栅极驱动器，其中该第二计数器为正向计数、反向计数或跳跃计数。

10.根据权利要求1所述的栅极驱动器，其中该第一计数器为反向计数，且该第二计数器为正向计数。

11.一种液晶显示器，包括：

多个奇数扫描线；

多个偶数扫描线；

一常规像素阵列，包括：

一奇数列像素，受控于该多个奇数扫描线其中之一；

一偶数列像素，受控于该多个偶数扫描线其中之一，该奇数列像素与该偶数列像素相邻且位于同一行；

一数据线，连接该奇数列像素及该偶数列像素；

一数据驱动器，连接该数据线；

一栅极驱动器，包括：

一第一输出单元；

一第二输出单元；

一第一计数器，用以根据一第一起始信号及一极性信号计数一时钟信号以控制该第一输出单元输出多个奇数栅极驱动信号至该多个奇数扫描线；

一第二计数器，用以根据一第二起始信号及该极性信号计数该时钟信号以控制该第二输出单元输出多个偶数栅极驱动信号至该多个偶数扫描线；以及

一多工单元，用以选择性地将该极性信号输出至该第一计数器或该第二计数器；

一时序控制器，用以提供该时钟信号及该极性信号。

12.根据权利要求11所述的液晶显示器，其中该时序控制器调整该极性信号以控制该栅极驱动器改变该多个奇数栅极驱动信号及该多个偶数栅极驱动信号的输出顺序。

13.根据权利要求11所述的液晶显示器，其中当该极性信号由一第二电平改变为一第一电平后，该第一计数器计数该时钟信号以控制该第一输出单元输出该多个奇数栅极驱动信号，当该极性信号由该第一电平改变为该第二电平后，该第二计数器计数该时钟信号以控制该第二输出单元输出该多个偶数栅极驱动信号，该第一电平大于该第二电平。

14.根据权利要求11所述的液晶显示器，还包括一另一栅极驱动器，该另一栅极驱动器是位于该栅极驱动器的下一级，该第一计数器根据该第一起始信号及该极性信号输出一第三起始信号至该另一栅极驱动器，该第三起始信号用以关闭及重置该第一计数器。

15.根据权利要求11所述的液晶显示器，还包括一另一栅极驱动器，该另一栅极驱动器是位于该栅极驱动器的下一级，该第二计数器根据该第二起始信号及该极性信号输出一第四起始信号至该另一栅极驱动器，该第四起始信号用以关闭及重置该第二计数器。

16.根据权利要求11所述的液晶显示器，其中该多个奇数栅极驱动信号包括一第4n-3个栅极驱动信号，该多个偶数栅极驱动信号包括一第4n-2个栅极驱动信号，n为大于1的正整数，当该极性信号由一第二电平改变为一第一电平后且一跳跃信号等于该第二电平，该第一计数器计数该时钟信号以控制该第一输出单元输出该第4n-3个栅极驱动信号，当该极性信号由该第一电平改变为该第二电平后且该跳跃信号等于该第二电平，该第二计数器计数该时钟信号以控制该第二输出单元输出该第4n-2个栅极驱动信号，该第一电平大于该第二电平。

17.根据权利要求11所述的液晶显示器，其中该多个奇数栅极驱动信号包括一第4n-1个栅极驱动信号，该多个偶数栅极驱动信号包括一第4n个栅极驱动信号，n为大于1的正整数，当该极性信号由一第二电平改变为一第一电平后且一跳跃信号等于该第一电平，该第一计数器计数该时钟信号以控制该第一输出单元输出该第4n-1个栅极驱动信号，当该极性信号由该第一电平改变为该第二电平后且该跳跃信号等于该第一电平，该第二计数器计数该时钟信号以控制该第二输出单元输出该第4n个栅极驱动信号，该第一电平大于该第二电平。

18.根据权利要求11所述的液晶显示器，其中该第一计数器为正向计数、反向计数或跳跃计数。

19.根据权利要求11所述的液晶显示器，其中该第二计数器为正向计数、反向计数或跳跃计数。