CN111193487B - 封装结构及其制造方法、半导体器件、电子设备 - Google Patents
封装结构及其制造方法、半导体器件、电子设备 Download PDFInfo
- Publication number
- CN111193487B CN111193487B CN201811355048.9A CN201811355048A CN111193487B CN 111193487 B CN111193487 B CN 111193487B CN 201811355048 A CN201811355048 A CN 201811355048A CN 111193487 B CN111193487 B CN 111193487B
- Authority
- CN
- China
- Prior art keywords
- substrate
- package structure
- auxiliary
- adhesive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 230000003746 surface roughness Effects 0.000 claims abstract description 32
- 238000004806 packaging method and process Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 211
- 239000010410 layer Substances 0.000 claims description 84
- 239000000853 adhesive Substances 0.000 claims description 42
- 230000001070 adhesive effect Effects 0.000 claims description 42
- 239000012790 adhesive layer Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- 239000010931 gold Substances 0.000 claims description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 239000011733 molybdenum Substances 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 4
- -1 polydimethylsiloxane Polymers 0.000 claims description 4
- 229920002635 polyurethane Polymers 0.000 claims description 4
- 239000004814 polyurethane Substances 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 238000001125 extrusion Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical group 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02157—Dimensional parameters, e.g. ratio between two dimension parameters, length, width or thickness
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
- H03H9/02047—Treatment of substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种半导体器件用封装结构及其制造方法。所述半导体器件包括对置的第一晶圆与第二晶圆，所述封装结构包括：适于设置在第一晶圆上的第一键合层，第一键合层具有第一键合区；适于设置在第二晶圆上的第二键合层，第二键合层具有第二键合区，所述第一键合区与所述第二键合区适于彼此键合以形成密封；以及防脱辅助结构，所述防脱辅助结构设置到第一晶圆和/或第二晶圆，所述防脱辅助结构与键合区所在的晶圆表面的边缘相接，且所述防脱辅助结构至少一部分的表面粗糙度的取值范围为10‑80nm，对应的键合层延伸覆盖所述防脱辅助结构。本发明还涉及一种具有上述半导体器件的电子设备。
Description
技术领域
本发明的实施例涉及半导体器件的封装，尤其涉及一种半导体器件用封装结构及其制造方法，一种具有该封装结构的半导体器件，以及一种具有该半导体器件的设备。
背景技术
近年来，基于硅材料的半导体器件、尤其是集成电路芯片取得了飞速的发展，已经牢牢占据了产业的主流地位。利用压电薄膜在厚度方向的纵向谐振所制成的薄膜体波谐振器，在无线通信***中己成为声表面波器件和石英晶体谐振器的一个可行的替代。
通常构成滤波器的薄膜体声波谐振器的工作频率通常在GHz级别，其中核心膜层的厚度仅为微米甚至纳米级别，因此滤波器裸芯片对外界环境的影响极其敏感，环境中的尘埃颗粒，水汽，光热辐射，机械冲击都可能造成谐振器的机电性能大幅下滑。因此通过构建一定的保护结构将滤波器与外界进行隔离是确保滤波器稳定工作的必要手段。基底级封装结构是一种常用的用于保护谐振器的封装结构，该结构通常包含滤波器裸芯片在内的功能基底和用于保护滤波器的基底封装基底。在封装过程中通过键合工艺，使功能基底与封装基底形成一个整体，从而实现滤波器裸芯片的密封保护。
图1A-1E示出了传统的封装结构。
图1A为传统封装结构的基本组成部分示意图。如图1A所示，封装结构包含功能基底F100和封装基底C100，其中，F100的俯视图如图1B所示。图1B所示的功能部分的主要结构包含声波滤波器核心部分F201，键合层部分F203(阴影部分)，以及基底部分F202。沿着直线AA’将上述结构剖开，可得到如图1C所示的键合剖面结构(该结构包含了封装基底C100)。
图1C所示的封装剖面结构中，F212为功能部分的基底，F211为滤波器核心，F213为键合层金属，C111为封装基底，并且C111的两侧具有突起结构(垫圈结构)，从而在封装时可在滤波器核心和封装基底之间形成空腔C115。图1D为图1C中DT111区域的放大示意图。其中C121为封装基底，C121具有突起结构C122；F312为功能基底，其上表面水平向两侧延伸；在突起C122以及其附近的封装基底表面覆盖有一定厚度的键合层金属BL121；在功能基底F312上表面同样覆盖一定厚度的键合金属层BL122。进行键合时，金属层BL121和BL122相互接触，其接触界面上的金属原子之间在高温高压作用下形成金属键从而使两层金属形成一个整体。
但是，图1D所示的传统封装结构存在的问题是：金属层BL122与基底F312的接触通常会因为工艺形成的缺陷或环境中的杂质微粒附着而存在强度不足的问题，在一些因素形成的应力影响下容易导致BL122部分从基底F312剥离(如图1E所示的P100区域)而形成可供水汽等侵入的间隙(箭头所示位置)。而在粘附区域P101内，上述杂质微粒和工艺造成的基底表面缺陷同样可能存在，这样就可能在该区域内的金属层BL122与基底的界面处形成多个微小的通道，通过这些通道外界环境的水汽可进一步进入密封腔，最终影响谐振器的性能。
目前常用的键合式封装结构中尚存在一些不足，这些问题通常会引起滤波器件封装可靠性下降。
发明内容
为缓解或解决目前常用的键合式封装结构中尚存在的不足，提高封装结构的密封效果，提出本发明。
在本发明的实施例中，通过在滤波器所在的基底的粘附区域构建与之相连的键合防脱辅助结构，例如阶梯类结构，可有效降低粘附层从基底剥落的可能性，从而提高封装的可靠性，提高了密封效果。
根据本发明的实施例的一个方面，提出了一种半导体器件用封装结构，所述半导体器件包括对置的第一基底与第二基底，所述封装结构包括：适于设置在第一基底上的第一粘附层，第一粘附层具有第一粘附区，第一粘附区适于被挤压以形成密封；以及防脱辅助结构，所述防脱辅助结构设置到第一基底，所述防脱辅助结构与第一粘附区所在的基底表面的边缘相接，且所述防脱辅助结构的至少一部分的表面粗糙度取值范围为10-80nm，第一粘附层设置成延伸覆盖所述防脱辅助结构的所述至少一部分。
在可选的实施例中，所述防脱辅助结构形成有与粘附区对应的基底表面的边缘相连的阶梯面。可选的，所述阶梯面的高度的取值范围为0.5-3.5μm。
可选的，所述阶梯面包括竖直面，所述竖直面的一侧与所述第一基底表面相接。进一步可选的，所述阶梯面还包括水平面，所述竖直面的另一侧与所述水平面相接。
可选的，所述阶梯面包括斜面，所述斜面的一侧与所述第一基底表面相接，所述斜面远离所述对应基底表面向外倾斜延伸。进一步可选的，所述阶梯面还包括水平面，所述斜面的另一侧与所述水平面相接。可选的，所述斜面与所述水平面所形成的角度在30°-80°的范围内。
在本发明中，可选的，所述水平面被第一粘附层覆盖的宽度的取值范围为10-50μm。
在另一可选的实施例中，所述防脱辅助结构形成有与粘附区所在的基底表面的边缘相连的凹陷面。
可选的，所述凹陷面包括第二斜面、水平面以及与所述第一基底表面相接的第一斜面，所述第一斜面、所述水平面与所述第二斜面依次相接以形成截面为梯形的凹陷形状；或者所述凹陷面包括第二斜面以及与所述对应基底表面相接的第一斜面，所述第一斜面与所述第二斜面相接以形成截面为三角形的凹陷形状；且所述第一斜面的表面粗糙度的取值范围为10-80nm。
进一步可选的，所述第二斜面和/或所述水平面的表面粗糙度的取值范围为10-80nm。
可选的，在上述封装结构中，位于粘附区域内的与所述防脱辅助结构相接的基底表面具有表面粗糙度，且表面粗糙度的取值范围为10-80nm。
进一步的，所述防脱辅助结构具有分别设置在第一粘附区所在的基底表面的两侧边缘处的第一辅助斜面和第二辅助斜面；且所述第一辅助斜面、具有表面粗糙度的所述基底表面、所述第二辅助斜面依次相接以构成截面为梯形的形状。
可选的，上述封装结构中，覆盖所述防脱辅助结构的第一粘附层的厚度的取值范围为0.5-1.5μm。
可选的，上述封装结构中，所述封装结构还包括适于设置在第二基底上的第二粘附区，所述第一粘附区与所述第二粘附区适于彼此挤压粘接以形成密封。进一步的，所述第二基底设置有自第二基底凸出的垫圈结构，所述第二粘附区设置在所述垫圈结构上，所述第一基底设置有所述防脱辅助结构和所述第一粘附层。可选的，所述垫圈结构与所述第一粘附层相对的表面设置有条状结构或者网格状结构。所述条状结构的截面可具有两条边为斜边的梯形形状。
可选的，在上述封装结构中，所述基底由单晶硅、砷化镓、蓝宝石或石英制成；所述粘附层由金、钨、钼、铂、钌、铱、锗、铜、钛、钛钨、铝、铬、锡、砷掺金、聚二甲基硅氧烷或聚氨酯制成，或其合金或组合制成；且所述粘附层为键合层，所述粘附区为键合区。进一步的，所述封装结构还包括辅助键合层，所述辅助键合层设置在第一基底的所述基底表面与对应的键合层之间。可选的，所述辅助键合层包括依次覆盖在基底表面的氮化铝层和钼层。
本发明的实施例还涉及一种半导体器件用封装结构的制造方法，所述半导体器件包括对置的第一基底与第二基底，所述方法包括步骤：在第一基底上形成防脱辅助结构，防脱辅助结构与第一基底上的第一粘附区所在的基底表面的边缘相接，且所述防脱辅助结构的表面粗糙度的取值范围为为10-80nm；在第一基底上设置第一粘附层，所述第一粘附层延伸覆盖所述第一粘附区以及所述防脱辅助结构的至少一部分；和在第一基底与第二基底之间挤压所述第一粘附区以形成密封。
可选的，所述方法还包括步骤：在第二基底上设置第二粘附层，所述第二粘附层具有适于与第一粘附区粘接的第二粘附区；且步骤“在第一基底与第二基底之间挤压所述第一粘附区以形成密封”包括在第一基底与第二基底之间挤压所述第一粘附区和第二粘接区以形成密封。
可选的，所述第二基底上具有自第二基底凸出的垫圈结构；所述方法还包括步骤：在所述垫圈结构的面对第一基底的表面上设置条状结构或者网格状结构。所述条状结构的截面可具有两条边为斜边的梯形形状。
可选的，所述防脱辅助结构形成有与第一粘附区所在的基底表面的边缘相连的阶梯面或者凹陷面。
可选的，所述粘附层为金属键合层，且所述粘附区为金属键合区。
本发明的实施例还涉及一种半导体器件，包括上述的封装结构；第一基底；第二基底，与第一基底相对布置，其中：所述封装结构设置在所述第一基底与所述第二基底之间，第一基底、第二基底与封装结构围合成容纳空间。可选的，所述半导体器件为体声波滤波器。
本发明的实施例也涉及一种电子设备，包括根据上述的半导体器件。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：
图1A-图1E为现有技术中封装结构的示意图；
图2为根据本发明的一个示例性实施例的封装结构的示意图；
图3为根据本发明的另一个示例性实施例的封装结构的示意图；
图4为根据本发明的还一个示例性实施例的封装结构的示意图；
图5为根据本发明的再一个示例性实施例的封装结构的示意图；
图6为根据本发明的又一个示例性实施例的封装结构的示意图；
图7为根据本发明的一个示例性实施例的封装结构的示意图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。
下面参照附图2-7以金属键合形成封装为例描述根据本发明的实施例的半导体器件用封装结构。
发明人发现，为了增强键合层与基底之间的附着力，避免或者减少图1E中的问题，防止或者减少键合层从基底脱落，可以通过刻蚀基底上与粘附区域相接的地方以增加该处的表面粗糙度。
基于此，本发明的实施例提出了一种半导体器件用封装结构。如图2所示，所述半导体器件包括对置的第一基底A200与第二基底AC201，所述封装结构包括：适于设置在第二基底上的第二键合层AL201，第二键合层具有第二粘附区S1；适于设置在第一基底上的第一键合层AL202，第一键合层具有第一粘附区S2，所述第二粘附区与所述第一粘附区适于彼此键合以形成密封；以及防脱辅助结构F，所述防脱辅助结构F设置到第一基底A200，所述防脱辅助结构F与粘附区对应的基底表面S3相接，且所述防脱辅助结构至少一部分具有表面粗糙度Ra，Ra的取值范围10-80nm，对应的键合层AL202延伸覆盖所述防脱辅助结构F。
在更具体的实施例中，所述防脱辅助结构的表面粗糙度可以为10nm，50nm或者80nm。这里的防脱辅助结构至少一部分表示并非所有的防脱辅助结构都需要具有10-80nm范围内的粗糙度。
为了在微观上提供足够的与粘附材料接触的面积，粗糙度可选择为大于10nm，而为了减少或者防止在微观上与粘附层之间形成孔隙而降低接触面积，粗糙度可选择为小于80nm。图2中，AC200为封装基底或者封装基底，AC201为封装基底上的突起结构(垫圈结构)。在可选的实施例中，该突起结构的高度为H201，宽度为D202。如图2所示，在突起结构和其附近的基底上覆盖有厚度为D201的键合金属层AL201。在可选的实施例中，H201可为8μm、15μm或12μm，H201的范围可是8-15μm；D202可为25μm、32μm或者40μm，范围可是25-40μm；D201可为0.5μm、0.9μm或1.5μm，其范围可为0.5-1.5μm。
AF200为功能基底或者功能基底，其上设置有防脱辅助结构F；AF200上覆盖有厚度为D200的键合金属层AL202。在可选的实施例中，D200可以为0.5μm、1.5μm、0.9μm，D200的范围可为0.5-1.5μm。
如图3-5所示，所述防脱辅助结构F形成有与粘附区对应的基底表面的边缘相连的阶梯面或者阶梯结构。
下面参照附图3描述根据本发明的一个示例性实施例。如图3所示，该阶梯面包括竖直面，所述竖直面的一侧与所述对应基底表面S3相接。进一步的，所述阶梯面还可包括水平面，所述竖直面的另一侧与所述水平面相接。该水平面上覆盖的键合层的宽度以D203表示，D203可以为10μm、30μm或者50μm，其取值范围为10-50μm。
图3中，AC200为封装基底或者封装基底，AC201为封装基底上的突起结构(垫圈结构)。在可选的实施例中，该突起结构的高度为H201，宽度为D202。如图3所示，在突起结构和其附近的基底上覆盖有厚度为D201的键合金属层AL201。在可选的实施例中，H201为8μm、15μm或12μm，H201的范围可为8-15μm；D202可为25μm、32μm或者40μm，范围可是25-40μm；D201可为0.5μm、0.9μm或1.5μm，其范围可为0.5-1.5μm。
AF200为功能基底或者功能基底，其上具有一阶梯结构，阶梯高度即竖直面的高度为H200；AF200上覆盖有厚度为D200的键合金属层AL202。在可选的实施例中，H200可以为0.5μm、2.0μm或3.5μm，H200的范围可为0.5-3.5μm；D200可以为0.5μm、1.5μm或0.9μm，D200的范围可为0.5-1.5μm。
在本发明中，阶梯结构或者阶梯面或者后面提到的凹陷面或凹陷结构可由反应离子刻蚀(RIE)工艺或深硅刻蚀(DRIE)或者采用氢氧化钾(KOH)水溶液湿法刻蚀工艺形成。例如，对于单晶硅基底，离子反应气体为C4F8(流量范围100-600sccm，优选范围200-400sccm)和SF6(流量范围150-800sccm，优选范围400-500sccm)，反应功率为50W-200W。
该阶梯的竖直面与水平面成直角，并在图3中所示的阴影区域范围(即防脱辅助结构F)内具有粗糙度Ra，Ra的取值范围10-80nm。所述防脱辅助结构的表面粗糙度可以为10nm，50nm或者80nm。
在本发明中，因为阶梯面或者阶梯结构的存在，使得：加工阶梯结构的工艺过程可增加被加工表面的粗糙度使键合层材料(金等)或者粘附材料层能够更好的粘附在功能基底表面。此外，阶梯结构相比于传统平直结构能够提供更大的与键合层材料或者粘附层材料的接触面积。
下面参照附图4描述根据本发明的一个示例性实施例。
本实施例包含的细节结构如图4所示。其中AC300为封装基底或封装基底，AC301为封装基底上的垫圈结构或者突起结构。在可选的实施例中，该垫圈结构的高度为H301，宽度为D302，在突起结构和其附近的基底上覆盖有厚度为D301的键合金属层AL301。在可选的实施例中，H301为8μm、15μm或12μm，H301的范围可为8-15μm；D302可为25μm、32μm或者40μm，范围可是25-40μm；D301可以为0.5μm、1.5μm或0.9μm，D301的范围可为0.5-1.5μm。
此外，如图4所示，在垫圈结构AC301的端面上进一步具有条状或网状突起结构，每个条状突起具有两条边为斜边的梯形形状。可选的，梯形中位线宽度为D305，相邻梯形结构间距D306。在进一步的实施例中，D305可为1μm、2μm或3μm，其取值范围可为1-3μm；D306可为1μm、2μm或3μm，其取值范围可为1-3μm；梯形高度为H302，H302可为1μm、2μm或3μm，其取值范围可为1-3μm。
AF300为功能基底，其上具有一阶梯结构，该阶梯结构构成防脱辅助结构F，阶梯高度为H300；AF300上依次覆盖有厚度为D304的氮化铝层AL304，厚度为D303的钼层AL303以及厚度为D300的金层AL302。在具体的实施例中，H300可为0.5μm、2.0μm或者3.5μm，其范围可为0.5-3.5μm；D304可为 或者/>其范围可为/>D303可为0.1μm、0.6μm或者0.8μm，其范围可为0.1μm-0.8μm；D300可以为0.5μm、1.5μm或0.9μm，其范围可为0.5-1.5μm。
该阶梯结构或者阶梯面的竖直面与水平面成直角，并在图4中所示的斜线阴影区域范围(对应于防脱辅助结构F)内具有粗糙度Ra，Ra的取值范围10-80nm。所述防脱辅助结构的表面粗糙度可以为10nm，50nm或者80nm。该水平面上覆盖的键合层的宽度以D303表示，D303可以为10μm、30μm或者50μm，其取值范围为10-50μm。
在本发明中，因为阶梯结构或者阶梯面的存在，使得位于最上层的键合层材质(如金)能够更彻底的覆盖位于其下方的钼层和氮化铝层侧壁。
下面参照附图5描述根据本发明的一个示例性实施例。
本实施例包含的细节结构如图5所示。在图5中，AC400为封装基底或者封装基底，AC401为封装基底上的垫圈结构，该结构的高度为H401，宽度为D402，在垫圈结构和其附近的基底上覆盖有厚度为D401的键合金属层AL401。
在具体的实施例中，H401的范围为8-15μm；D402范围25-40μm；D401的范围0.5-1.5μm。上述参数的取值范围与附图4中对应参数的取值或者取值范围相同或者相似。
在可选的具体实施例中，在垫圈结构AC401的端面上进一步具有条状或网状突起结构，每个突起具有两条边为斜边的梯形截面结构。在可选的实施例中，梯形中位线宽度为D405，相邻梯形结构间距D406。在进一步的实施例中，D405的范围为1-3μm；D406的范围为1-3μm；梯形高度为H402，H402的取值范围1-3μm。垫圈结构AC401的端面上的条状或网状突起结构的尺寸与图4中的实施例相同或者相似。
AF400为功能基底或者功能基底，其上具有一阶梯结构，阶梯高度为H400；AF400上依次覆盖有厚度为D404的氮化铝层AL404，厚度为D403的钼层AL403以及厚度为D400的金层AL402。
在具体的实施例中，H400的范围为0.5-3.5μm；D404范围D403范围0.1um-0.8um；D400范围0.5-1.5μm。上述参数的取值范围与附图4中对应参数的取值或者取值范围相同或者相似。
该阶梯结构或者阶梯面的斜面与水平面成角度AG400，AG400的取值范围为45°-80°，更进一步的，在50°-70°的范围内；同时在图5中所示的斜线阴影区域范围(对应于防脱辅助结构F)内具有粗糙度Ra，Ra的取值范围10-80nm。所述防脱辅助结构的表面粗糙度可以为10nm，50nm或者80nm。
如图5所示，防脱辅助结构F包括斜面，所述斜面的一侧与所述对应基底表面S3相接，所述斜面远离所述对应基底表面向外倾斜延伸。所述防脱辅助结构还包括水平面，所述斜面的另一侧与所述水平面相接。该水平面上覆盖的键合层的宽度以D403表示，D403可以为10μm、30μm或者50μm，其取值范围为10-50μm。
下面参照附图6描述根据本发明的一个示例性实施例。
本实施例包含的细节结构如图6所示。AC500为封装基底或者封装基底，AC501为封装基底上的垫圈结构，该垫圈结构的高度为H501，宽度为D502，在突起结构和其附近的基底上覆盖有厚度为D501的键合金属层AL501。在具体的实施例中，H501的范围为8-15μm；D502范围25-40μm；D501的范围0.5-1.5μm。上述参数的取值范围与附图4中对应参数的取值或者取值范围相同或者相似。
此外在垫圈结构AC501的端面上进一步具有条状或网状突起结构，每个突起具有两条边为斜边的梯形截面结构。在可选的实施例中，梯形中位线宽度为D505，相邻梯形结构间距D506。D505的范围为1-3μm；D506的范围为1-3μm；梯形高度为H502，H502的取值范围1-3μm。垫圈结构AC501的端面上的条状或网状突起结构的尺寸与图4中的实施例相同或者相似。
AF500为功能基底或者功能基底，如图6所示，其上具有一凹槽结构或者凹陷面，该结构具有倒等腰梯形截面，该梯形高度为H500，梯形下底宽度为D507，上底宽度为D508；AF500上依次覆盖有厚度为D504的氮化铝层AL504，厚度为D503的钼层AL503以及厚度为D500的金层AL502。在具体的实施例中，D504范围D503范围0.1um-0.8um；D500范围0.5-1.5μm，具体的取值与与图4中的实施例相同或者相似。在可选的实施例中，H500可为0.5μm、2.0μm或3.5μm，其取值范围可为0.5-3.5μm。在可选的实施例中，D507可为2μm、5μm或者8μm，其取值范围可为2～8μm；D508大于D507。
在图6中所示的斜线阴影区域范围(对应于防脱辅助结构F)内具有粗糙度Ra，Ra的取值范围10-80nm。所述防脱辅助结构的表面粗糙度可以为10nm，50nm或者80nm。
基于以上，所述防脱辅助结构F形成有与粘附区对应的基底表面S3的边缘相连的凹陷面。在进一步的实施例中，所述凹陷面包括第二斜面、水平面以及与所述对应基底表面相接的第一斜面，所述第一斜面、所述水平面与所述第二斜面依次相接以形成截面为梯形的凹陷形状。
虽然没有示出，所述凹陷面包括第二斜面以及与所述对应基底表面相接的第一斜面，所述第一斜面与所述第二斜面相接以形成截面大致为三角形的凹陷形状。
明显的，所述第一斜面的表面粗糙度大于所述对应基底表面的表面粗糙度。
在更进一步的实施例中，所述第二斜面和/或所述水平面的表面粗糙度大于对应键合表面的表面粗糙度。
下面参照附图7描述根据本发明的一个示例性实施例。
本实施例包含的细节结构如图7所示。其中AC600为封装基底或者封装基底，AC601为封装基底上的垫圈结构，该垫圈结构的高度为H601，宽度为D602，在垫圈结构和其附近的基底上覆盖有厚度为D601的键合金属层AL601。在具体的实施例中，H601的范围为8-15μm；D602的范围为25-40μm；D601的范围0.5-1.5μm。上述参数的取值范围与附图4中对应参数的取值或者取值范围相同或者相似。
在可选的实施例中，在垫圈结构AC601的端面上进一步具有条状或网状突起结构，每个突起具有两条边为斜边的梯形截面结构。在可选的实施例中，梯形中位线宽度为D605，相邻梯形结构间距D606。D605的范围为1-3μm；D606的范围为1-3μm；梯形高度为H602，H602的取值范围1-3μm。垫圈结构AC601的端面上的条状或网状突起结构的尺寸与图4中的实施例相同或者相似。
AF600为功能基底或者功能基底，其上具有一凹槽结构，该结构具有倒等腰梯形截面，该梯形高度为H600，梯形下底宽度为D607，上底宽度为D608。
在可选的实施例中，AF600上依次覆盖有厚度为D604的氮化铝层AL604，厚度为D603的钼层AL603以及厚度为D600的金层AL602。在进一步的实施例中，D604范围D603范围0.1μm-0.8μm；D600范围0.5-1.5μm。上述参数的取值范围与附图4中对应参数的取值或者取值范围相同或者相似。
在可选的实施例中，H600可为0.5μm、2.0μm或者3.5μm，其范围可为0.5-3.5μm。
在图7所示的实施例中，D607大于D602，例如约8-15μm；D608大于D607。
在图7中所示的斜线阴影区域范围(对应于防脱辅助结构F)内具有粗糙度Ra，Ra的取值范围10-80nm。所述防脱辅助结构的表面粗糙度可以为10nm，50nm或者80nm。
相应的，在本实施例中，所述防脱辅助结构F具有分别设置在粘附区域所在的基底表面的两侧边缘处的第一辅助斜面和第二辅助斜面；且所述第一辅助斜面、具有表面粗糙度的所述基底表面、所述第二辅助斜面依次相接以构成截面为梯形的形状。
虽然在图7中，第一辅助斜面和第二辅助斜面之间的基底表面也具有相应的表面粗糙度，在另外的实施例中，处于两个辅助斜面之间的基底表面也可以不设置相应的表面粗糙度。
在图7示出的示例中，通过使得第一辅助斜面和第二辅助斜面之间的基底表面也具有相应的表面粗糙度，使得承受压力的键合层下方的基底表面或者基底表面的密封效果更好。
在本发明中，基底或者基底的材料可选择但不限于：单晶硅(Si)，砷化镓(GaAs)，蓝宝石，石英等。在本发明中，金属键合层的材料可选则但不限于：金(Au)、钛、钛钨、铬、锡、铅等。在本发明的附图2-7所给出的示例中，主要以金属金(Au)对于封装的工艺参数做了描述，不过，这些工艺参数也可以适用于其他金属，例如锡、铅等。
以上以金属键合形成封装密封的实施例说明了本发明，但是，本发明并不限于以金属键合的方式，上述案例中的金属键合层可以为粘附层，此时，粘附层的材料也可以使用粘合剂类的非金属材料如聚二甲基硅氧烷、苯并环丁烯(BCB)或聚氨酯等。在本发明中，所述粘附层可由金、钨、钼、铂、钌、铱、锗、铜、钛、钛钨、铝、铬、锡、砷掺金、聚二甲基硅氧烷或聚氨酯制成，或其合金或组合制成
还需要指出的是，在上述实施例中，第一基底与第二基底上均设置了键合层。不过，在可选的实施例中，也可以在一个基底上设置粘附层或者键合层，防脱辅助结构设置在所述一个基底上。
需要指出的是，在上述实施例中，仅一个基底上设置了防脱辅助结构，但是，在两个基底均设置粘附层或者键合层的情况下，也可以都设置基于本发明的防脱辅助结构。
基于以上，本发明提出了一种半导体器件用封装结构，所述半导体器件包括对置的第一基底与第二基底，所述封装结构包括：适于设置在第一基底上的第一粘附层，第一粘附层具有第一粘附区，第一粘附区适于被挤压以形成密封；以及防脱辅助结构，所述防脱辅助结构设置到第一基底，所述防脱辅助结构与第一粘附区所在的基底表面的边缘相接，且所述防脱辅助结构的至少一部分的表面粗糙度的取值范围为10-80nm，第一粘附层设置成延伸覆盖所述防脱辅助结构的所述至少一部分。这里的第一基底与第二基底，仅仅是对基底做一个编号，并不限制防脱辅助结构设置在对置基底中的哪一个基底上。
在本发明中，“第一粘附区所在的基底表面的边缘”表示对应基底上形成封装密封区域的边缘或者边界。
在本发明中，防脱辅助结构与“第一粘附区所在的基底表面的边缘”相接表示防脱辅助结构与该边缘直接相接或者邻近，均在本发明的保护范围之内。
在本发明中，防脱辅助结构可以防止或者降低键合层或者粘附层从基底上脱离的风险。
虽然没有示出，基于以上，本发明也提出了一种半导体器件用封装结构的制造方法，所述方法包括步骤：在第一基底上形成防脱辅助结构，防脱辅助结构与第一基底上的第一粘附区所在的基底表面的边缘相接，且所述键合防脱辅助结构的表面粗糙度的取值范围为为10-80nm；在第一基底上设置第一粘附层，所述第一粘附层延伸覆盖所述第一粘附区以及所述防脱辅助结构的至少一部分；和在第一基底与第二基底之间挤压所述第一粘附区以形成密封。
可选的，所述方法还包括步骤：在第二基底上设置第二粘附层，所述第二粘附层具有适于与第一粘附区粘接的第二粘附区；且步骤“在第一基底与第二基底之间挤压所述第一粘附区以形成密封”包括在第一基底与第二基底之间挤压所述第一粘附区和第二粘接区以形成密封。
可选的，所述第二基底上具有自第二基底凸出的垫圈结构；所述方法还包括步骤：在所述垫圈结构的面对第一基底的表面上设置条状结构或者网格状结构。可选的，所述防脱辅助结构形成有与第一粘附区所在的基底表面的边缘相连的阶梯面或者凹陷面。可选的，所述粘附层为金属键合层，且所述粘附区为金属键合区。
本发明的封装结构可适用于半导体器件的封装，例如可适用于射频滤波器封装，也可用于其它MEMS元器件封装结构中。虽然没有示出，本发明的实施例也涉及一种半导体器件，包括上述的封装结构；第一基底；第二基底，与第一基底相对布置，其中：所述封装结构设置在所述第一基底与所述第二基底之间，第一基底、第二基底与封装结构围合成容纳空间。可选的，所述半导体器件为体声波滤波器。
虽然没有示出，本发明的实施例还涉及一种电子设备，包括上述的半导体器件。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。
Claims (32)
1.一种半导体器件用封装结构，所述半导体器件包括对置的第一基底与第二基底，所述封装结构包括：
适于设置在第一基底上的第一粘附层，第一粘附层具有第一粘附区，第一粘附区适于被挤压以形成密封；以及
防脱辅助结构，所述防脱辅助结构设置到第一基底，所述防脱辅助结构与第一粘附区所在的基底表面的边缘相接，且所述防脱辅助结构的至少一部分的表面粗糙度的取值范围为10-80nm，第一粘附层设置成延伸覆盖所述防脱辅助结构的所述至少一部分。
2.根据权利要求1所述的封装结构，其中：
所述防脱辅助结构形成有与第一粘附区所在的基底表面的边缘相连的阶梯面。
3.根据权利要求2所述的封装结构，其中：
所述阶梯面的高度的取值范围为0.5-3.5μm。
4.根据权利要求2所述的封装结构，其中：
所述阶梯面包括竖直面，所述竖直面的一侧与所述第一基底表面相接。
5.根据权利要求4所述的封装结构，其中：
所述阶梯面还包括水平面，所述竖直面的另一侧与所述水平面相接。
6.根据权利要求2所述的封装结构，其中：
所述阶梯面包括斜面，所述斜面的一侧与所述第一基底表面相接，所述斜面远离所述第一基底表面向外倾斜延伸。
7.根据权利要求6所述的封装结构，其中：
所述阶梯面还包括水平面，所述斜面的另一侧与所述水平面相接。
8.根据权利要求5所述的封装结构，其中：
所述水平面被第一粘附层覆盖的宽度的取值范围为10-50μm。
9.根据权利要求7所述的封装结构，其中：
所述水平面被第一粘附层覆盖的宽度的取值范围为10-50μm。
10.根据权利要求7所述的封装结构，其中：
所述斜面与所述水平面所形成的角度在45°-80°的范围内。
11.根据权利要求1所述的封装结构，其中：
所述防脱辅助结构形成有与第一粘附区所在的基底表面的边缘相连的凹陷面。
12.根据权利要求11所述的封装结构，其中：
所述凹陷面包括第二斜面、水平面以及与所述第一基底表面相接的第一斜面，所述第一斜面、所述水平面与所述第二斜面依次相接以形成截面为梯形的凹陷形状；或者所述凹陷面包括第二斜面以及与所述第一基底表面相接的第一斜面，所述第一斜面与所述第二斜面相接以形成截面为三角形的凹陷形状；且
所述第一斜面的表面粗糙度的取值范围为10-80nm。
13.根据权利要求12所述的封装结构，其中：
所述第二斜面和/或所述水平面的表面粗糙度的取值范围为10-80nm。
14.根据权利要求1-13中任一项所述的封装结构，其中：
位于第一粘附区内的与所述防脱辅助结构相接的基底表面具有表面粗糙度，且表面粗糙度的取值范围为10-80nm。
15.根据权利要求14所述的封装结构，其中：
所述防脱辅助结构具有分别设置在第一粘附区所在的基底表面的两侧边缘处的第一辅助斜面和第二辅助斜面；且
所述第一辅助斜面、具有表面粗糙度的所述基底表面、所述第二辅助斜面依次相接以构成截面为梯形的形状。
16.根据权利要求1-13中任一项所述的封装结构，其中：
覆盖所述防脱辅助结构的第一粘附层的厚度的取值范围为0.5-1.5μm。
17.根据权利要求1-13中任一项所述的封装结构，其中：
所述封装结构还包括适于设置在第二基底上的第二粘附区，所述第一粘附区与所述第二粘附区适于彼此挤压粘接以形成密封。
18.根据权利要求17所述的封装结构，其中：
所述第二基底设置有自第二基底凸出的垫圈结构，所述第二粘附区设置在所述垫圈结构上，所述第一基底设置有所述防脱辅助结构和所述第一粘附层。
19.根据权利要求18所述的封装结构，其中：
所述垫圈结构与所述第一粘附层相对的表面设置有条状结构或者网格状结构。
20.根据权利要求19所述的封装结构，其中：
所述条状结构的截面具有两条边为斜边的梯形形状。
21.根据权利要求1-12中任一项所述的封装结构，其中：
所述基底由单晶硅、砷化镓、蓝宝石或石英制成；
所述粘附层由金、钨、钼、铂、钌、铱、锗、铜、钛、钛钨、铝、铬、锡、砷掺金、聚二甲基硅氧烷或聚氨酯制成，或其合金或组合制成；且
所述粘附层为键合层，所述粘附区为键合区。
22.根据权利要求21所述的封装结构，还包括：
辅助键合层，所述辅助键合层设置在第一基底的所述基底表面与对应的键合层之间。
23.根据权利要求22所述的封装结构，其中：
所述辅助键合层包括依次覆盖在基底表面的氮化铝层和钼层。
24.一种半导体器件用封装结构的制造方法，所述半导体器件包括对置的第一基底与第二基底，所述方法包括步骤：
在第一基底上形成防脱辅助结构，防脱辅助结构与第一基底上的第一粘附区所在的基底表面的边缘相接，且所述防脱辅助结构的表面粗糙度的取值范围为10-80nm；
在第一基底上设置第一粘附层，所述第一粘附层延伸覆盖所述第一粘附区以及所述防脱辅助结构的至少一部分；和
在第一基底与第二基底之间挤压所述第一粘附区以形成密封。
25.根据权利要求24所述的方法，其中：
所述方法还包括步骤：在第二基底上设置第二粘附层，所述第二粘附层具有适于与第一粘附区粘接的第二粘附区；且
步骤“在第一基底与第二基底之间挤压所述第一粘附区以形成密封”包括在第一基底与第二基底之间挤压所述第一粘附区和第二粘接区以形成密封。
26.根据权利要求25所述的方法，其中：
所述第二基底上具有自第二基底凸出的垫圈结构；
所述方法还包括步骤：在所述垫圈结构的面对第一基底的表面上设置条状结构或者网格状结构。
27.根据权利要求26所述的方法，其中：
所述条状结构的截面具有两条边为斜边的梯形形状。
28.根据权利要求24-27中任一项所述的方法，其中：
所述防脱辅助结构形成有与第一粘附区所在的基底表面的边缘相连的阶梯面或者凹陷面。
29.根据权利要求25-27中任一项所述的方法，其中：
所述粘附层为金属键合层，且所述粘附区为金属键合区。
30.一种半导体器件，包括：
根据权利要求1-23中任一项所述的封装结构；
第一基底；
第二基底，与第一基底相对布置，
其中：
所述封装结构设置在所述第一基底与所述第二基底之间，第一基底、第二基底与封装结构围合成容纳空间。
31.根据权利要求30所述的半导体器件，其中：
所述半导体器件为体声波滤波器。
32.一种电子设备，包括根据权利要求30或31所述的半导体器件。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811355048.9A CN111193487B (zh) | 2018-11-14 | 2018-11-14 | 封装结构及其制造方法、半导体器件、电子设备 |
| PCT/CN2019/113881 WO2020098475A1 (zh) | 2018-11-14 | 2019-10-29 | 封装结构及其制造方法、半导体器件、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811355048.9A CN111193487B (zh) | 2018-11-14 | 2018-11-14 | 封装结构及其制造方法、半导体器件、电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111193487A CN111193487A (zh) | 2020-05-22 |
| CN111193487B true CN111193487B (zh) | 2023-10-24 |
Family
ID=70709077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811355048.9A Active CN111193487B (zh) | 2018-11-14 | 2018-11-14 | 封装结构及其制造方法、半导体器件、电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111193487B (zh) |
| WO (1) | WO2020098475A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022217403A1 (zh) * | 2021-04-12 | 2022-10-20 | 诺思(天津)微***有限责任公司 | Mems扬声器和电子设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574346A (zh) * | 2003-05-30 | 2005-02-02 | 株式会社瑞萨科技 | 一种制造半导体器件的方法 |
| CN102111116A (zh) * | 2010-11-24 | 2011-06-29 | 张�浩 | 整合的晶圆级别封装体 |
| CN102169845A (zh) * | 2011-02-22 | 2011-08-31 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| CN104241215A (zh) * | 2013-06-14 | 2014-12-24 | 日月光半导体制造股份有限公司 | 半导体封装结构及半导体工艺 |
| CN104362117A (zh) * | 2014-11-24 | 2015-02-18 | 苏州晶方半导体科技股份有限公司 | 基底键合装置和键合方法 |
| CN105355613A (zh) * | 2015-10-27 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 铝锗共晶键合的方法 |
| CN108365829A (zh) * | 2017-03-24 | 2018-08-03 | 珠海晶讯聚震科技有限公司 | 单晶压电射频谐振器和滤波器的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2848339B1 (fr) * | 2002-12-05 | 2005-08-26 | St Microelectronics Sa | Procede d'adhesion de deux elements, en particulier d'un circuit integre, par exemple une encapsulation d'un resonateur, et circuit integre correspondant |
| JP5640549B2 (ja) * | 2010-08-19 | 2014-12-17 | セイコーエプソン株式会社 | 光フィルター、光フィルターの製造方法および光機器 |
| JP5910099B2 (ja) * | 2012-01-18 | 2016-04-27 | セイコーエプソン株式会社 | 干渉フィルター、光学モジュールおよび電子機器 |
-
2018
- 2018-11-14 CN CN201811355048.9A patent/CN111193487B/zh active Active
-
2019
- 2019-10-29 WO PCT/CN2019/113881 patent/WO2020098475A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574346A (zh) * | 2003-05-30 | 2005-02-02 | 株式会社瑞萨科技 | 一种制造半导体器件的方法 |
| CN102111116A (zh) * | 2010-11-24 | 2011-06-29 | 张�浩 | 整合的晶圆级别封装体 |
| CN102169845A (zh) * | 2011-02-22 | 2011-08-31 | 中国科学院微电子研究所 | 一种用于三维封装的多层混合同步键合结构及方法 |
| CN104241215A (zh) * | 2013-06-14 | 2014-12-24 | 日月光半导体制造股份有限公司 | 半导体封装结构及半导体工艺 |
| CN104362117A (zh) * | 2014-11-24 | 2015-02-18 | 苏州晶方半导体科技股份有限公司 | 基底键合装置和键合方法 |
| CN105355613A (zh) * | 2015-10-27 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 铝锗共晶键合的方法 |
| CN108365829A (zh) * | 2017-03-24 | 2018-08-03 | 珠海晶讯聚震科技有限公司 | 单晶压电射频谐振器和滤波器的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111193487A (zh) | 2020-05-22 |
| WO2020098475A1 (zh) | 2020-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064010B2 (en) | Methods of coating and singulating wafers | |
| US6815314B2 (en) | Hermetic chip and method of manufacture | |
| US6294439B1 (en) | Method of dividing a wafer and method of manufacturing a semiconductor device | |
| US6184109B1 (en) | Method of dividing a wafer and method of manufacturing a semiconductor device | |
| US6836013B2 (en) | Method for sealing a semiconductor device and apparatus embodying the method | |
| US20100102433A1 (en) | Apparatus for use in semiconductor wafer processing for laterally displacing individual semiconductor devices away from one another | |
| US9496193B1 (en) | Semiconductor chip with structured sidewalls | |
| JP2007013174A (ja) | キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、ｆｂａｒチップのウェハレベルパッケージングのためのコンタクトを形成する方法 | |
| JPH03204954A (ja) | 半導体装置の製造方法 | |
| JPWO2006080388A1 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
| KR100452661B1 (ko) | 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법 | |
| CN111193487B (zh) | 封装结构及其制造方法、半导体器件、电子设备 | |
| KR20140013982A (ko) | 전계 방출 소자 및 그 제조 방법 | |
| US20080233714A1 (en) | Method for fabricating semiconductor device | |
| US20080217791A1 (en) | Semiconductor device | |
| US7642642B2 (en) | Microcap wafer bonding apparatus | |
| JP5727798B2 (ja) | Ｍｅｍｓセンサ | |
| US10998231B2 (en) | Method for increasing semiconductor device wafer strength | |
| CN111082768B (zh) | 封装结构及具有其的半导体器件、具有半导体器件的电子设备 | |
| US6440859B1 (en) | Method for etching passivation layer of wafer | |
| US20100019364A1 (en) | Saw debris reduction in mems devices | |
| US20240025056A1 (en) | Pick-and-place apparatus and head material thereof | |
| TW201705412A (zh) | 微電子構件裝置的製造方法及微電子構件裝置 | |
| JPS63138794A (ja) | 半導体レ−ザ素子ダイボンデイング方法 | |
| JPH05102300A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PP01 | Preservation of patent right | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20240130 Granted publication date: 20231024 |