CN104241215A - 半导体封装结构及半导体工艺 - Google Patents

半导体封装结构及半导体工艺 Download PDF

Info

Publication number
CN104241215A
CN104241215A CN201410079763.XA CN201410079763A CN104241215A CN 104241215 A CN104241215 A CN 104241215A CN 201410079763 A CN201410079763 A CN 201410079763A CN 104241215 A CN104241215 A CN 104241215A
Authority
CN
China
Prior art keywords
substrate
clad material
conductive pad
interconnection element
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410079763.XA
Other languages
English (en)
Other versions
CN104241215B (zh
Inventor
黄仕铭
林俊宏
陈奕廷
林文幸
詹士伟
张永兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201711047780.5A priority Critical patent/CN107833862B/zh
Publication of CN104241215A publication Critical patent/CN104241215A/zh
Application granted granted Critical
Publication of CN104241215B publication Critical patent/CN104241215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体封装结构及半导体工艺。所述半导体封装结构包含第一衬底、第二衬底、裸片、多个互连元件及包覆材料。所述互连元件连接所述第一衬底与所述第二衬底。所述包覆材料包覆所述互连元件。所述包覆材料具有多个容纳槽以容纳所述互连元件，且至少部分所述容纳槽的形状是由所述互连元件界定。由此，在回焊时，所述第一衬底及所述第二衬底的翘曲行为是相同的。

Description

半导体封装结构及半导体工艺
技术领域
本发明涉及一种半导体封装结构及半导体工艺。明确地说，本发明涉及一种堆叠半导体封装结构及其半导体工艺。
背景技术
常规堆叠半导体封装结构的制造方法如下，首先，将裸片及多个焊球接合到下衬底的上表面上。接着，利用模制工艺形成封胶材料于所述下衬底的上表面上，以包覆所述裸片及所述焊球。接着，固化所述封胶材料后，利用高温激光于所述封胶材料上表面形成多个开口以显露所述焊球的上部。接着，放置上衬底于所述封胶材料上，使得位于所述上衬底下表面的焊料接触所述焊球。接着，以加热烤箱进行第一次加热，使得所述焊料及所述焊球熔融而形成互连元件。接着，于所述下衬底的下表面形成多个焊球后，进行回焊工艺。最后再进行切割步骤。
在所述常规制造方法中，在移动到所述加热烤箱的过程中，上衬底下表面与所述封胶材料仅接触而无接合力，且所述焊料与所述焊球也仅接触而无接合力，因此，上衬底与所述封胶材料会发生偏移。此外，在第一次加热后，仅有所述上衬底的焊料与下衬底的焊球互相接合，但是上衬底下表面与所述封胶材料仍仅接触而无接合力。因此，在回焊后，上衬底容易发生翘曲，甚至所述上衬底及所述下衬底会剥离，影响产品合格率。
为了改善上述问题，一种新的解决方案被提出。所述解决方案是先利用所述焊球接合上下衬底，之后再进行模制工艺，以形成封胶材料于所述上下衬底之间。然而，此种方式的模制工艺中，所述封胶材料是由侧边注入所述上下衬底之间，因此，所述焊球会影响所述封胶材料的流动，使得所述封胶材料内的填料的分布不均匀，而且由于所述工艺的方式为了让所述封胶材料能顺利地从所述裸片与所述上衬底之间通过，因此所述焊球须维持一定的高度，使得所述焊球的尺寸较大，使得无法有效缩小所述焊球的间距。
发明内容
本发明的方面涉及一种半导体封装结构。在一实施例中，所述半导体封装结构包含第一衬底、第二衬底、裸片、多个互连元件及包覆材料。所述第一衬底具有上表面及多个第一衬底上导电垫。所述第二衬底具有下表面及多个第二衬底下导电垫，其中所述第一衬底的上表面面对所述第二衬底的下表面。所述裸片电连接到所述第一衬底的上表面。所述互连元件连接所述第一衬底上导电垫与所述第二衬底下导电垫。所述包覆材料位于所述第一衬底的上表面与所述第二衬底的下表面之间，且包覆所述裸片及所述互连元件，其中所述包覆材料具有多个容纳槽以容纳所述互连元件，且至少部分所述容纳槽的形状是由所述互连元件界定。
本发明的另一方面涉及一种半导体封装结构。在一实施例中，所述半导体封装结构包含第一衬底、第二衬底、裸片、多个互连元件及包覆材料。所述第一衬底具有上表面及多个第一衬底上导电垫。所述第二衬底具有下表面及多个第二衬底下导电垫，其中所述第一衬底的上表面面对所述第二衬底的下表面。所述裸片电连接到所述第一衬底的上表面。所述互连元件连接所述第一衬底上导电垫与所述第二衬底下导电垫。所述包覆材料位于所述第一衬底的上表面与所述第二衬底的下表面之间，且包覆所述裸片及所述互连元件，其中所述包覆材料具有多个容纳槽，所述容纳槽的侧壁的表面粗糙度与所述互连元件的表面粗糙度的差值为0～1.5μm。
本发明的另一方面涉及一种半导体工艺。在一实施例中，所述半导体工艺包含以下步骤：(a)将裸片电连接到第一衬底的上表面，其中所述第一衬底进一步具有多个第一衬底上导电垫，显露于所述第一衬底的上表面；(b)形成多个第一导电部于所述第一衬底上导电垫上；(c)施加包覆材料于所述第一衬底的上表面以包覆所述裸片及所述第一导电部，其中所述包覆材料为B阶胶材；(d)形成多个开口于所述包覆材料以显露所述第一导电部；(e)压合第二衬底于所述包覆材料上，使得所述第二衬底的下表面粘附于所述包覆材料上，其中所述第二衬底进一步具有多个第二衬底下导电垫及多个第二导电部，其中所述第一导电部与所述第二导电部至少其中之一包括焊料，所述第二衬底下导电垫是显露于所述第二衬底的下表面，所述第二导电部位于所述第二衬底下导电垫上，且所述焊料接触所述第一导电部及所述第二导电部；及(f)进行加热步骤，使得所述焊料熔融而形成多个互连元件，且所述包覆材料固化成C阶。
在本实施例中，由于所述第二衬底的下表面粘附于所述包覆材料，因此，在整个封装结构移动到下一个工作台的过程中，所述第二衬底与所述包覆材料不会发生偏移。此外，在加热后，所述包覆材料与所述第二衬底的下表面间具有粘附力，因此，在回焊时，所述第一衬底、所述第二衬底、所述包覆材料及所述互连元件虽然热膨胀系数(CTE)不一致，但是因为所述第一衬底及所述第二衬底已被所述包覆材料粘住，而可视为一个整体，使得所述第一衬底及所述第二衬底的翘曲行为会一致(例如：所述第一衬底及所述第二衬底同时为哭脸翘曲，或同时为笑脸翘曲)。因此，所述第一导电部及所述第二导电部可以一直保持接触状态而维持所述互连元件，因而可以提高产品合格率。
附图说明
图1展示本发明半导体封装结构的实施例的剖视示意图。
图2展示图1的区域A的放大示意图。
图3到图10展示本发明半导体工艺的实施例的示意图。
图11展示本发明半导体封装结构的另一实施例的剖视示意图。
图12展示图11的区域B的放大示意图。
图13展示本发明半导体封装结构的另一实施例的剖视示意图。
图14展示本发明半导体封装结构的另一实施例的剖视示意图。
具体实施方式
参考图1，展示本发明半导体封装结构的实施例的剖视示意图。半导体封装结构1包含第一衬底10、第二衬底12、裸片14、多个互连元件16、包覆材料18及多个下焊球20。
第一衬底10具有上表面101、下表面102、多个第一衬底上导电垫103及多个第一衬底下导电垫104。在本实施例中，第一衬底10是封装衬底，第一衬底下导电垫104显露于第一衬底10的下表面102，且第一衬底上导电垫103显露于第一衬底10的上表面101。第一衬底下导电垫104电连接到第一衬底上导电垫103。
第二衬底12具有上表面121、下表面122、多个第二衬底上导电垫123及多个第二衬底下导电垫124。第一衬底10的上表面101面对第二衬底12的下表面122。在本实施例中，第二衬底12是封装衬底或中介板(Interposer)，第二衬底上导电垫123显露于第二衬底12的上表面121，且第二衬底下导电垫124显露于第二衬底12的下表面122。第二衬底上导电垫123电连接到第二衬底下导电垫124。
裸片14电连接到第一衬底10的上表面101。在本实施例中，裸片14以倒装芯片接合方式附着到第一衬底10的上表面101。互连元件16连接第一衬底上导电垫103与第二衬底下导电垫124。在本实施例中，每一所述互连元件16是由第一导电部(例如：焊球)及第二导电部(例如：预焊料)互融而成，且具有内缩颈部161。互连元件16主要用以电连接第一衬底上导电垫103与第二衬底下导电垫124。
本发明的第一衬底上导电垫103及第一衬底下导电垫104或第二衬底上导电垫123及第二衬底下导电垫124可利用导电迹线(未标示)作为电连接的技术方式，第二衬底下导电垫124任选地可与所述导电迹线共平面或凸出于所述导电迹线之上。
包覆材料18位于第一衬底10的上表面101与第二衬底12的下表面122之间，且包覆裸片14及互连元件16。包覆材料18分别粘附第一衬底10的上表面101及第二衬底12的下表面122，且包覆材料18与第一衬底10的上表面101间的粘附力大致相同于包覆材料18与第二衬底12的下表面122间的粘附力。在本实施例中，包覆材料18为非导电膜(NCF)、非导电膏(NCP)或ABF(Ajinomoto Build-up Film)。当包覆材料18处于B阶胶材的状态时，即粘合第一衬底10的上表面101及第二衬底12的下表面122。由于第二衬底12的下表面122粘附于包覆材料18，因此，在整个封装结构移动到下一个工作台的过程中，第二衬底12与包覆材料18不会发生偏移。此外，在加热后，包覆材料18与第二衬底12的下表面122间具有粘附力，因此，在回焊时，第一衬底10、第二衬底12、包覆材料18及互连元件16虽然热膨胀系数(CTE)不一致，但是因为第一衬底10及第二衬底12已被包覆材料18粘住，而可视为一个整体，使得第一衬底10及第二衬底12的翘曲行为是相同的(例如：第一衬底10及第二衬底12同时为哭脸翘曲，或同时为笑脸翘曲)。因此，第一导电部(例如：焊球)及第二导电部(例如：预焊料)可以一直保持接触状态而维持互连元件16，因而可以提高产品合格率。
在本实施例中，包覆材料18并非常规模制化合物。在常规工艺中，因有脱膜步骤，因此裸片14的背面会有一层蜡。在模制步骤后，所述常规模制化合物与裸片14的背面间会因所述层蜡而导致粘附效果差而容易脱层。在本实施例中，所述包覆材料18可直接接触裸片14的背面，二者之间不会有蜡，可增加包覆材料18与裸片14间的粘附效果。
在本实施例中，包覆材料18具有多个容纳槽181以容纳互连元件16。至少部分容纳槽181的侧壁的形状与互连元件16相对应，且至少部分互连元件16的外表面接触容纳槽181的侧壁，即至少部分容纳槽181的形状是由互连元件16界定。因此，互连元件16与包覆材料18紧密结合。在本实施例中，容纳槽181的侧壁的表面粗糙度(Ra)为1～2μm，互连元件16的表面粗糙度为0.5～1μm，二者的差值为0～1.5μm。优选地，容纳槽181的侧壁的形状与互连元件16完全对应，且互连元件16的外表面全部接触容纳槽181的侧壁，即容纳槽181的形状全部由互连元件16界定。
此外，包覆材料18进一步具有多种填料182，填料182有大小不同的粒径，且均匀分布于包覆材料18中，而不会位于互连元件16内。同时，填料182的含量(以重量百分比计)在包覆材料18中也均匀。要注意的是，在工艺中，均匀分布的填料182可利于在包覆材料18上进行激光钻孔的孔洞均匀度，进而提高互连元件16的均匀度，提高封装结构1的可靠性。在本实施例中，填料182的平均粒径小于5微米(μm)。
再者，填料182不须经过模制通道的流动过程，因此可减少包覆材料18的整体厚度，特别是包覆材料18于第二衬底12与裸片14之间的厚度。在一实施例中，包覆材料18于第二衬底12与裸片14之间的厚度可不大于填料182中最大粒径大小；在另一实施例中，包覆材料18于第二衬底12与裸片14之间的厚度小于20微米(μm)。
举例来说，图中区域A1及区域A2分别代表左侧的包覆材料18及右侧的包覆材料18，其中区域A1为包覆材料18的最左侧边向右延伸默认距离，所述默认距离为包覆材料18最大宽度的10%，且区域A2为包覆材料18的最右侧边向左延伸所述默认距离。位于区域A1与区域A2的填料182的粒径分布及含量(以重量百分比计)相同。在实际实验中，分别获取区域A1及区域A2中任一小部分的测量区域，其中所述测量区域包括约100颗填料，可发现区域A1中的测量区域及区域A2中的测量区域，二者的粒径分布及含量(以重量百分比计)实质上相同。
所述下焊球20位于第一衬底下导电垫104上，用以电连接到外部元件。
参考图2，展示图1的区域A的放大示意图。在本实施例中，互连元件16是类似葫芦形状。互连元件16与第一衬底上导电垫103接触的区域具有第一宽度W1，且互连元件16与第二衬底下导电垫124接触的区域具有第二宽度W2。内缩颈部161具有第三宽度W3，且互连元件16具有最大宽度Wm。最大宽度Wm大于第三宽度W3。第一宽度W1大约等于第二宽度W2，且最大宽度Wm大于第一宽度W1及第二宽度W2。在本实施例中，由于每一互连元件16是由第一导电部(例如：焊球)及第二导电部(例如：预焊料)互融而成，因此，互连元件16的最大宽度Wm可有效缩小，使得互连元件16之间距可有效缩小，而适用于细间距线路。
参考图3到图10，展示本发明半导体工艺的实施例的示意图。参考图3，提供裸片14及第一衬底10。第一衬底10具有上表面101、下表面102、多个第一衬底上导电垫103及多个第一衬底下导电垫104。在本实施例中，第一衬底10为封装衬底，第一衬底下导电垫104显露于第一衬底10的下表面102，且第一衬底上导电垫103显露于第一衬底10的上表面101。第一衬底下导电垫104电连接到第一衬底上导电垫103。接着，将裸片14电连接到第一衬底10的上表面101。在本实施例中，裸片14以倒装芯片接合方式附着到第一衬底10的上表面101。
参考图4，形成多个第一导电部15于第一衬底上导电垫103，且第一导电部15围绕裸片14。在本实施例中，第一导电部15为多个焊球。然而，在其它实施例中，第一导电部15可以是铜柱。
参考图5，提供包覆材料18。在本实施例中，包覆材料18为非导电膜(NCF)、非导电膏(NCP)或ABF，且其具有多种填料182。填料182有大小不同的粒径，且均匀分布于包覆材料18中。此时，包覆材料18处于B阶胶材的状态。
参考图6，施加包覆材料18于第一衬底10的上表面101以包覆裸片14及第一导电部15。此时包覆材料18仍处于B阶的状态。在本实施例中，包覆材料18是利用压合或印刷等方式由上向下地或由下向上地形成于第一衬底10的上表面101，因此，第一导电部15不会影响包覆材料18内的填料182的流动，且填料182不须经过模制通道的流动过程，使得填料182仍均匀分布于包覆材料18中。
参考图7，形成多个开口183于包覆材料18上以显露第一导电部15上部。在本实施例中，是利用低温激光形成所述开口183。此时，包覆材料18仍处于B阶的状态。
参考图8，提供第二衬底12。第二衬底12具有上表面121、下表面122、多个第二衬底上导电垫123、多个第二衬底下导电垫124及多个第二导电部125。第二衬底12的下表面122面对第一衬底10的上表面101。在本实施例中，第二衬底12为封装衬底或中介板，第二衬底上导电垫123显露于第二衬底12的上表面121，且第二衬底下导电垫124显露于第二衬底12的下表面122。第二衬底上导电垫123电连接到第二衬底下导电垫124。第二导电部125位于第二衬底下导电垫124上。在本实施例中，第二导电部125为多个预焊料。然而，在其它实施例中，第二导电部125可以是铜柱。此外，要注意的是，第一导电部15与第二导电部125至少其中之一包括焊料，在本实施例中，第一导电部15与第二导电部125皆为焊料；然而，在其它实施例中，如果第一导电部15与第二导电部125皆为铜柱，那么第一导电部15与第二导电部125其中之一需要再包括焊料，且所述焊料接触第一导电部15及第二导电部125以利连接。
接着，施加下压力以压合第二衬底12于包覆材料18上。由于包覆材料18仍处于B阶的状态，使得第二衬底12的下表面122可粘附于包覆材料18上，而且包覆材料18与第一衬底10的上表面101间的粘附力大致相同于包覆材料18与第二衬底12的下表面122间的粘附力。根据一实施例，施加所述下压力同时加热到约90℃，此时，包覆材料18为可流动状态，而可填满任何空隙。此外，由于包覆材料18不需要流动空间，因此，通过控制包覆材料18的量及所述下压力，可大幅降低整体封装结构的厚度。
参考图9，以加热烤箱进行第一次加热，使得所述焊料熔融而形成互连元件16。此时的工作温度约为245℃。要注意的是，在移动到所述加热烤箱的过程中，第二衬底12的下表面122已粘附于包覆材料18上，因此，第二衬底12与封胶材料18不会发生偏移。在本实施例中，第一导电部15(例如：焊球)与第二导电部125(例如：预焊料)皆为焊料，因此，每一互连元件16是由所述第一导电部及所述第二导电部互融而成，且具有内缩颈部161。此时，包覆材料18可填满内缩颈部161所形成的空隙中。即，包覆材料18内的容纳槽181的形状是由互连元件16界定。
在加热一段时间后，包覆材料18固化成C阶。固化的包覆材料18内具有容纳槽181以容纳互连元件16。至少部分容纳槽181的侧壁的形状与互连元件16相对应，且至少部分互连元件16的外表面接触容纳槽181的侧壁，即至少部分容纳槽181的形状是由互连元件16界定。因此，互连元件16与包覆材料18紧密结合。在本实施例中，容纳槽181的侧壁的表面粗糙度为1～2μm，互连元件16的表面粗糙度为0.5～1μm，二者的差值为0～1.5μm。优选地，容纳槽181的侧壁的形状与互连元件16完全对应，且互连元件16的外表面全部接触容纳槽181的侧壁，即容纳槽181的形状是全部由互连元件16界定。
参考图10，形成多个下焊球20于第一衬底下导电垫104上。接着，进行回焊。要注意的是，此时第二衬底12已紧密附着到封胶材料18及第一衬底10上，因此回焊后，第一衬底10、第二衬底12、包覆材料18及互连元件16虽然热膨胀系数(CTE)不一致，但是因为第一衬底10及第二衬底12已被包覆材料18粘住，而可视为一个整体，使得第一衬底10及第二衬底12的翘曲行为是相同的(例如：第一衬底10及第二衬底12同时为哭脸翘曲，或同时为笑脸翘曲)。因此，第一导电部15及第二导电部125可以一直保持接触状态而维持互连元件16，由此可提高产品合格率。接着，进行切割，以形成多个如图1所示的半导体封装结构。在切割过程时，第二衬底12同样已紧密附着到封胶材料18及第一衬底10上，因此切割时所产生的应力造成第二衬底12剥离的问题也不会发生。
参考图11，展示本发明半导体封装结构的另一实施例的剖视示意图。参考图12，展示图11的区域B的放大示意图。本实施例的半导体封装结构1a与图1及图2所示的半导体封装结构1大致相同，其不同之处如下所述。在本实施例的半导体封装结构1a中，第一衬底10的上表面101部分覆盖第一上介电层105，且第一衬底10的下表面102部分覆盖第一下介电层106。第一衬底上导电垫103显露于第一上介电层105，且第一衬底下导电垫104显露于第一下介电层106。此外，第二衬底12的上表面121部分覆盖第二上介电层126，且第二衬底12的下表面122部分覆盖第二下介电层127。第二衬底上导电垫123显露于第二上介电层126，且第二衬底下导电垫124显露于第二下介电层127。在本实施例中，第一上介电层105与包覆材料18的粘附力大致相同于第二下介电层127与包覆材料18间的粘附力。
参考图13，展示本发明半导体封装结构的另一实施例的剖视示意图。本实施例的半导体封装结构1b与图1及图2所示的半导体封装结构1大致相同，其不同之处如下所述。在本实施例的半导体封装结构1b中，每一互连元件16a是由第一铜柱107(第一导电部)、焊料30及第二铜柱128(第二导电部)所组成。第一铜柱107位于第一衬底上导电垫103上，第二铜柱128位于第二衬底下导电垫124上，且第一铜柱107及第二铜柱128利用所述焊料30对接，而非互融。要注意的是，包覆材料18内的所述容纳槽的形状仍是由互连元件16a界定。
参考图14，展示本发明半导体封装结构的另一实施例的剖视示意图。本实施例的半导体封装结构1c与图1及图2所示的半导体封装结构1大致相同，其不同之处如下所述。在本实施例的所述半导体封装结构1c中，第二衬底12下表面122与裸片14上表面141之间的包覆材料18的厚度界定为T，且厚度T小于或等于填料182中的最大粒径大小。因此，厚度T还可以等于0，使得第二衬底12下表面122接触裸片14上表面141。
上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，所属领域的技术人员对上述实施例进行修改及变化仍不脱离本发明的精神。本发明的范围应如所附权利要求书所列。

Claims (20)

1.一种半导体封装结构，其包含：
第一衬底，其具有上表面及多个第一衬底上导电垫；
第二衬底，其具有下表面及多个第二衬底下导电垫，其中所述第一衬底的上表面面对所述第二衬底的下表面；
裸片，其电连接到所述第一衬底的上表面；
多个互连元件，其连接所述第一衬底上导电垫与所述第二衬底下导电垫；以及
包覆材料，其位于所述第一衬底的上表面与所述第二衬底的下表面之间，且包覆所述裸片及所述互连元件，其中所述包覆材料具有多个容纳槽以容纳所述互连元件，且至少部分所述容纳槽的形状是由所述互连元件界定。
2.根据权利要求1所述的半导体封装结构，其中所述第一衬底上表面部分覆盖第一介电层，第二衬底的下表面部分覆盖第二介电层，其中所述第一介电层与所述包覆材料的粘附力大致相同于所述第二介电层与所述包覆材料间的粘附力。
3.根据权利要求1所述的半导体封装结构，其中所述第一衬底进一步具有下表面及多个第一衬底下导电垫，所述第一衬底下导电垫显露于所述第一衬底下表面，且所述第一衬底上导电垫显露于所述第一衬底上表面；所述第二衬底进一步具有上表面及多个第二衬底上导电垫，所述第二衬底上导电垫显露于所述第二衬底上表面，且所述第二衬底下导电垫显露于所述第二衬底下表面。
4.根据权利要求1所述的半导体封装结构，其中每一所述互连元件是由预焊料及焊料互融而成。
5.根据权利要求1所述的半导体封装结构，其中所述互连元件与所述第一衬底上导电垫接触的区域具有第一宽度，所述互连元件与所述第二衬底下导电垫接触的区域具有第二宽度，每一所述互连元件具有内缩颈部，所述内缩颈部具有第三宽度，且所述互连元件具有最大宽度，其中所述最大宽度大于所述第一宽度、所述第二宽度及所述第三宽度。
6.根据权利要求1所述的半导体封装结构，其中至少部分所述容纳槽的侧壁的形状与所述互连元件相对应，且至少部分所述互连元件的外表面接触所述容纳槽的侧壁。
7.根据权利要求1所述的半导体封装结构，其中所述包覆材料为非导电膜NCF、非导电膏NCP或ABF。
8.根据权利要求1所述的半导体封装结构，其中所述包覆材料具有多种填料，且所述填料均匀分布于所述包覆材料中。
9.根据权利要求8所述的半导体封装结构，其中所述填料不位于所述互连元件内。
10.根据权利要求1所述的半导体封装结构，其中所述包覆材料具有多种填料，且所述包覆材料包括区域A1及区域A2，其中所述区域A1为所述包覆材料的最左侧边向右延伸默认距离，所述默认距离为所述包覆材料最大宽度的10%，且所述区域A2为所述包覆材料的最右侧边向左延伸所述默认距离，其中位于所述区域A1与所述区域A2的填料的粒径分布及含量相同。
11.根据权利要求1所述的半导体封装结构，其中所述包覆材料具有多种填料，且所述包覆材料于所述第二衬底与所述裸片之间的厚度小于或等于所述填料中的最大粒径大小。
12.根据权利要求1所述的半导体封装结构，其中所述第一衬底上表面部分覆盖第一介电层，第二衬底的下表面部分覆盖第二介电层，其中所述第一介电层与所述包覆材料的粘附力大致相同于所述第二介电层与所述包覆材料间的粘附力。
13.一种半导体封装结构，其包含：
第一衬底，其具有上表面及多个第一衬底上导电垫；
第二衬底，其具有下表面及多个第二衬底下导电垫，其中所述第一衬底的上表面面对所述第二衬底的下表面；
裸片，其电连接到所述第一衬底的上表面；
多个互连元件，其连接所述第一衬底上导电垫及所述第二衬底下导电垫；以及
包覆材料，其位于所述第一衬底的上表面及所述第二衬底的下表面之间，且包覆所述裸片及所述互连元件，其中所述包覆材料具有多个容纳槽以容纳所述互连元件，所述容纳槽的侧壁的表面粗糙度与所述互连元件的表面粗糙度的差值为0～1.5μm。
14.根据权利要求13所述的半导体封装结构，其中所述第一衬底上表面部分覆盖第一介电层，第二衬底的下表面部分覆盖第二介电层，其中所述第一介电层与所述包覆材料的粘附力大致相同于所述第二介电层与所述包覆材料间的粘附力。
15.根据权利要求13所述的半导体封装结构，其中所述包覆材料具有多种填料，且所述填料不位于所述互连元件内。
16.一种半导体工艺，其包含以下步骤：
(a)将裸片电连接到第一衬底的上表面，其中所述第一衬底进一步具有多个第一衬底上导电垫，显露于所述第一衬底的上表面；
(b)形成多个第一导电部于所述第一衬底上导电垫上；
(c)施加包覆材料于所述第一衬底的上表面以包覆所述裸片及所述第一导电部，其中所述包覆材料为B阶胶材；
(d)形成多个开口于所述包覆材料以显露所述第一导电部；
(e)压合第二衬底于所述包覆材料上，使得所述第二衬底的下表面粘附于所述包覆材料上，其中所述第二衬底进一步具有多个第二衬底下导电垫及多个第二导电部，其中所述第一导电部与所述第二导电部至少其中之一包括焊料，所述第二衬底下导电垫显露于所述第二衬底的下表面，所述第二导电部位于所述第二衬底下导电垫上，且所述焊料接触所述第一导电部及所述第二导电部；以及
(f)进行加热步骤，使得所述焊料熔融而形成多个互连元件，且所述包覆材料固化成C阶。
17.根据权利要求16所述的半导体工艺，其中步骤(a)中，所述第一衬底进一步具有下表面及多个第一衬底下导电垫，所述第一衬底下导电垫显露于所述第一衬底下表面；步骤(f)之后进一步包含：
(g)形成多个下焊球于所述第一衬底下导电垫上；
(h)进行回焊；以及
(i)进行切割，以形成多个半导体封装结构。
18.根据权利要求17所述的半导体工艺，其中步骤(c)中，所述包覆材料为非导电膜NCF、非导电膏NCP或ABF，所述包覆材料具有多种填料，且所述填料均匀分布于所述包覆材料中。
19.根据权利要求16所述的半导体工艺，其中步骤(c)是压合或印刷所述包覆材料于所述第一衬底的上表面。
20.根据权利要求16所述的半导体工艺，其中步骤(f)中，所述固化的包覆材料具有多个容纳槽以容纳所述互连元件，且所述容纳槽的形状是由所述互连元件界定。
CN201410079763.XA 2013-06-14 2014-03-06 半导体封装结构及半导体工艺 Active CN104241215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711047780.5A CN107833862B (zh) 2013-06-14 2014-03-06 半导体封装结构及半导体工艺

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW102121211 2013-06-14
TW102121211 2013-06-14
TW102148836 2013-12-27
TW102148836A TWI533421B (zh) 2013-06-14 2013-12-27 半導體封裝結構及半導體製程

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201711047780.5A Division CN107833862B (zh) 2013-06-14 2014-03-06 半导体封装结构及半导体工艺

Publications (2)

Publication Number Publication Date
CN104241215A true CN104241215A (zh) 2014-12-24
CN104241215B CN104241215B (zh) 2017-11-28

Family

ID=52018534

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410079763.XA Active CN104241215B (zh) 2013-06-14 2014-03-06 半导体封装结构及半导体工艺
CN201711047780.5A Active CN107833862B (zh) 2013-06-14 2014-03-06 半导体封装结构及半导体工艺

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711047780.5A Active CN107833862B (zh) 2013-06-14 2014-03-06 半导体封装结构及半导体工艺

Country Status (3)

Country Link
US (2) US9978715B2 (zh)
CN (2) CN104241215B (zh)
TW (1) TWI533421B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110651364A (zh) * 2017-05-23 2020-01-03 美光科技公司 具有表面安装裸片支撑结构的半导体装置组合件
CN111193487A (zh) * 2018-11-14 2020-05-22 天津大学 封装结构及其制造方法、半导体器件、电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570857B (zh) * 2014-12-10 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
US9508664B1 (en) 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI638410B (zh) * 2017-11-14 2018-10-11 蔡宜興 降低封裝基板翹曲的方法及半成品結構
DE102018103431A1 (de) * 2018-02-15 2019-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
KR102514042B1 (ko) 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11101220B2 (en) * 2019-08-28 2021-08-24 Qualcomm Incorporated Through-package partial via on package edge
US20210134690A1 (en) * 2019-11-01 2021-05-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
KR102664267B1 (ko) * 2020-02-20 2024-05-09 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384143A (zh) * 2001-05-02 2002-12-11 住友电木株式会社 半导体封装用环氧树脂组合物的制造方法、半导体封装用环氧树脂组合物及半导体装置
US20120049338A1 (en) * 2009-01-07 2012-03-01 Kuang-Hsiung Chen Stackable semiconductor device packages
TW201232735A (en) * 2011-01-27 2012-08-01 Unimicron Technology Corp Package stack device and method of forming same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
CN1201383C (zh) * 1999-01-29 2005-05-11 松下电器产业株式会社 电子部件的安装方法、安装装置及电子部件装置
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
CN1617316A (zh) * 2003-11-10 2005-05-18 南茂科技股份有限公司 增进有效黏晶面积的封装制程及实施该封装制程的b阶膜层
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
US7381359B2 (en) * 2004-10-14 2008-06-03 Yazaki Corporation Method for making filled epoxy resin compositions
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
JP5068990B2 (ja) 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8163599B2 (en) * 2008-04-18 2012-04-24 Panasonic Corporation Flip-chip mounting method, flip-chip mounting apparatus and tool protection sheet used in flip-chip mounting apparatus
JP2010147153A (ja) 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8106499B2 (en) 2009-06-20 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual substrate package and method of manufacture thereof
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
JP5481724B2 (ja) 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
JP2012079876A (ja) * 2010-09-30 2012-04-19 Fujitsu Ltd 電子装置の製造方法及び電子装置
US20120193788A1 (en) 2011-01-31 2012-08-02 Advanced Micro Devices, Inc. Stacked semiconductor chips packaging
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US8872358B2 (en) * 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8922005B2 (en) * 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
KR101867955B1 (ko) * 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
JP6076653B2 (ja) * 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
CN102915984A (zh) 2012-09-20 2013-02-06 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
JP6196893B2 (ja) * 2012-12-18 2017-09-13 新光電気工業株式会社 半導体装置の製造方法
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384143A (zh) * 2001-05-02 2002-12-11 住友电木株式会社 半导体封装用环氧树脂组合物的制造方法、半导体封装用环氧树脂组合物及半导体装置
US20120049338A1 (en) * 2009-01-07 2012-03-01 Kuang-Hsiung Chen Stackable semiconductor device packages
TW201232735A (en) * 2011-01-27 2012-08-01 Unimicron Technology Corp Package stack device and method of forming same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110651364A (zh) * 2017-05-23 2020-01-03 美光科技公司 具有表面安装裸片支撑结构的半导体装置组合件
CN110651364B (zh) * 2017-05-23 2023-04-04 美光科技公司 具有表面安装裸片支撑结构的半导体装置组合件
CN111193487A (zh) * 2018-11-14 2020-05-22 天津大学 封装结构及其制造方法、半导体器件、电子设备
WO2020098475A1 (zh) * 2018-11-14 2020-05-22 天津大学 封装结构及其制造方法、半导体器件、电子设备
CN111193487B (zh) * 2018-11-14 2023-10-24 天津大学 封装结构及其制造方法、半导体器件、电子设备

Also Published As

Publication number Publication date
CN107833862B (zh) 2020-06-02
US20140367841A1 (en) 2014-12-18
TW201448143A (zh) 2014-12-16
TWI533421B (zh) 2016-05-11
CN107833862A (zh) 2018-03-23
US9978715B2 (en) 2018-05-22
CN104241215B (zh) 2017-11-28
US10229894B2 (en) 2019-03-12
US20180240777A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
CN104241215A (zh) 半导体封装结构及半导体工艺
TWI409887B (zh) 焊料注入成模之旋轉填充技術
US7410090B2 (en) Conductive bonding material fill techniques
CN102479725B (zh) 具有散热座及增层电路的散热增益型半导体组件制备方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN104979314A (zh) 半导体封装结构及半导体工艺
CN104701269A (zh) 叠层封装件结构中的翘曲控制
TW201705615A (zh) 用於低溫接合的結構和方法
US8274153B2 (en) Electronic component built-in wiring substrate
KR20010060304A (ko) 전자기판, 전도성 소자의 형성방법 및 3차원 회로의형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨패키지의 형성방법, ｉｃ 칩/리드 프레임 패키지의형성방법 및 칩-온-플렉스 패키지의 형성방법
JP2020520553A (ja) ２つの基板間に挿入されたデバイスを有する電子アセンブリおよびその製造方法
TWI776693B (zh) 封裝結構及其形成方法
JP2018113399A (ja) 回路部品の製造方法および回路部品
CN104900547A (zh) 多元合金成分的微凸点制备工艺
CN208706581U (zh) 埋入式芯片
CN104701270A (zh) 半导体封装结构及半导体工艺
CN104425395A (zh) 半导体封装件及其制造方法
US20150366067A1 (en) Peripherally Mounted Components in Embedded Circuits
CN104347547A (zh) 半导体封装件及其的制造方法
CN104347532B (zh) 半导体封装件及其制造方法
CN101221909A (zh) 散热型封装件的制法及其所应用的散热结构
CN217507311U (zh) 半导体封装装置
CN212322992U (zh) 一种封装基板、封装结构及线路板的焊接结构
CN117712268A (zh) 一种基于框架复形的led器件扇出封装结构及方法
CN104733411A (zh) 一种三维堆叠圆片级扇出PoP封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant