CN104221130B - 与化合物半导体的铜互连相关的改善的结构、装置和方法 - Google Patents

与化合物半导体的铜互连相关的改善的结构、装置和方法 Download PDF

Info

Publication number
CN104221130B
CN104221130B CN201380016231.5A CN201380016231A CN104221130B CN 104221130 B CN104221130 B CN 104221130B CN 201380016231 A CN201380016231 A CN 201380016231A CN 104221130 B CN104221130 B CN 104221130B
Authority
CN
China
Prior art keywords
layer
layers
titanium
copper
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380016231.5A
Other languages
English (en)
Other versions
CN104221130A (zh
Inventor
K.程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conexant Systems LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN104221130A publication Critical patent/CN104221130A/zh
Application granted granted Critical
Publication of CN104221130B publication Critical patent/CN104221130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855—Overhang structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了与诸如化合物半导体的半导体的铜互连金属化相关的改进的结构、装置和方法。在示例性构造中，金属化结构可包括设置在化合物半导体之上的第一钛(Ti)层、设置在第一Ti层之上的第一阻挡层、设置在第一阻挡层之上的第二Ti层和设置在第二Ti层之上的铜(Cu)层。在另一个示例性构造中，金属化结构可包括设置在化合物半导体之上的Ti层、设置在第一Ti层之上的第一氮化钛(TiN)层和设置在第一TiN层之上的Cu层。在再一个示例性构造中，金属化结构可包括设置在化合物半导体之上的堆叠，并且该堆叠包括势垒、设置在势垒之上的Cu层和设置在Cu层之上的第一Ti层。该金属化结构还可包括设置在第一Ti层之上的溅射的钛钨(TiW)层。

Description

与化合物半导体的铜互连相关的改善的结构、装置和方法
相关申请的交叉引用
本申请要求2012年2月24日提交的名称为为"DEVICES AND METHODOLOGIESRELATED TO COPPER INTERCONNECTS FOR COMPOUND SEMICONDUCTORS"的美国临时申请No.61/602,886的优先权，其全部内容明确地通过引用并入于此。
技术领域
本公开总体上涉及与化合物半导体的铜互连相关的装置和方法。
背景技术
化合物半导体装置采用诸如金的金属来形成诸如总线的互连线。这些互连通常涉及金属1、金属2和金属3。金属1或M1典型地是指金属互连的第一层，其例如接触欧姆金属以及与集成电路相关的其它有源和/或无源元件(例如，电阻器、电容器和电感器)。金属2或M2典型地是指连接到M1的层。金属3或M3典型地是指例如装置中的散热器，比如功率放大器。
金因其诸如低电阻系数、化学惰性和理想的引线接合特性等特性而被选为用于前述某些或全部应用。然而，金的价格相对较高，因此增加了化合物半导体的相关制造成本。
发明内容
在某些实施方式中，本公开涉及化合物半导体装置的金属化结构。该结构包括设置在与化合物半导体装置相关的基板之上的第一钛(Ti)层。该结构还包括设置在第一Ti层之上的第一阻挡层。该结构还包括设置在第一阻挡层之上的第二Ti层。该结构还包括设置在第二Ti层之上的铜(Cu)层，其中第二Ti层构造为抑制Cu层和阻挡层的合金化。
在某些实施例中，第一Ti层、第一阻挡层和第二Ti层可构造为在Cu层和形成在基板上的欧姆金属层之间产生势垒。在某些实施例中，第一阻挡层可包括铂(Pt)、钯(Pd)或镍(Ni)。
在某些实施例中，该结构还可包括设置在Cu层之上的第三Ti层和设置在第三Ti层之上的第二阻挡层。第二阻挡层可包括铂(Pt)、钯(Pd)或镍(Ni)。在某些实施例中，第一阻挡层可与第一Ti层直接接触，第二Ti层可与第一阻挡层直接接触，Cu层可与第二Ti层直接接触，第三Ti层可与Cu层直接接触，并且第二阻挡层可与第三Ti层直接接触。在某些实施例中，第一阻挡层和第二Ti层的厚度可选择为在Cu层和欧姆金属层之间提供足够的势垒功能性，该欧姆金属层设置在第一Ti层和基板之间。第一Ti层的厚度可足以用作粘合层。作为示例，第一Ti层的厚度可为约1,000埃，第一Pt层的厚度可为约500埃，并且第二Ti层的厚度可为约1,000埃。
在某些实施例中，Cu层的厚度可选择为产生类似于由该Cu层取代的金层的电阻值。作为示例，Cu层的厚度可为约25,000埃。
在某些实施例中，该结构还可包括设置在第二阻挡层之上的金(Au)层。第三Ti层和第二阻挡层的厚度可选择为在Cu层和Au层之间提供足够的钝化功能性。作为示例，第三Ti层的厚度可为约500埃，并且第二阻挡层可包括厚度为约500埃的铂(Pt)层。
在某些实施例中，该结构还可包括设置在Au层之上的第四Ti层。作为示例，Au层的厚度可为约1,200埃，并且第四Ti层的厚度可为约90埃。在某些实施例中，第一Ti层、第一阻挡层、第二Ti层、Cu层、第三Ti层、第二阻挡层、Au层和第四Ti层中的每一层可通过蒸发形成。
根据大量的实施方式，本公开涉及形成化合物半导体装置的金属化结构的方法。该方法包括在与化合物半导体装置相关的基板之上形成第一钛(Ti)层。该方法还包括在第一Ti层之上形成第一阻挡层。该方法还包括在第一阻挡层之上形成第二Ti层。该方法还包括在第二Ti层之上形成铜(Cu)层。
在某些实施例中，该方法还可包括在Cu层之上形成第三Ti层，并且在第三Ti层之上形成第二阻挡层。在某些实施例中，该方法还可包括在第二Pt层之上形成金(Au)层。在某些实施例中，该方法还可包括在Au层之上形成第四Ti层。
在某些实施例中，第一Ti层、第一阻挡层、第二Ti层、Cu层、第三Ti层、第二阻挡层、Au层和第四Ti层中的每一层可通过蒸发形成。在某些实施例中，第一阻挡层和第二阻挡层中的每一层可包括铂(Pt)、钯(Pd)或镍(Ni)。
根据大量实施方式，本公开涉及化合物半导体芯片，其包括形成在化合物半导体基板上的半导体装置。该芯片还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在与半导体装置相关的基板之上的第一钛(Ti)层、设置在第一Ti层之上的第一阻挡层、设置在第一阻挡层之上的第二Ti层以及设置在第二Ti层之上的铜(Cu)层。
在某些实施例中，互连金属化堆叠还可包括设置在Cu层之上的第三Ti层以及设置在第三Ti层之上的第二阻挡层。在某些实施例中，互连金属化堆叠还可包括设置在第二阻挡层之上的金(Au)层以及设置在Au层之上的第四Ti层。在某些实施例中，第一阻挡层和第二阻挡层中的每一层可包括铂(Pt)、钯(Pd)或镍(Ni)。
在某些实施例中，化合物半导体芯片可为砷化镓GaAs芯片。在某些实施例中，半导体装置可包括赝配高电子迁移率晶体管(pHEMT)、金属半导体场效应晶体管(MESFET)、异质结双极晶体管(HBT)、马赫(MZ)调制器、光伏器件、发光二极管(LED)、双极FET(BiFET)、双极HEMT(BiHEMT)、诸如垂直腔激光(VCSEL)二极管的激光二极管或诸如SAW滤波器或共鸣器的表面声波(SAW)装置。
在大量实施方式中，本公开涉及射频(RF)模块，其包括构造为容纳多个元件的封装基板。该模块还包括芯片，该芯片安装在封装基板上且具有形成在化合物半导体基板上的半导体装置。该芯片还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在与半导体装置相关的基板之上的第一钛(Ti)层、设置在第一Ti层之上的第一阻挡层、设置在第一阻挡层之上的第二Ti层和设置在第二Ti层之上的铜(Cu)层。
根据某些实施方式，本公开涉及射频(RF)装置，其包括天线和RF电路，该RF电路与天线连通且构造为提供发射和/或接收功能。RF装置还包括构造为利于天线和RF电路的运行的模块。该模块包括形成在化合物半导体基板上的半导体装置。该模块还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在与半导体装置相关的基板之上的第一钛(Ti)层、设置在第一Ti层之上的第一阻挡层、设置在第一阻挡层之上的第二Ti层和设置在第二Ti层之上的铜(Cu)层。
在某些实施方式中，本公开涉及化合物半导体装置的金属化结构。该结构包括设置在与化合物半导体装置相关的基板之上的第一钛(Ti)层。该结构还包括设置在第一Ti层之上的第一氮化钛(TiN)层。该结构还包括设置在第一TiN层之上的铜(Cu)层。
在某些实施例中，第一Ti层和第一TiN层可构造为在Cu层和基板之间产生势垒。在某些实施例中，该结构还可包括设置在Cu层之上的第二TiN层和设置在第二TiN层之上的第一铂(Pt)层。第一TiN层可与第一Ti层直接接触，Cu层可与第一TiN层直接接触，第二TiN层可与Cu层直接接触，并且第一Pt层可与第二TiN层直接接触。
在某些实施例中，第一TiN层的厚度可选择为在Cu层和欧姆金属层之间提供足够的势垒功能性，欧姆金属层设置在第一Ti层和基板之间。第一Ti层的厚度为可足以用作粘合层。作为示例，第一Ti层的厚度可为约1,000埃，并且第一TiN层的厚度可为约500埃。
在某些实施例中，Cu层的厚度可选择为产生与由Cu层取代的金层类似的电阻值。作为示例，Cu层的厚度可为约25,000埃。
在某些实施例中，该结构还可包括设置在第一Pt层之上的金(Au)层。在某些实施例中，该结构还可包括设置在Au层之上的第二Ti层。作为示例，Au层的厚度可为约1,200埃，并且第二Ti层的厚度可为约90埃。在某些实施例中，第一Ti层、第一TiN层、Cu层、第二TiN层、第一Pt层、Au层和第二Ti层中的每一层可通过蒸发形成。
根据某些实施方式，本公开涉及形成化合物半导体装置的金属化结构的方法。该方法包括在与化合物半导体装置相关的基板之上形成第一钛(Ti)层。该方法还包括在第一Ti层之上形成第一氮化钛(TiN)层。该方法还包括在第一TiN层之上形成铜(Cu)层。
在某些实施例中，该方法还可包括在Cu层之上形成第二TiN层和在第二TiN层之上形成第一Pt层。在某些实施例中，该方法还可包括在第一Pt层之上形成金(Au)层。在某些实施例中，该方法还可包括在Au层之上形成第二Ti层。
在某些实施例中，第一Ti层、第一TiN层、Cu层、第二TiN层、第一Pt层、Au层和第二Ti层中的每一层可通过蒸发形成。第一和第二TiN层中的每一层的蒸发可包括在离子源的辅助下蒸发Ti以及在由离子源蒸发Ti的至少部分过程中引入氮气以形成TiN层。
根据大量的实施方式，本公开涉及化合物半导体芯片，其包括形成在化合物半导体基板上的半导体装置。该芯片还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在与半导体装置相关的基板之上的第一钛(Ti)层、设置在第一Ti层之上的第一氮化钛(TiN)层以及设置在第一Ti层之上的铜(Cu)层。
在某些实施例中，互连金属化堆叠还可包括设置在Cu层之上的第二TiN层以及设置在第二TiN层之上的铂(Pt)层。在某些实施例中，互连金属化堆叠还可包括设置在Pt层之上的金(Au)层以及设置在Au层之上的第二Ti层。
在某些实施例中，化合物半导体芯片可为砷化镓GaAs芯片。在某些实施例中，半导体装置可包括赝配高电子迁移率晶体管(pHEMT)、金属半导体场效应晶体管(MESFET)、异质结双极晶体管(HBT)、马赫(MZ)调制器、光伏器件、发光二极管(LED)、双极FET(BiFET)、双极HEMT(BiHEMT)、诸如垂直腔面发射激光(VCSEL)二极管的激光二极管或诸如SAW滤波器或共振器的表面声波(SAW)装置。
在大量实施方式中，本公开涉及射频(RF)模块，其包括构造为容纳多个元件的封装基板。该模块还包括芯片，该芯片安装在封装基板上且包括形成在化合物半导体基板上的半导体装置。该芯片还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在与半导体装置相关的基板之上的第一钛(Ti)层、设置在第一Ti层之上的第一氮化钛(TiN)层以及设置在第一TiN层之上的铜(Cu)层。
在某些实施方式中，本公开涉及射频(RF)装置，其包括天线和RF电路，RF电路与天线连通且构造为提供发射和/或接收功能。RF装置还包括构造为利于天线和RF电路的运行的模块。该模块包括形成在化合物半导体基板上的半导体装置。该模块还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在与半导体装置相关的基板之上的第一钛(Ti)层、设置在第一Ti层之上的第一氮化钛(TiN)层以及设置在第一TiN层之上的铜(Cu)层。
在大量实施方式中，本公开涉及化合物半导体装置的金属化结构。该结构包括设置在与化合物半导体装置相关的基板之上的堆叠。该堆叠包括势垒和设置在势垒之上的铜(Cu)层。该结构还包括设置在堆叠之上的溅射的钛钨(TiW)层。
在某些实施例中，该势垒可包括设置在Ti层之上的氮化钛(TiN)层。在某些实施例中，该势垒可包括第一钛层、设置在第一Ti层之上的阻挡层以及设置在阻挡层之上的第二Ti层。阻挡层可包括铂(Pt)、钯(Pd)或镍(Ni)。
在某些实施例中，该堆叠还可包括设置在Cu层和溅射的TiW层之间的钛(Ti)层。在某些实施例中，该堆叠还可包括设置在溅射的TiW层之上的金(Au)层。溅射的TiW层的厚度可足以抑制Cu层和Au层之间的交互作用。在某些实施例中，该堆叠还可包括设置在Au层之上的Ti层。在某些实施例中，该堆叠的每一层可通过蒸发形成。在某些实施例中，Au层和Au层之上的Ti层中的每一层可通过蒸发形成。在某些实施例中，溅射的TiW可基本上没有分支(wing)或桁条(stringer)特征。
根据大量的实施方式，本公开涉及形成化合物半导体装置的金属化结构的方法。该方法包括形成光刻胶掩模，该掩模在与化合物半导体装置相关的基板之上限定开口。该方法还包括在该开口内以及该基板之上形成堆叠。该堆叠包括势垒和形成在势垒之上的铜(Cu)层。该方法还包括以允许光刻胶掩模通过剥离工艺去除的方式在该堆叠之上溅射钛钨(TiW)层。
在某些实施例中，光刻胶掩模可具有在该开口处的凹陷形状。在某些实施例中，该堆叠的形成还可包括在Cu层和TiW层之间形成钛(Ti)层。在某些实施例中，该方法还可包括在TiW层之上形成金(Au)层。在某些实施例中，该方法还可包括在Au层之上形成Ti层。在某些实施例中，该方法还可包括剥离光刻胶掩模从而产生梯形形状的堆叠。
根据某些实施方式，本公开涉及化合物半导体芯片，其包括形成在化合物半导体基板上的半导体装置。该芯片还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在势垒之上的铜(Cu)层。金属化堆叠还包括设置在Cu层之上的溅射的钛钨(TiW)层。
在某些实施例中，金属化堆叠还可包括设置在Cu层和TiW层之间的钛(Ti)层。
在大量实施方式中，本公开涉及射频(RF)模块，其包括构造为容纳多个元件的封装基板。该模块还包括芯片，该芯片安装在封装基板上且包括形成在化合物半导体基板上的半导体装置。该芯片还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在势垒之上的铜(Cu)层。金属化堆叠还包括设置在Cu层之上的溅射的钛钨(TiW)层。
在某些实施方式中，本公开涉及射频(RF)装置，其包括天线和RF电路，该RF电路与天线连通且构造为提供发射和/或接收功能。RF装置还包括构造为利于天线和RF电路的运行的模块。该模块包括形成在化合物半导体基板上的半导体装置。该模块还包括半导体装置的互连金属化堆叠。金属化堆叠包括设置在势垒之上的铜(Cu)层。金属化堆叠还包括设置在Cu层之上的溅射的钛钨(TiW)层。
根据大量的实施方式，本公开涉及化合物半导体的金属化结构。该结构包括设置在化合物半导体表面之上的粘合层。该结构还包括设置在粘合层之上的阻挡层。该结构还包括设置在阻挡层之上的铜(Cu)层。阻挡层构造为基本上承受在约200℃的温度下至少100小时的高温工作寿命(HTOL)试验应力。
在某些实施例中，该结构还可包括设置在Cu层之上的钝化层。在某些实施例中，粘合层可包括第一钛(Ti)层。
在某些实施例中，阻挡层可包括第二Ti层和第一铂(Pt)层，其中第二Ti层设置在第一Pt层之上。钝化层可包括第二Pt层和第三Ti层，其中第二Pt层设置在第三Ti层之上。在某些实施例中，该结构还可包括设置在第二Pt层之上的金层。
在某些实施例中，阻挡层可包括第一氮化钛(TiN)层。钝化层可包括第二Pt层和第二TiN层，其中第二Pt层设置在第二TiN层之上。在某些实施例中，该结构还可包括设置在第二Pt层之上的金层。
在某些实施例中，粘合层、阻挡层、Cu层和钝化层中的每一层可通过蒸发沉积形成。在某些实施例中，至少一些钝化层可包括溅射层。在某些实施例中，钝化层可包括溅射的钛钨(TiW)层和蒸发的钛(Ti)层，其中TiW层设置在Ti层之上。
在某些实施例中，粘合层、阻挡层、Cu层和Ti层的侧面轮廓可对应于凹陷的光刻胶轮廓。Cu层的厚度可足以使沉积在凹陷的光刻胶轮廓上的铜产生修改的光刻胶轮廓，该修改的光刻胶轮廓的尺寸允许形成溅射的TiW层而基本上没有分支或桁条特征，从而利于剥离工艺。
在某些实施例中，该结构还可包括设置在第二TiW层之上的金层。在某些实施例中，化合物半导体可包括砷化镓(GaAs)。
根据某些实施方式，本公开涉及半导体芯片，其包括集成电路(IC)，该IC具有形成在化合物半导体基板上的至少一个晶体管。该芯片还包括构造为利于晶体管电连接的金属化结构。金属化结构包括设置在化合物半导体表面之上的粘合层、设置在粘合层之上的阻挡层以及设置在阻挡层之上的铜(Cu)层，其中阻挡层构造为基本上承受在270℃和273℃之间的温度下至少100小时或500小时的高温工作寿命(HTOL)试验。
在某些实施例中，化合物半导体基板可包括砷化镓(GaAs)。在某些实施例中，该至少一个晶体管可包括异质结双极晶体管(HBT)或赝配高电子迁移率晶体管(pHEMT)。
在大量实施方式中，本公开涉及封装电子模块，其包括构造为容纳多个元件的封装基板。该模块还包括安装在封装基板上的半导体芯片。该芯片包括集成电路，该集成电路具有形成在化合物半导体基板上的至少一个晶体管。该芯片还包括构造为利于晶体管电连接的金属化结构。金属化结构包括设置在化合物半导体表面之上的粘合层、设置在粘合层之上的阻挡层以及设置在阻挡层之上的铜(Cu)层。阻挡层构造为基本上承受在270℃和273℃之间的温度下至少100小时或500小时的高温工作寿命(HTOL)试验。该模块还包括接触焊盘(contact pad)，该接触焊盘设置在封装基板上且电连接到金属化结构。
在某些实施方式中，本公开涉及射频(RF)装置，其包括构造为产生发射信号和/或处理接收信号的RF电路。RF装置还包括构造为利于发射信号的传输和/或接收信号的处理的模块。该模块包括半导体芯片，该半导体芯片具有形成在化合物半导体基板上的至少一个晶体管。该芯片还包括构造为利于晶体管电连接的金属化结构。金属化结构包括设置在化合物半导体表面之上的粘合层、设置在粘合层之上的阻挡层以及设置在阻挡层之上的铜(Cu)层。阻挡层构造为基本上承受住在270℃和273℃之间的温度下至少100小时或500小时的高温工作寿命(HTOL)试验。
在某些实施例中，RF装置可包括无线装置。在某些实施例中，无线装置可包括移动电话。
在某些实施方式中，本公开涉及形成金属化结构的方法。该方法包括提供化合物半导体基板。该方法还包括在基板之上形成光刻胶层。该方法还包括图案化该光刻胶层以限定开口。该方法还包括在图案化的光刻胶层之上蒸发铜堆叠。铜堆叠包括粘合层、阻挡层和铜层。该方法还包括在铜堆叠之上形成钝化层。该方法还包括执行剥离工艺以去除该铜堆叠位于光刻胶层之上的部分，从而在开口的位置产生金属化结构。
已在此描述了本发明的某些方面、优点和新颖性特征以用于概括本公开。应理解，根据本发明的任何特定的实施例可不必实现所有这些优点。因此，本发明可以以实现或优化在此教导的一个或一组优点的方式实施或执行，而不必实现在此教导或提出的其它优点。
附图说明
图1示意性地示出了在某些实施方式中具有在此描述的一个或多个特征的装置可形成在诸如晶片的化合物半导体基板上；
图2A和2B示出了图1中装置的示例，其中该装置可包括铜基金属化结构；
图3示出了铜基金属堆叠结构的示例；
图4示意性地示出了铜基金属堆叠结构的第一示例性构造；
图5A示出了图4中示例性金属化堆叠的截面图的照片；
图5B示出了图5A中示例性金属化堆叠的近视图；
图6A示出了在不包含图4和5中示例性金属化堆叠的一个或多个特征的情况下、势垒可能失效的示例；
图6B示出了在不包含图4和5中示例性金属化堆叠的一个或多个特征的构造中、M1可能变色并且引线接合性能可能下降的示例；
图7示意性地示出了铜基金属堆叠结构的第二示例性构造；
图8A示出了图7中示例性金属化堆叠的截面图的照片；
图8B示出了图8A中示例性金属化堆叠的近视图；
图9A示出了在不包含图7和8中示例性金属化堆叠的一个或多个特征的构造中、铜层中会形成明显空隙的示例；
图9B示出了在不包含图7和8中示例性金属化堆叠的一个或多个特征的构造中、M1可能变色并且引线接合性能可能下降的示例；
图10示意性地示出了铜基金属堆叠结构的第三示例性构造；
图11示出了预剥离阶段，其可被实施以制造图10中示例性金属堆叠结构；
图12示出了已经成功经受了剥离工艺的金属层的下侧；
图13示出了可被实施以制造图4和5中第一示例性金属堆叠的工艺；
图14示出了图13中示例性制造工艺的不同阶段；
图15示出了可被实施以制造图7和8中第一示例性金属堆叠的工艺；
图16示出了图15中示例性制造工艺的不同阶段；
图17A和17B示出了可被实施以制造图10和11中第一示例性金属堆叠的工艺；
图18A和18B示出了图17A和17B中示例性制造工艺的不同阶段；
图19示出了图4和5中金属化结构样品的高温工作寿命(HTOL)试验性能的示例；
图20示出了不包含图4和5中金属化结构的势垒功能性的样品的HTOL试验失败的示例；
图21示出了在图19中的一个样品上进行1,400小时的HTOL试验后的金属化结构的光学图像；
图22示出了图20中的一个样品在HTOL试验失败后其上金属化结构的光学图像；
图23示出了可被实施以制造具有在此描述的一个或多个金属化结构的芯片的工艺；
图24示意性地示出了可通过图23中的制造工艺形成的芯片；
图25A和25B示意性地示出了具有图24中一个或多个芯片的模块；
图26示意性地示出了射频(RF)装置，其包括具有在此描述的一个或多个特征的一个或多个芯片和/或一个或多个模块；
图27示出了图26中RF装置实施为无线装置的更多具体示例。
具体实施方式
如果在此提供了标题，则其仅用于便利目的而不必影响本发明所请求保护的范围或意义。
形成在诸如化合物半导体的半导体上的金属化特征例如可构造为提供互连功能性。这样的互连通常称为金属1、金属2和金属3。金属1或M1通常是指接触电路中的欧姆金属和/或其它有源或无源元件(例如，电阻器、电容器、电感器)的金属互连层。金属2或M2通常是指连接到M1层的金属层。金属3或M3通常是指(例如，功率放大器中的)散热器。
在某些实施方式中，金因其诸如低电阻系数、化学惰性和理想的引线接合特性等特性而被选为用作M1互连。然而，金相当昂贵并且其价格一直稳步上升。因此，与使用金作为M1互连的晶片和所形成的装置相关的成本也会增加。
相应地，期望有一种具有金的一个或多个令人满意的特性的不太昂贵的替代物。铜可为这样的替代物。例如，铜的电阻系数低于金约20％(铜约为1.7μΩ-cm，而金约为2.2μΩ-cm)。铜还具有高于金的导热率(铜约为385Wm-1K-1，而金约为314W m-1K-1)，这使得其成为用于M3散热器的金的理想替代物。
然而，当在半导体基板上实施时，铜的使用面对一些挑战。例如，铜是相对快的扩散体；从而典型地需要阻挡层来防止金属扩散到半导体基板中。铜还容易在空气中发生化学反应和氧化；因此其典型地需要被钝化，从而防止其在各步骤之间受到工艺化学品和/或制造环境的影响。
在此描述的是与基于铜的金属结构(例如M1互连)相关的结构、装置和方法。描述了提供利于使用铜作为互连导体的功能性的、期望的势垒和钝化构造的各种示例。尽管在M1互连的情况下进行了描述，但是应理解，本公开的一个或多个特征也可在其它类型的铜基金属结构中实施。
图1示出了在某些实施方式中，形成在化合物半导体基板(例如晶片10)上的装置12可包括具有在此描述的一个或多个特征的一个或多个铜基互连结构。在此描述的各种示例是在可实施这样的铜基互连结构的砷化镓(GaAs)化合物半导体的情况下给出的。然而，应理解，这样的铜基互连特征也可在其它化合物半导体上实施。例如，可使用诸如InP、GaN、InGaP和InGaAs的化合物半导体作为基板并且在其上形成具有在此描述的一个或多个特征的铜基互连。
还应理解，尽管在此的各种示例是在化合物半导体的情况下进行描述的，但是本公开的一个或多个特征也可在单质半导体上实施。例如，可使用诸如硅和/或锗的单质半导体作为基板并且在其上形成具有在此描述的一个或多个特征的铜基互连。
图2A和2B示出了可实施铜基互连结构的装置12的示例。在图2A中，所示出的异质结双极晶体管(HBT)20包括形成为各种接触的多个铜基结构100。例如，所示出的铜基接触100形成在子集电层24(其形成在诸如GaAs的半绝缘化合物半导体基板22之上)之上。在另一个示例中，所示出的铜基接触100形成在基底层28(其形成在集电层26之上)之上。在再一个示例中，所示出的铜基接触100形成在发射器堆叠30(其形成在基底层28之上)之上。在图2A的示例性构造20中，所示出的欧姆金属层32设置在铜基接触100及其各自的半导体基板之间。
在图2B中，所示出的诸如赝配HEMT(pHEMT)40的高电子迁移率晶体管(HEMT)包括形成为各种接触的多个铜基结构100。所示出的pHEMT40包括化合物半导体基板42(例如GaAs)，其上形成缓冲层44。所示出的超晶格结构46形成在缓冲层44之上，并且所示出的沟道层48形成在超晶格结构46之上。所示出的阻挡层50形成在沟道层48之上，并且所示出的包覆层52形成在阻挡层50的部分之上。所示出的铜基接触100形成在包覆层52之上从而形成源极和漏极接触。所示出的铜基接触100还形成在阻挡层50之上从而形成栅极接触。在图2B所示的示例性构造40中，所示出的欧姆金属层54设置在铜基接触100及其各自的半导体基板之间。
在某些实施例中，铜基结构100也可在其它半导体装置中实施。在此对这样的半导体装置的示例进行更加详细的描述。
图3示出了诸如M1结构的铜基金属化结构100可包括设置在势垒106之上的铜(Cu)层110。所示出的势垒106形成在欧姆金属层104之上，而欧姆金属层104形成在化合物半导体基板102之上。如图3进一步所示，金属化结构100也可包括形成在铜层110之上的钝化结构112。在此描述势垒106和钝化结构112的各种非限定性示例及其如何形成。
示例1
图4示意性地示出了铜基金属堆叠结构100的第一示例性构造120。欧姆金属层104可形成在诸如GaAs的化合物半导体基板102之上。第一钛(Ti)层122(厚度d1)可形成在欧姆金属层104之上。第一铂(Pt)层124(厚度d2)可形成在第一Ti层122之上。第二Ti层126(厚度d3)可形成在第一Pt层124之上。铜(Cu)层110(厚度d4)可形成在第二Ti层126之上。在此对可由前述Ti-Pt-Ti组合中的一些或全部提供的期望的功能性以及某些可能的替换构造的示例进行更加详细的描述。
在某些实施例中，第三Ti层130(厚度d5)可形成在Cu层110之上。第二Pt层132(厚度d6)可形成在第三Ti层130之上。金(Au)层134(厚度d7)可形成在第二Pt层132之上。第四Ti层136(厚度d8)可形成在Au层134之上。在此对可由前述组合中的一些或全部提供的期望的功能性以及某些可能的替换构造的示例进行更加详细的描述。
表1列出了图4所示各层的示例性厚度。
表1
层 尺寸 近似值(埃)
第一Ti d1 1,000
第一Pt d2 500
第二Ti d3 1,000
Cu d4 25,000
第三Ti d5 500
第二Pt d6 500
Au d7 1,200
第四Ti d8 90
图5A示出了具有参考图4描述的示例性构造的金属化堆叠120的截面照片。图5B示出了图5A中金属化堆叠120的近视图。在两张照片中可见：可在已形成在欧姆金属层104和GaAs基板102之上的钝化层150中的开口中形成层Ti-Pt-Ti(122、124、126)的示例性组件。此外，图5A和5B示出了可形成钝化层152以便覆盖可能露出的一些或全部侧表面和上表面。
在某些实施方式中，参考图4和5描述的示例性金属化堆叠120的至少一些层可通过电子束蒸发沉积形成。申请人已经发现Ti可充当Cu的势垒且Pt可为Cu的良好势垒，以防止或减少扩散。在金属化堆叠120中，所示出的Cu层夹设在两个Ti层之间。申请人的可靠性试验已经显示，如果没有Ti层，Pt可能与Cu合金化从而导致势垒失效(图6A)。在发生这样的问题时，M1堆叠的电阻系数会显著增加，因此导致与M1堆叠相关装置的失效。Cu也可能到达(reach)Au的顶部1200A从而导致M1变色且还导致引线接合问题(图6B)。
图6A示出了示例性构造140，其中Cu层110的两侧均没有Ti层。因此，示例性堆叠140包括形成在欧姆金属层104之上的层Ti(122)、Pt(124)、Cu(110)、Pt(图4中的132)、Au(图4中的134)和Ti(图4中的136)。图6A示出了如果在Cu层110和Pt层124之间没有Ti层(图4中的126)，则Pt层124恶化，并且因此不再是Cu110的可靠势垒。据信，这样的恶化是由于铜和铂在相对低温下形成合金。
参见图6B，由于Cu层110和上部Pt层(图4中的132)之间没有Ti层(图4中的130)，铜也可到达金层(图4中的134)从而导致M1结构140的变色(例如，表面上的不均匀图案)和不期望的特征，例如引线接合问题。再者，据信，上部Pt层的这种恶化是由于铜和铂在相对低温下形成合金。
关于图4和5中的示例性金属化堆叠120，例如，由于欧姆金属膜104的粗糙度，第一Ti层122可构造为提供诸如粘合和覆盖表面不平整的功能性。在此将对如何形成第一Ti层122的示例进行更加详细的描述。应理解，第一Ti层122的厚度可小于或大于约1,000埃的示例性厚度。在某些实施方式中，第一Ti层122的厚度可选择为足以提供一个或多个前述功能。
关于图4和5中的示例性金属化堆叠120，第一Pt层124可构造为例如用作势垒，以减少或抑制金、铜和/或其它原子在欧姆金属层104(通过第一Ti层122)和Cu层110之间迁移。在此将对如何形成第一Pt层124的示例进行更加详细的描述。应理解，第一Pt层124的厚度可小于或大于约500埃的示例性厚度。在某些实施方式中，第一Pt层124可形成为具有厚度d2，其至少为约250埃。在某些实施例中，厚度d2可显著地大于250埃的示例性厚度。在某些实施方式中，第一Pt层124的厚度可选择为足以提供在此描述的一个或多个特征。
关于图4和5中的示例性金属化堆叠120，第二Ti层126例如可构造为减少或抑制Cu层110与第一Pt层124的合金化。在此将对如何形成第二Ti层126的示例进行更加详细的描述。应注意，第二Ti层126的厚度可小于或大于约1,000埃的示例性厚度。在某些实施方式中，第二Ti层126的厚度可选择为足以提供在此描述的一个或多个特征。
关于图4和5中的示例性金属化堆叠120，Cu层110例如可构造为产生期望的电阻系数。因为Cu层110可构造为堆叠120的主导电层，所以Cu层的截面尺寸(例如，厚度和/或宽度)可选择为提供堆叠120的期望的导电特性在图4和5中的示例性堆叠120中，选择约25000埃的Cu层110以提供与被Cu层110取代的约30,000埃的金层相关的大致相同的片阻。在此将对Cu层110如何形成的示例进行更加详细的描述。应理解，Cu层110的厚度可小于或大于约25,000埃的示例性厚度。在某些实施方式中，Cu层110的厚度可选择为足以提供在此描述的一个或多个特征。
关于图4和5中的示例性金属化堆叠120，第三Ti层130例如可构造为减少或抑制Cu层110与第二Pt层132的合金化。如参考图6A和6B所描述的，铜层与铂层的这种合金化会导致一些铜到达金层且产生与金属化结构相关的变色和引线接合问题。在此将对如何形成第三Ti层130的示例进行更加详细的描述。应理解，第三Ti层130的厚度可小于或大于约500埃的示例性厚度。在某些实施方式中，第三Ti层130的厚度可选择为足以提供在此描述的一个或多个特征。
关于图4和5中的示例性金属化堆叠120，第二Pt层132例如可构造为用作势垒，以减少或抑制金、铜和/或其它原子在Au层134(通过第三Ti层130)和Cu层110之间的迁移。在此将对如何形成第二Pt层132的示例进行更加详细的描述。应理解，第二Pt层132的厚度可小于或大于约500埃的示例性厚度。在某些实施方式中，第二Pt层132可形成具有至少为约250埃的厚度d6。在某些实施例中，厚度d6可显著大于250埃的示例性厚度。在某些实施方式中，第二Pt层132的厚度可选择为足以提供在此描述的一个或多个特征。
关于图4和5中的示例性金属化堆叠120，Au层134例如可构造为允许金属化堆叠120的引线接合和/或防止Cu层110氧化。在此将对如何形成Au层134的示例进行更加详细的描述。应理解，Au层134的厚度可小于或大于约1,200埃的示例性厚度。在某些实施方式中，Au层134的厚度可选择为足以提供在此描述的一个或多个特征。
关于图4和5中的示例性金属化堆叠120，第四Ti层136例如可构造为提供Au层134的钝化层和/或构造为充当附加钝化层(例如，氮化物层)的粘合层(例如，图5A中的152)。在此将对如何形成第四Ti层136的示例进行更加详细的描述。应理解，第四Ti层136的厚度可小于或大于约90埃的示例性厚度。在某些实施方式中，第四Ti层136的厚度可选择为足以提供如在此描述的一个或多个特征。
在某些实施方式中，包括第一Ti层122、第一Pt层124和第二Ti层126的层组合可构造为足以减少或防止欧姆金属(104)中的金迁移到Cu层110，以及减少或防止Cu层110中的铜扩散到欧姆金属(104)中。当不希望或不旨在受特定理论约束时，Ti/Pt/Ti结构可被模拟或在电气上近似为两个背对背的二极管，由此抑制或减少欧姆层(104)中的金朝着Cu层110移动，并且抑制或减少(Cu层110的)Cu移动到Pt层124中。
对于包括第三Ti层130、第二Pt层132和Au层134的层组合，其可构造为足以减少或防止Cu层110和Au层134之间的迁移和/或扩散。这样的组合还可构造为足以机械稳固地经受住引线接合和/或探针的应力。
在图4和5中的示例性构造120中，各层的尺寸(例如，厚度)可不同于表1所列的其相应示例性数值。例如，第一Ti层(122)的厚度范围可为50至5,000埃，在100至4,000埃、200至3,000埃、500至2,000埃或750至1,250埃的范围内。在另一个示例中，第一Pt层(124)的厚度范围可为50至5,000埃，在100至2,500埃、200至1,000埃、300至700埃或400至600埃的范围内。在再一个示例中，第二Ti层(126)的厚度范围可为50至5,000埃，在100至4,000埃、200至3,000埃、500至2,000埃或750至1,250埃的范围内。在再一个示例中，Cu层(110)的厚度范围可为500至50,000埃，在5,000至40,000埃、10,000至35,000埃或20,000至30,000埃的范围内。在再一个示例中，第三Ti层(130)的厚度范围可为50至5,000埃，在100至2,500埃、200至1,000埃、300至700埃或400至600埃的范围内。在再一个示例中，第二Pt层(132)的厚度范围可为50至5,000埃，在100至2,500埃、200至1,000埃、300至700埃或400至600埃的范围内。在再一个示例中，Au层(134)的厚度范围可为100至5,000埃，在200至4,000埃、300至3,000埃、500至2,000埃或900至1,500埃的范围内。在再一个示例中，第四Ti层(136)的厚度范围可为20至500埃，在40至300埃、60至200埃或70至110埃的范围内。
在某些实施例中，图4和5的示例性构造120中的一些或所有层可由不同的材料形成以提供类似的功能。例如，第一Ti层(122)可用诸如铬(Cr)的材料取代。在另一个示例中，第一Pt层(124)可用诸如钯(Pd)或镍(Ni)的材料取代。在再一个示例中，第二Ti层(126)可用诸如铬(Cr)的材料取代。在再一个示例中，Cu层(110)可用诸如铝(Al)的材料取代。在再一个示例中，第三Ti层(130)可用诸如铬(Cr)的材料取代。在再一个示例中，第二Pt层(132)可用诸如钯(Pd)或镍(Ni)的材料取代。在再一个示例中，第四Ti层(136)可用诸如铬(Cr)的材料取代。
在图4和5中的示例性构造120中，欧姆层104描述为由金形成。应理解，也可实现其它类型的欧姆层。对于诸如MESFET和pHEMT的装置，欧姆层可为N-欧姆层。对于N-型半导体，欧姆层可包括镍、锗(或金-锗AuGe)和/或金。可利用这样的材料的不同变化，包括例如Ni/Ge/Au、Ni/Au/Ge/Au、Ni/AuGe/Au、Ni/Au/Ge/Ni/Au、Ge/Ni/Au和AuGe/Ni/Au。对于诸如HBT、BiFET、BiHEMT的装置，欧姆层可为N-欧姆或P-欧姆。P-欧姆类型可在层中具有Au以及诸如Pr和Pd的其它金属。其它的构造也是可能的。
示例2
图7示意性地示出了铜基金属堆叠结构100的第二示例性构造160。欧姆金属层104可形成在诸如GaAs的化合物半导体基板102之上。第一钛(Ti)层162(厚度d1)可形成在欧姆金属层104之上。第一氮化钛(TiN)层164(厚度d2)可形成在第一Ti层162之上。铜(Cu)层110(厚度d3)可形成在第一TiN层164之上。第二TiN层170(厚度d4)可形成在Cu层110之上。Pt层172(厚度d5)可形成在第二TiN层170之上。金(Au)层174(厚度d6)可形成在Pt层172之上。第二Ti层176(厚度d7)可形成在Au层174之上。在此对可由前述组合中的一些或全部提供的期望的功能性以及某些可能的替换构造的示例进行更加详细的描述。
表2列出了图7所示各种层的示例性厚度。
表2
层 尺寸 近似值(埃)
第一Ti d1 1,000
第一TiN d2 500
Cu d3 25,000
第二TiN d4 500
Pt d5 500
Au d6 1,200
第二Ti d7 90
图8A示出了具有参考图7描述的示例性构造的金属化堆叠160的截面照片。图8B示出了图8A中的金属化堆叠160的近视图。在两张照片中可见：可在已形成在欧姆金属层104和GaAs基板102之上的钝化层190中的开口中形成层Ti-TiN(162、164)的示例性组件。此外，图8A和8B示出了可形成钝化层192以便覆盖可能露出的一些或全部侧表面和上表面。
在某些实施方式中，除参考图7和8描述的示例性金属化堆叠160的TiN层164、170之外的至少一些层可通过电子束蒸发沉积形成。TiN层164、170可利用具有这样的离子源的蒸发器形成：其在蒸发工艺中与引入的N2气体相结合。在金属化堆叠160中，所示出的Cu层夹设在两个TiN层164、170之间；并且这样的TiN层可减少或抑制Cu层110与欧姆金属层104(经由第一TiN层164)以及Au层174(经由第二TiN层170)之间的交互作用。
申请人的可靠性试验显示，如果没有TiN层(例如，图9A中的具有Ti/Cu/Ti/Au/Ti层的堆叠180)，则Ti不足以单独用作势垒。这样的金属化结构的失效典型地在例如台阶处开始，薄膜在该台阶处由于剥离蒸发工艺的特性而呈多孔状。据观察，具有相对大量的图案的晶片易于更快失效。聚焦离子束/扫描电子显微镜分析显示，Cu层110(图9A)中可能形成明显空隙184从而造成失效。与第一示例一样，Cu也会到达Au的顶部1200A从而造成M1180变色，并且还会导致引线接合问题(图9B)。
图9A示出了示例性构造180，其中在Cu层110的两侧上均没有TiN层。因此，示例性堆叠180包括形成在欧姆金属层104之上的层Ti(162)、Cu(110)、Ti(182)、Au(174)和Ti(176)。图9A示出了如果Cu层110和Ti层162之间没有TiN层，则Cu层可形成明显空隙184，其导致堆叠180恶化。
参见图9B，Cu层110和上部Ti层182之间没有TiN层，Cu层110的铜也能到达Au层174。这样的效应会导致M1结构180的变色(例如，表面上的不均匀图案)以及诸如引线接合问题的不期望的特征。
关于图7和8中的示例性金属化堆叠160，第一Ti层162可构造为提供诸如粘合和覆盖表面不规则的功能，表面不规则例如是由欧姆金属膜104的粗糙度引起的。在此将对如何形成第一Ti层162的示例进行更加详细的描述。应理解，第一Ti层162的厚度可小于或大于约1,000埃的示例性厚度。在某些实施方式中，第一Ti层162的厚度可选择为足以提供一个或多个前述功能。
关于图7和8中的示例性金属化堆叠160，第一TiN层164例如可构造为用作势垒，以减少或抑制金、铜和/或其它原子在欧姆金属层104和Cu层110之间的迁移。在此将对如何形成第一TiN层164的示例进行更加详细的描述。应理解，第一TiN层164的厚度可小于或大于约500埃的示例性厚度。在某些实施方式中，第一TiN层164的厚度可选择为足以提供在此描述的一个或多个特征。
关于图7和8中的示例性金属化堆叠160，Cu层110例如可构造为产生所希望的电阻系数。因为Cu层110可构造为堆叠160的主导电层，所以Cu层的截面尺寸(例如，厚度和/或宽度)可选择为提供堆叠160的期望的导电性。在图7和8中的示例性堆叠160中，选择约25,000埃的Cu层110以提供与被Cu层110取代的约30,000埃的金层相关的大致相同的片阻。在此将对如何形成Cu层110的示例进行更加详细的描述。应理解，Cu层110的厚度可小于或大于约25,000埃的示例性厚度。在某些实施方式中，Cu层110的厚度可选择为足以提供在此描述的一个或多个特征。
关于图7和8中的示例性金属化堆叠160，第二TiN层170例如可构造为减少或抑制Cu层110中的某些铜到达Au层174且产生与金属化结构相关的变色和引线接合问题。在此将对如何形成第二TiN层170的示例进行更加详细的描述。应理解，第二TiN层170的厚度可小于或大于约500埃的示例性厚度。在某些实施方式中，第二TiN层170的厚度可选择为足以提供在此描述的一个或多个特征。
关于图7和8中的示例性金属化堆叠160，Pt层172例如可构造为用作势垒，以减少或抑制金、铜和/或其它原子在Au层174和Cu层110之间的迁移。在此将对如何形成Pt层172的示例进行更加详细的描述。应理解，Pt层172的厚度可小于或大于约500埃的示例性厚度。在某些实施方式中，Pt层172可形成为具有至少约250埃的厚度d5。在某些实施例中，厚度d5可显著地大于250埃的示例性厚度。在某些实施方式中，Pt层172的厚度可选择为足以提供在此描述的一个或多个特征。
关于图7和8中的示例性金属化堆叠160，Au层174例如可构造为允许金属化堆叠160的引线接合和/或防止Cu层110被氧化。在此将对如何形成Au层174的示例进行更加详细的描述。应理解，Au层174的厚度可小于或大于约1,200埃的示例性厚度。在某些实施方式中，Au层174的厚度可选择为足以提供如在此描述的一个或多个特征。
关于图7和8的示例性金属化堆叠160，第二Ti层176例如可构造为提供Au层174的钝化层和/或构造为用作附加钝化层(例如，氮化物层)的粘合层(例如，图8A中的192)。在此将对如何形成第二Ti层176的示例进行更加详细的描述。应理解，第二Ti层176的厚度可小于或大于约90埃的示例性厚度。在某些实施方式中，第二Ti层176的厚度可选择为足以提供在此描述的一个或多个特征。
在某些实施方式中，包括第一Ti层162和第一TiN层164的各层的组合可构造为足以减少或防止欧姆金属(104)中的金迁移到Cu层110，以及减少或防止Cu层110中的铜扩散到欧姆金属(104)中。对于包括第二TiN层170、Pt层172和Au层174的层组合，其可构造为足以减少或防止Cu层110和Au层174之间的迁移和/或扩散。这样的组合也可构造为足以机械稳固地经受住引线接合和/或探针的应力。
在图7和8中的示例性构造160中，各种层的尺寸(例如，厚度)可不同于表2中所列的其各自的示例性数值。例如，第一Ti层(162)的厚度范围可为50至5,000埃，在100至4,000埃、200至3,000埃、500至2,000埃或750至1,250埃的范围内。在另一个示例中，第一TiN层(164)的厚度范围可为50至5,000埃，在100至2,500埃、200至1,000埃、300至700埃或400至600埃的范围内。在再一个示例中，Cu层(110)的厚度范围可为500至50,000埃，在5,000至40,000埃、10,000至35,000埃或20,000至30,000埃的范围内。在再一个示例中，第二TiN层(170)的厚度范围可为50至5,000埃，在100至2,500埃、200至1,000埃、300至700埃或400至600埃的范围内。在再一个示例中，Pt层(172)的厚度范围可为50至5,000埃，在100至2,500埃、200至1,000埃、300至700埃或400至600埃的范围内。在再一个示例中，Au层(174)的厚度范围可为100至5,000埃，在200至4,000埃、300至3,000埃、500至2,000埃或900至1,500埃的范围内。在再一个示例中，第二Ti层(176)的厚度范围可为20至500埃，在40至300埃、60至200埃或70至110埃的范围内。
在某些实施例中，图7和8中的示例性构造160中的一些或所有层可由不同的材料形成以提供类似的功能性。例如，第一Ti层(162)可用诸如铬(Cr)的材料取代。在另一个示例中，第一TiN层(164)可用可在离子辅助下蒸发的材料取代，比如任意金属氮化物。在再一个示例中，Cu层(110)可用诸如铝(Al)的材料取代。在再一个示例中，第二TiN层(170)可用可在离子辅助下蒸发的材料取代，比如任意金属氮化物。在再一个示例中，Pt层(172)可用诸如钯(Pd)或镍(Ni)的材料取代。在再一个示例中，第二Ti层(176)可用诸如铬(Cr)的材料取代。
在图7和8中的示例性构造160中，欧姆层104描述为由金形成。应理解，也可实施其它类型的欧姆层。对于诸如MESFET和pHEMT的装置，欧姆层可为N-欧姆层。对于N-型半导体，欧姆层可包括镍、锗(或金-锗AuGe)和/或金。可利用这些材料的不同变化，例如包括Ni/Ge/Au、Ni/Au/Ge/Au、Ni/AuGe/Au、Ni/Au/Ge/Ni/Au、Ge/Ni/Au和AuGe/Ni/Au。对于诸如HBT、BiFET、BiHEMT的装置，欧姆层可为N-欧姆或P-欧姆。P-欧姆类型可在层中具有金以及诸如Pt和Pd的其它金属。其它的构造也是可能的。
示例3
图10示意性地示出了铜基金属堆叠结构100的第三示例性构造200。该特定示例包括涉及各种层的沉积的方法，包括堆叠结构200的上部。
Cu M1方案的挑战之一是防止顶层失效。在基于引线接合的装置的情况下，通常需要M1堆叠的上部能够处理与引线接合相关的应力。在某些情形中，与球焊相关的机械和/或超声力可能会弱化例如Ti/Pt/Au组合的顶部势垒。薄膜失效可能源自于这样的弱化位置和传播。
类似TiW的溅射的耐火金属可用作良好的势垒。然而，溅射薄膜通常由于其保形涂层特性而不能成功地被剥离。在某些实施方式中，这种与溅射薄膜和后续剥离相关的挑战可通过利用某些类型的光刻胶(resist)来解决，包括具有凹陷轮廓的那些光刻胶。如在此描述的，采用凹陷轮廓来沉积相对厚的Cu层(例如，25,000埃)可使光刻胶的轮廓发生变化，这使得该光刻胶能溅射具有很少或没有分支或桁条的诸如TiW的势垒金属，从而利于有效的剥离工艺。
举例来说，图10示出了可由前述势垒(例如TiW)的溅射和其后的剥离工艺产生的金属堆叠结构200。金属堆叠结构200可包括形成在欧姆金属层104之上的铜堆叠202(例如，包括Ti/势垒/Cu/Ti)，而欧姆金属层104形成在诸如GaAs的基板102之上。所示出的金属堆叠结构200还包括形成在铜堆叠202之上的溅射的阻挡层204(例如TiW)。所示出的金层206形成在溅射的阻挡层204之上。在此将对如何形成铜堆叠202、溅射的阻挡层204和金层206的示例进行更加详细的描述。
图11示出了预剥离阶段，其中阻挡层(例如TiW)204已经溅射在铜堆叠202之上，并且金层206已经通过蒸发而沉积在阻挡层204之上。所示出的光刻胶(photoresist)212具有凹陷轮廓，从而限定用于形成铜堆叠202的开口。所示出的光刻胶212形成在欧姆金属层104之上，欧姆金属层104形成在诸如GaAs晶片210的化合物半导体基板之上。
如图11所示，例如，通过蒸发而沉积铜堆叠202导致抗蚀剂剥离高度明显增加了"t"，其约为光刻胶212之上形成的铜堆叠202'的高度。对于在此描述的第一和第二示例(120、160)，所增加的厚度"t"可为至少25,000埃。如图11进一步所示，光刻胶212之上的蒸发的铜堆叠202'可大体延续光刻胶212的凹陷轮廓，由此减小了用于形成上部层(例如，204、206)的开口的临界尺寸。开口的临界尺寸上的这种减小可在TiW阻挡层204的溅射过程中减少或基本上消除分支的形成。这种溅射的TiW势垒204可进一步允许通过剥离工艺去除金属层202'。图12示出了已经成功经受剥离工艺的金属层200(例如金属层202')的底侧。
在某些实施方式中，图10和11的铜堆叠202可包括图4和7中的铜层110以及图4和7中的第一和第二示例性构造120、160的下-铜层和上-铜层的任何组合。这样的实施方式的尺寸和材料可类似于在此描述的那样。在某些实施方式中，在铜层之上的一个或多个层和/或在铜层之下的一个或多个层可与参考图4和7描述的示例不同。
在图10和11的示例性构造200中，溅射的TiW层(204)的厚度可选择为提供期望的势垒功能且利于通过剥离工艺去除金属层202'。
第一示例性金属堆叠的制造方法示例
图13示出了工艺300，其可被实施以制造图4和5中的示例性金属堆叠120。图14示出了制造金属堆叠120的不同阶段。在步骤302中，可提供诸如GaAs的化合物半导体基板(102)。在步骤304中，可在基板(102)之上形成欧姆接触(104)。在某些实施方式中，可以以已知的方式形成欧姆接触层(104)。
在步骤306中，第一Ti层(122)可形成在欧姆接触层(104)之上。在某些实施方式中，第一Ti层(122)可通过电子束蒸发沉积工艺形成。在某些实施方式中，这样的沉积可在约7.5x10-6Torr的真空下开始；并且沉积率可在约5至15埃/秒之间。可采用约每秒2转的圆形光束扫描模式以及静态光束结构。该沉积步骤可在没有坩埚的情况下执行。也可采用其它的沉积方法和构造。
在步骤308中，第一Pt层(124)可形成在第一Ti层(122)之上。在某些实施方式中，第一Pt层(124)可通过电子束蒸发沉积工艺形成。在某些实施方式中，可执行这样的沉积以在没有光束扫描的情况下产生约3埃/秒的蒸发率。也可采用其它的沉积方法和构造。
在步骤310中，第二Ti层(126)可形成在第一Pt层(124)之上。在某些实施方式中，第二Ti层(126)可通过电子束蒸发沉积工艺形成，类似于与第一Ti层(122)相关的工艺。也可采用其它的沉积方法和构造。
在步骤312中，Cu层(110)可形成在第二Ti层(126)之上。在某些实施方式中，Cu层(110)可通过电子束蒸发沉积工艺形成。在某些实施方式中，可提供相对长的冷却时间以确保原材料在用于维护或增加金属的室通风前充分冷却。钨(W)或钼(Mo)坩埚可用于Cu的蒸发。这样的衬垫的使用可提供有利的特征，例如减少与炉膛(其在某些情形中是水冷的)的热接触，从而允许给定光束功率的较高沉积率。在某些实施方式中，可实现约8至20埃/秒的沉积率而只有极少裂纹或无裂纹迹象，裂纹是通常与蒸发的金相关的问题。也可采用其它沉积方法和构造。
在步骤314中，第三Ti层(130)可形成在Cu层(110)之上。在某些实施方式中，第三Ti层(130)可通过电子束蒸发沉积工艺形成，类似于第一Ti层(122)的情况。也可采用其它沉积方法和构造。
在步骤316中，第二Pt层(132)可形成在第三Ti层(130)之上。在某些实施方式中，第二Pt层(132)可通过电子束蒸发沉积工艺形成，类似于第一Pt层(124)的情况。也可采用其它沉积方法和构造。
在步骤318中，Au层(134)可形成在第二Pt层(132)之上。在某些实施方式中，Au层(134)可通过电子束蒸发沉积工艺形成。也可采用其它沉积方法和构造。
在步骤320中，第四Ti层(136)可形成在Au层(134)之上。在某些实施方式中，第四Ti层(136)可通过电子束蒸发沉积工艺形成，类似于第一Ti层(122)的情况。也可采用其它沉积方法和构造。
在某些实施方式中，第三Ti层(130)的一部分(例如，约100埃)可形成以覆盖晶片的Cu层(110)。其后，可进一步在不同的蒸发器中处理该晶片以沉积其余的层(例如，约400埃的第三Ti层、约500埃的第二Pt层、约1,200埃的Au层以及约90埃的第四Ti层)。
第二示例性金属堆叠的制造方法示例
图15示出了工艺330，其可被实施以制造图7和8中的示例性金属堆叠160。图16示出了金属堆叠160的各制造阶段。在步骤332中，可提供诸如GaAs的化合物半导体基板(102)。在步骤334中，可在基板(102)之上形成欧姆接触(104)。在某些实施方式中，可以以已知的方式形成欧姆接触层(104)。
在步骤336中，第一Ti层(162)可形成在欧姆接触层(104)之上。在某些实施方式中，第一Ti层(162)可通过电子束蒸发沉积工艺形成。在某些实施方式中，这样的沉积可在约7.5x10-6Torr的真空下开始；并且沉积率可在约5至15埃/秒之间。可采用每秒约2转的圆形光束扫描模式以及静态光束结构。该沉积步骤可在没有坩埚的情况下执行。也可采用其它沉积方法和构造。
在步骤338中，第一TiN层(164)可形成在第一Ti层(162)之上。在某些实施方式中，可利用离子辅助技术形成TiNx层。采用离子辅助蒸发的这种技术可产生TixNy薄膜(通常是反应性溅射的)。为了实现这样的离子辅助蒸发工艺，可执行以下示例。可提供约7.5x10- 7Torr的室真空。可将氮气(N2)抽入室内直至室压达到约5x10-5Torr。可采用约20mA下的约1,000V的离子电源实现约2.5埃/秒的沉积率。可采用较高离子枪功率和其它沉积技术。在某些实施例中，TiN的离子辅助蒸发可产生更加抗失效的高密度势垒膜。
在步骤340中，Cu层(110)可形成在第一TiN层(164)之上。在某些实施方式中，Cu层(110)可通过电子束蒸发沉积工艺形成。在某些实施方式中，可提供相对长的冷却时间以确保原材料在用于维护或增加金属的室通风前充分冷却。钨(W)或钼(Mo)坩埚可用于Cu的蒸发。这样的衬垫的使用可提供有利的特征，例如减少与炉膛(其在某些情形中是水冷的)的热接触，从而允许给定光束功率的较高沉积率。在某些实施方式中，可实现约8至20埃/秒的沉积率而只有极少裂纹或无裂纹迹象，裂纹是通常与蒸发的金相关的问题。也可采用其它沉积方法和构造。
在步骤342中，第二TiN层(170)可形成在Cu层之上。在某些实施方式中，可以以与第一TiN层(164)类似的方式形成第二TiN层(170)。也可采用其它沉积方法和构造。
在步骤344中，Pt层(172)可形成在第二TiN层(170)之上。在某些实施方式中，Pt层(172)可通过电子束蒸发沉积工艺形成。在某些实施方式中，可以以类似于参考图13中步骤308所描述的示例的方式形成Pt层(172)。也可采用其它沉积方法和构造。
在步骤346中，Au层(174)可形成在Pt层(172)之上。在某些实施方式中，Au层(174)可通过电子束蒸发沉积工艺形成。在某些实施方式中，可以以类似于参考图13中步骤318所描述的示例的方式形成Au层(174)。也可采用其它沉积方法和构造。
在步骤348中，第二Ti层(176)可形成在Au层(174)之上。在某些实施方式中，第二Ti层(176)可通过电子束蒸发沉积工艺形成，类似于与第一Ti层(162)相关的示例。也可采用其它沉积方法和构造。
第三示例性金属堆叠的制造方法示例
图17A和17B示出了工艺360，其可被实施以制造图10和11中的示例性金属堆叠200。图18示出了金属堆叠200的不同制造阶段。在步骤362中，可提供诸如GaAs的化合物半导体基板(102)。在步骤364中，可在基板(102)之上形成欧姆接触(104)。在某些实施方式中，可以以已知的方式形成欧姆接触层(104)。
在步骤366中，具有凹陷轮廓的剥离光刻胶(liftoff resist)(212)可形成在基板(102)和一部分欧姆接触层(104)之上。在某些实施方式中，可采用已知的技术形成这样的剥离光刻胶。
在步骤368中，可形成具有至少一个下势垒的铜堆叠。形成这样的铜堆叠会在凹陷轮廓的开口内产生梯形形状的堆叠202以及在光刻胶层212上方产生堆叠202'。光刻胶层212上方的铜堆叠202'可增加剥离高度并且减小凹陷开口的临界尺寸。在某些实施方式中，铜堆叠(202、202')可基于在此描述的示例中的一个或任意组合。在某些实施方式中，铜堆叠(202、202')可包括具有Ti、势垒、Cu和Ti层的层组合；并且这样的堆叠可通过蒸发形成。也可采用其它的沉积方法和构造。
在步骤370中，TiW层可通过溅射沉积形成在铜堆叠(202、202')之上。这样的溅射沉积可在铜堆叠202之上产生TiW层204。在某些实施方式中，凹陷轮廓开口的临界尺寸的减小可允许溅射的TiW层204形成很少的分支或桁条或者不形成分支或桁条，从而允许剥离金属堆叠202'。也可采用其它沉积方法和构造。
在步骤372中，Au层(206)可形成在TiW层(204)之上。在某些实施方式中，Au层(206)可通过电子束蒸发沉积工艺形成。在某些实施方式中，可以以类似于参考图13中步骤318所描述的示例的方式形成Au层(206)。也可采用其它沉积方法和构造。
在步骤374中，光刻胶层(212)上方的金属堆叠(202')可通过剥离工艺去除。在某些实施方式中，这样的剥离工艺可以以已知的方式实现。
示例性金属堆叠的性能
在此描述的每个示例性构造(图4和5中的120、图7和8中的160以及图10和11中的200)通过了3周烘焙试验。更具体而言，将具有根据前述构造的Cu M1结构的晶片保持在约225℃的对流恒温箱中达三周，所形成的Cu M1结构没有显示出明显变色。
第一示例性构造(图4和5中的120)进一步经受高温工作寿命(HTOL)试验，这是典型的标准可靠性试验，并且比前述烘焙试验的要求更高。
具有根据第一示例性构造(图4和5中的120)的Cu M1结构的晶片在高温下经受延长了的持续时间。这样的Cu M1结构与2x230μm的单栅pHEMT装置相关联，而这样的装置被放置在热卡盘(约200℃的温度)上且被施加偏压。偏压产生了约273℃的装置温度。更具体而言，约5.0V的Vds和约35mA的Ids(相当于1x230μm的栅极)产生Tchannel＝273℃。
在某些情形中，装置在前述应力条件下5000小时的零失效意味着在Tchannel＝125℃下运行时可靠运行(0.1％或更小的失效率)了至少104小时。
图19示出了具有第一示例性构造(图4和5中120)的九个不同样品的参数(饱和电流Idss)变化(％)图，其中随时间测量了每个样品的Idss。如图所示，九个样品在至少1,400小时下没有显示出Idss的任何显著下降，这一时间远长于前述标准HTOL所持续的500小时。
至少基于前述内容，具有在此描述的一个或多个特征的铜基金属化结构可构造为基本上承受住约200℃的高温工作寿命(HTOL)试验达至少100小时、200小时、500小时、1,000小时或1,400小时。
图20示出了不具有第一示例性构造(图4和5中120)的势垒功能性的很多样品(例如，图6A和6B)的相同参数(饱和电流Idss)的变化(％)图。所示出的这种无势垒样品在第一读取点前、通常是在约48小时的应力后失效。
图21显示了图19中的一个样品上的M1Cu结构在1,400小时的HTOL应力后的光学图像(平面图)。可见，在M1Cu结构上没有明显的扩散迹象。
与之相比，图22示出了图20的一个样品上的铜结构在HTOL应力试验失败后的光学图像(平面图)，该图像类似于图6B的图像。如图6B一样，该铜结构显示出由例如扩散导致的明显变色。
在用例如聚焦离子束(FIB)成像器观看时，图20和22的前述失效装置还在铜层中包括明显空隙。这样的空隙和相关的失效可类似于参考图9A所描述的那些。
在某些实施例中，具有在此描述的一个或多个特征的金属化结构可在化合物半导体晶片中实施，进而可产生多个芯片。这样的芯片可分别包括构造为执行多个功能的集成电路。图23示出了工艺400，其可被实施以制造具有在此描述的一个或多个金属化结构100的芯片(图24中的410)。在步骤402中，可在诸如GaAs的化合物半导体基板上形成一个或多个半导体结构(图24中的412)。在步骤404，可为这样的结构形成具有铜的一个或多个M1堆叠。在步骤406中，可形成具有集成电路的芯片，该集成电路包括M1金属化半导体结构。尽管在金属化半导体结构(412)的情况下进行了描述，但是应理解，也可在芯片410的其它部分(例如无源装置414)中实施具有在此描述的一个或多个特征的铜基金属堆叠。
在某些实施例中，具有在此描述的一个或多个铜基金属化堆叠的芯片可实施成模块。图25A示出了这种模块420的示例，并且图25B示出了该模块的方框图表示。
模块420可包括芯片410，例如参考图23和24描述的芯片。这样的芯片可安装在封装基板422上，并且可由包塑(overmold)结构425保护。往返于芯片410的电连接可通过诸如引线盘(wirebond)的连接426而变得容易。这样的引线盘可与形成在模块上的连接焊盘428互连，从而利于与其它模块和/或外部元件的连接性。
在某些实施例中，模块420还可包括一个或多个表面安装装置(SMD)，该表面安装装置安装在封装基板422上且构造为利于和/或补足芯片410中集成电路的功能性。在某些实施例中，模块420还可包括一个或多个封装结构，从而例如提供保护且利于更容易地处理模块420。这样的封装结构可包括形成在封装基板422之上的包塑(overmold)，其大小基本上包封该封装基板上的各种电路和元件。
应理解，尽管在基于引线盘的电连接的情况下对模块420进行了描述，但是本公开的一个或多个特征也可在其它的封装构造中实施，包括倒装芯片构造。
在某些实施例中，可在射频(RF)装置中实施具有在此描述的一个或多个铜基金属化堆叠的模块或芯片。图26示出了这样的RF装置430的示例。
RF装置430可包括模块420(例如参考图25A和25B所描述的模块)和/或非封装芯片(例如参考图24所描述的芯片410)。在某些实施方式中，这样的模块可利于发射/接收电路432和天线434的运行。在某些实施例中，模块420可构造为例如提供RF信号的放大、RF信号的转换和/或其它的RF相关功能。
在某些实施方式中，在例如无线装置的RF装置中可包括具有在此描述的一个或多个特征的装置和/或电路。这样的装置和/或电路可以以在此描述的模块形式或者以其某些组合的形式直接在无线装置中实施。在某些实施例中，这样的无线装置例如可包括移动电话、智能电话、具有或不具有电话功能的手持无线装置、无线写字板等。
图27示意性地示出了示例性无线装置500，其具有在此描述的一个或多个有利特征。在示例性无线装置500中，所示出的一个或多个低噪声放大器(LNAs)526通过开关514及其各自的双工机512从天线516接收RF信号。这样的LNAs和相关的通道例如可利于无线装置500的多带运行。
所示出的LNAs526将其放大的信号传递给收发器510以用于由接收器电路(未示出)进行进一步处理。收发器510还可产生用于发射的RF信号且将这样的信号传递给功率放大器(PAs)511。所示出的PAs511的输出被匹配(经由匹配电路520)且经由其各自的双工机512a-512d和频带选择开关514发送到天线516。频带选择开关514例如可包括单极多投(例如，SP4T)开关以允许选择运行频带(例如，频带2)。在某些实施例中，每个双工机512可允许采用公共天线(例如，516)同时执行发射和接收操作。
所示出的收发器510还与基带子***508交互作用，该基带子***508构造为在适于用户的数据和/或声音信号与适于收发器510的RF信号之间提供转换。所示出的收发器510还连接到电源管理部件506，该部件构造为管理用于无线装置运行的电源。这样的电源管理还可控制基带子***508和其它部件的运行。
所示出的基带子***508连接到用户界面502，以利于提供给用户或从用户接收的声音和/或数据的各种输入和输出。该基带子***508还可连接到存储器504，该存储器构造为存储数据和/或指示，以利于无线装置的运行和/或为用户提供信息存储。
在某些实施方式中，可在示例性无线装置500的很多部件中实施具有在此描述的一个或多个特征的M1Cu接触或互连。例如，功率放大器511和开关514是可包括一个或多个M1Cu结构的部件的非限定性示例。在另一个示例中，包括具有M1金接触或与其连接的任何装置的部件可通过如在此描述的那样用铜取代金而受益。
很多其它无线装置构造可利用在此描述的一个或多个特征。例如，无线装置不必为多频带装置。在另一个示例中，无线装置可包括附加天线，例如分集天线，并且还可包括附加连通性特征，例如Wi-Fi、蓝牙和GPS。
在无线装置的情况下，可包括具有在此描述的一个或多个特征的Cu M1结构或与该结构连接的半导体装置的示例包括赝配高电子迁移率晶体管(pHEMT)、金属半导体场效应晶体管(MESFET)、异质结双极晶体管(HBT)、双极FET(BiFET)、双极HEMT(BiHEMT)和表面声波(SAW)装置(例如，SAW滤波器或共振器)。应理解，无线装置中所用的其它半导体装置也可从这样的Cu M1结构中受益。
还应理解，与其它类型的电子装置相关的半导体装置也可从具有在此描述的一个或多个特征的Cu M1结构中受益。作为非限定性的示例，与比如马赫(MZ)调制器、光伏器件、发光二极管(LED)、诸如垂直腔面发射激光(VCSEL)二极管的激光二极管等装置相关的电接触和/或互连可利用一个或多个Cu M1结构来取代例如金M1结构的成本更高的结构。
除非上下文另有清楚要求，贯穿说明书和权利要求的词语“包括”和“包含”等应解释为含有的意思，与不包含或排除的意思相反；也就是说，具有“包括但不限于”的含义。本文中通常所用的词语“连接”是指两个或多个元件可直接连接或通过一个或多个中间元件间接连接。另外，词语“此处”、“上述”、“下述”以及具有类似含义的词语，当用在本申请中时，是指本申请的整体而不是本申请的任何特定部分。如果上下文允许，上面的具体实施方式中采用单数或复数形式的词语也可分别包括复数或单数形式。涉及两项或多项的列表的词语“或者”覆盖以下全部解释：列表中任意一项、列表中所有项以及列表中各项的任意组合。
本发明实施例的上述详细描述不意味着是穷尽的或者将本发明限制于上面所公开的精确形式。尽管已出于说明的目的而对本发明的具体实施例及其示例进行了如上描述，但本领域技术人员会意识到，可在本发明的范围内作出各种等同修改。例如，尽管各工艺或步骤是以给定的顺序呈现的，但是替换实施例执行具有顺序不同的多个步骤的程序或者采用具有顺序不同的多个步骤的***，并且某些工艺或步骤可被删减、移动、增加、细分、组合和/或修改。这些工艺或步骤中的每一个都可以以各种不同方式实施。再者，尽管所示出的工艺或步骤在时间上是连续执行的，但可替换地，这些工艺或步骤可并行执行或者可在不同的时间执行。
本发明在此提供的教导可应用于其它***，而不必是上面所描述的***。上面所描述的各种实施例中的元件和作用可被结合从而提供进一步的实施例。
尽管已经对本发明的某些实施例进行了描述，但是这些实施例仅以示例的方式给出而不意在限制本公开的范围。实际上，在此描述的新颖性方法和***可以各种其它形式实施；此外，在不脱离本公开精神的情况下可对在此描述的方法和***的形式进行各种省略、替换和修改。所附权利要求书及其等同物旨在覆盖落入本公开的范围和精神内的这样的形式或修改。

Claims (28)

1.一种用于化合物半导体装置的金属化结构，该结构包括：
第一钛(Ti)层，设置在与该化合物半导体装置关联的基板之上；
第一屏障层，设置在该第一钛(Ti)层之上；
第二钛(Ti)层，设置在该第一屏障层之上，所述第二钛(Ti)层与所述第一屏障层的整个顶表面接触；
铜(Cu)层，设置在该第二钛(Ti)层之上，该第二钛(Ti)层构造为抑制该铜(Cu)层和该屏障层的合金化；以及
设置在该铜(Cu)层之上的第三钛(Ti)层和设置在该第三钛(Ti)层之上的第二屏障层，该第三钛(Ti)层与该铜(Cu)层直接接触，并且该第二屏障层与该第三钛(Ti)层直接接触。
2.如权利要求1所述的结构，其中该第一钛(Ti)层、该第一屏障层和该第二钛(Ti)层构造为在该铜(Cu)层和形成在该基板上的欧姆金属层之间产生屏障。
3.如权利要求1所述的结构，其中该第一屏障层包括铂(Pt)、钯(Pd)或镍(Ni)。
4.如权利要求1所述的结构，其中该第二屏障层包括铂(Pt)、钯(Pd)或镍(Ni)。
5.如权利要求4所述的结构，其中该第一屏障层与该第一钛(Ti)层直接接触，该第二钛(Ti)层与该第一屏障层直接接触，该铜(Cu)层与该第二钛(Ti)层直接接触。
6.如权利要求4所述的结构，其中该第一屏障层和该第二钛(Ti)层的厚度选择为在该铜(Cu)层和欧姆金属层之间提供足够的屏障功能性，该欧姆金属层设置在该第一钛(Ti)层和该基板之间。
7.如权利要求6所述的结构，其中该第一钛(Ti)层的厚度足以用作粘合层。
8.如权利要求7所述的结构，其中该第一钛(Ti)层的厚度为约1,000埃，该第一屏障层的厚度为约500埃，并且该第二钛(Ti)层的厚度为约1,000埃。
9.如权利要求1所述的结构，其中该铜(Cu)层的厚度选择为产生类似于金层的电阻值，该金层被铜(Cu)层取代。
10.如权利要求9所述的结构，其中该铜(Cu)层的厚度为约25,000埃。
11.如权利要求1所述的结构，还包括设置在该第二屏障层之上的金(Au)层。
12.如权利要求11所述的结构，其中该第三钛(Ti)层和该第二屏障层的厚度选择为在该铜(Cu)层和该金(Au)层之间产生足够的钝化功能性。
13.如权利要求12所述的结构，其中该第三钛(Ti)层的厚度为约500埃，并且该第二屏障层包括厚度为约500埃的铂(Pt)层。
14.如权利要求11所述的结构，还包括设置在该金(Au)层之上的第四钛(Ti)层。
15.如权利要求14所述的结构，其中该金(Au)层的厚度为约1,200埃，并且该第四钛(Ti)层的厚度为约90埃。
16.如权利要求14所述的结构，其中该第一钛(Ti)层、该第一屏障层、该第二钛(Ti)层、该铜(Cu)层、该第三钛(Ti)层、该第二屏障层、该金(Au)层和该第四钛(Ti)层的每一个通过蒸发形成。
17.一种形成用于化合物半导体装置的金属化结构的方法，该方法包括：
在与该化合物半导体装置相关的基板之上形成第一钛(Ti)层；
在该第一钛(Ti)层之上形成第一屏障层；
在该第一屏障层之上形成第二钛(Ti)层，并且该第二钛(Ti)层与该第一屏障层的整个顶表面接触；
在该第二钛(Ti)层之上形成铜(Cu)层；
在该铜(Cu)层之上形成第三钛(Ti)层，并且该第三钛(Ti)层与该铜(Cu)层直接接触；以及
在该第三钛(Ti)层之上形成第二屏障层，并且该第二屏障层与该第三钛(Ti)层直接接触。
18.如权利要求17所述的方法，还包括在该第二屏障层之上形成金(Au)层。
19.如权利要求18所述的方法，还包括在该金(Au)层之上形成第四钛(Ti)层。
20.如权利要求19所述的方法，其中该第一钛(Ti)层、该第一屏障层、该第二钛(Ti)层、该铜(Cu)层、该第三钛(Ti)层、该第二屏障层、该金(Au)层和该第四钛(Ti)层的每一个通过蒸发形成。
21.如权利要求17所述的方法，其中该第一屏障层和该第二屏障层的每一个包括铂(Pt)、钯(Pd)或镍(Ni)。
22.一种化合物半导体芯片，包括：
半导体装置，形成在化合物半导体基板上；以及
用于该半导体装置的互连金属化堆叠，该金属化堆叠包括设置在与该半导体装置相关的基板之上的第一钛(Ti)层、设置在该第一钛(Ti)层之上的第一屏障层、设置在该第一屏障层之上的第二钛(Ti)层、设置在该第二钛(Ti)层之上的铜(Cu)层，该第二钛(Ti)层与该第一屏障层的整个顶表面接触、设置在该铜(Cu)层之上的第三钛(Ti)层和设置在该第三钛(Ti)层之上的第二屏障层，该第三钛(Ti)层与该铜(Cu)层直接接触，并且该第二屏障层与该第三钛(Ti)层直接接触。
23.如权利要求22所述的芯片，其中该互连金属化堆叠还包括设置在该第二屏障层之上的金(Au)层和设置在该金(Au)层之上的第四钛(Ti)层。
24.如权利要求23所述的芯片，其中该第一屏障层和该第二屏障层的每一个包括铂(Pt)、钯(Pd)或镍(Ni)。
25.如权利要求22所述的芯片，其中该化合物半导体芯片是砷化镓GaAs芯片。
26.如权利要求22所述的芯片，其中该半导体装置包括赝配高电子迁移率晶体管(pHEMT)、金属半导体场效晶体管(MESFET)、异质结双极晶体管(HBT)、马赫(Mach-Zehnder，MZ)调节器、光电装置、发光二极管(LED)、双极FET(BiFET)、双极HEMT(BiHEMT)、激光二极管或表面声波(SAW)装置。
27.一种射频(RF)模块，包括：
封装基板，构造为容纳多个部件；以及
芯片，安装在该封装基板上，该芯片包括形成在化合物半导体基板上的半导体装置和用于半导体装置的的互连金属化堆叠，该金属化堆叠包括设置在与该半导体装置相关的基板之上的第一钛(Ti)层、设置在该第一钛(Ti)层之上的第一屏障层、设置在该第一屏障层之上的第二钛(Ti)层和设置在该第二钛(Ti)层之上的铜(Cu)层，该第二钛(Ti)层与该第一屏障层的整个顶表面接触、设置在该铜(Cu)层之上的第三钛(Ti)层和设置在该第三钛(Ti)层之上的第二屏障层，该第三钛(Ti)层与该铜(Cu)层直接接触，并且该第二屏障层与该第三钛(Ti)层直接接触。
28.一种射频(RF)装置，包括：
天线；
RF电路，与该天线连通，该RF电路构造为提供传输和/或接收功能；以及
模块，构造为便利该天线和该RF电路的运行，该模块包括形成在化合物半导体基板上的半导体装置，该模块还包括用于该半导体装置的互连金属化堆叠，该金属化堆叠包括设置在与该半导体装置相关的基板之上的第一钛(Ti)层、设置在该第一钛(Ti)层之上的第一屏障层、设置在该第一屏障层之上的第二钛(Ti)层和设置在该第二钛(Ti)层之上的铜(Cu)层，该第二钛(Ti)层与该第一屏障层的整个顶表面接触、设置在该铜(Cu)层之上的第三钛(Ti)层和设置在该第三钛(Ti)层之上的第二屏障层，该第三钛(Ti)层与该铜(Cu)层直接接触，并且该第二屏障层与该第三钛(Ti)层直接接触。
CN201380016231.5A 2012-02-24 2013-02-20 与化合物半导体的铜互连相关的改善的结构、装置和方法 Active CN104221130B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261602886P 2012-02-24 2012-02-24
US61/602,886 2012-02-24
PCT/US2013/026953 WO2013126458A1 (en) 2012-02-24 2013-02-20 Improved structures, devices and methods releated to copper interconnects for compound semiconductors

Publications (2)

Publication Number Publication Date
CN104221130A CN104221130A (zh) 2014-12-17
CN104221130B true CN104221130B (zh) 2018-04-24

Family

ID=49001958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380016231.5A Active CN104221130B (zh) 2012-02-24 2013-02-20 与化合物半导体的铜互连相关的改善的结构、装置和方法

Country Status (6)

Country Link
US (5) US9443803B2 (zh)
KR (1) KR102036942B1 (zh)
CN (1) CN104221130B (zh)
HK (1) HK1200594A1 (zh)
TW (3) TWI618149B (zh)
WO (1) WO2013126458A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102036942B1 (ko) 2012-02-24 2019-10-25 스카이워크스 솔루션즈, 인코포레이티드 화합물 반도체용 구리 상호접속부에 관련된 개선된 구조체, 소자 및 방법
US9093506B2 (en) * 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
US9627467B2 (en) 2013-09-06 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film resistor integrated between interconnect levels and contacting an underlying dielectric layer protrusion
US9847432B2 (en) 2013-09-25 2017-12-19 Intel Corporation Forming III-V device structures on (111) planes of silicon fins
CN104752953B (zh) * 2015-03-11 2018-05-08 北京工业大学 一种GaAs基PHEMT垂直腔面发射激光器
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
US9741812B1 (en) 2016-02-24 2017-08-22 International Business Machines Corporation Dual metal interconnect structure
CN106684121A (zh) * 2016-12-06 2017-05-17 厦门市三安集成电路有限公司 一种异质结双极晶体管的基极结构及其制作方法
US10062683B1 (en) 2017-02-27 2018-08-28 Qualcomm Incorporated Compound semiconductor transistor and high-Q passive device single chip integration
US10026823B1 (en) 2017-03-08 2018-07-17 Raytheon Company Schottky contact structure for semiconductor devices and method for forming such schottky contact structure
US10510547B2 (en) 2017-09-13 2019-12-17 Applied Materials, Inc. Metal and metal-derived films
CN111105990B (zh) * 2018-10-29 2023-06-23 株洲中车时代半导体有限公司 一种适用于铜金属化半导体器件的薄膜结构及其制备方法
CN110265303B (zh) * 2019-06-12 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
US11662223B2 (en) * 2019-10-24 2023-05-30 Osram Opto Semiconductors Gmbh Optoelectronic device including a shielding cap and methods for operating and fabricating an optoelectronic device
US11056430B1 (en) * 2020-03-10 2021-07-06 Globalfoundries Singapore Pte. Ltd. Thin film based semiconductor devices and methods of forming a thin film based semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740580B1 (en) * 1999-09-03 2004-05-25 Chartered Semiconductor Manufacturing Ltd. Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
JP2009277852A (ja) * 2008-05-14 2009-11-26 Sharp Corp 半導体発光素子とその製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016050A (en) 1975-05-12 1977-04-05 Bell Telephone Laboratories, Incorporated Conduction system for thin film and hybrid integrated circuits
JPS5880872A (ja) * 1981-11-09 1983-05-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5466972A (en) 1994-05-09 1995-11-14 At&T Corp. Metallization for polymer-dielectric multichip modules including a Ti/Pd alloy layer
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
JPH11511593A (ja) * 1995-09-29 1999-10-05 インテル・コーポレーション 専用チャンバによる２層のチタン薄層を有する集積回路用金属スタック
US20040222525A1 (en) 1997-03-14 2004-11-11 Rhodes Howard E. Advanced VLSI metallization
US6051879A (en) 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
KR100404649B1 (ko) * 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
US6281121B1 (en) * 1998-03-06 2001-08-28 Advanced Micro Devices, Inc. Damascene metal interconnects using highly directional deposition of barrier and/or seed layers including (III) filling metal
US20040203230A1 (en) 2002-01-31 2004-10-14 Tetsuo Usami Semiconductor device having multilayered conductive layers
US20040180551A1 (en) 2003-03-13 2004-09-16 Biles Peter John Carbon hard mask for aluminum interconnect fabrication
US20050167837A1 (en) * 2004-01-21 2005-08-04 International Business Machines Corporation Device with area array pads for test probing
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
KR100773538B1 (ko) * 2004-10-07 2007-11-07 삼성전자주식회사 반사 전극 및 이를 구비하는 화합물 반도체 발광소자
TWI251284B (en) 2004-11-12 2006-03-11 Advanced Semiconductor Eng Redistribution layer and circuit structure thereof
US7420227B2 (en) * 2005-06-22 2008-09-02 National Chiao Tung University Cu-metalized compound semiconductor device
TWI267946B (en) * 2005-08-22 2006-12-01 Univ Nat Chiao Tung Interconnection of group III-V semiconductor device and fabrication method for making the same
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
JP4933130B2 (ja) * 2006-02-16 2012-05-16 昭和電工株式会社 ＧａＮ系半導体発光素子およびその製造方法
TWI353652B (en) * 2006-06-27 2011-12-01 Megica Corp Integrated circuit and method for fabricating the
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
US8299501B2 (en) * 2007-05-30 2012-10-30 Nichia Corporation Nitride semiconductor device
US20090194846A1 (en) * 2008-02-02 2009-08-06 Edward Yi Chang Fully Cu-metallized III-V group compound semiconductor device with palladium/germanium/copper ohmic contact system
KR101483273B1 (ko) * 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
KR20100073779A (ko) * 2008-12-23 2010-07-01 주식회사 동부하이텍 반도체 소자의 금속배선 및 그 제조 방법
JP2010171386A (ja) 2008-12-26 2010-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8159070B2 (en) * 2009-03-31 2012-04-17 Megica Corporation Chip packages
US8686562B2 (en) 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
SG182771A1 (en) * 2010-02-10 2012-09-27 Agency Science Tech & Res A method of forming a bonded structure
CN102986013B (zh) * 2010-04-28 2016-02-10 美敦力公司 具有电互连的气密晶片间结合
US8692261B2 (en) 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
TWI478384B (zh) * 2011-12-28 2015-03-21 Toshiba Kk Semiconductor light emitting element and manufacturing method thereof
KR102036942B1 (ko) 2012-02-24 2019-10-25 스카이워크스 솔루션즈, 인코포레이티드 화합물 반도체용 구리 상호접속부에 관련된 개선된 구조체, 소자 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740580B1 (en) * 1999-09-03 2004-05-25 Chartered Semiconductor Manufacturing Ltd. Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
JP2009277852A (ja) * 2008-05-14 2009-11-26 Sharp Corp 半導体発光素子とその製造方法

Also Published As

Publication number Publication date
KR102036942B1 (ko) 2019-10-25
US9443803B2 (en) 2016-09-13
CN104221130A (zh) 2014-12-17
US20130221528A1 (en) 2013-08-29
WO2013126458A1 (en) 2013-08-29
TWI618149B (zh) 2018-03-11
US20130234333A1 (en) 2013-09-12
US20160343667A1 (en) 2016-11-24
US20170186694A1 (en) 2017-06-29
US9553049B2 (en) 2017-01-24
HK1200594A1 (zh) 2015-08-07
US9576906B2 (en) 2017-02-21
TWI582900B (zh) 2017-05-11
WO2013126458A8 (en) 2014-09-04
TW201338043A (zh) 2013-09-16
US8878362B2 (en) 2014-11-04
US20130228924A1 (en) 2013-09-05
TW201342565A (zh) 2013-10-16
TWI588961B (zh) 2017-06-21
KR20140135786A (ko) 2014-11-26
TW201342530A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
CN104221130B (zh) 与化合物半导体的铜互连相关的改善的结构、装置和方法
US7511315B2 (en) Semiconductor device and manufacturing method therefor
CN102651394B (zh) 半导体器件及其制造方法以及电源装置
TWI836222B (zh) 用於在裸晶之前側上之柱連接及在裸晶之後側上之被動裝置整合之方法
TWI496251B (zh) 半導體裝置、該半導體裝置的製造方法及電子元件
TW200428639A (en) Semiconductor module
TW201225295A (en) Semiconductor device and method of manufacturing the same, and power supply apparatus
US20240088838A1 (en) Group iii nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
KR101859254B1 (ko) 이종접합 바이폴라 트랜지스터 공정에서 금속화를 위한 베리어 관련 장치 및 방법
JP2008182036A (ja) 半導体装置の製造方法
Quay et al. Hetero-integrated GaN MMICs: Hot islands in a (silicon) ocean…
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
US20230421117A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
CN115360161B (zh) 一种半导体装置及其形成方法
US11978780B2 (en) Semiconductor device and electrical contact
KR20230092984A (ko) 다이 부착이 개선된 트랜지스터 패키지들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1200594

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant