CN104217928B - 纳米级微结构的制备方法 - Google Patents

纳米级微结构的制备方法 Download PDF

Info

Publication number
CN104217928B
CN104217928B CN201310209010.1A CN201310209010A CN104217928B CN 104217928 B CN104217928 B CN 104217928B CN 201310209010 A CN201310209010 A CN 201310209010A CN 104217928 B CN104217928 B CN 104217928B
Authority
CN
China
Prior art keywords
layer
conductive layer
dielectric base
mask
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310209010.1A
Other languages
English (en)
Other versions
CN104217928A (zh
Inventor
刘军库
任梦昕
张立辉
陈墨
李群庆
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201310209010.1A priority Critical patent/CN104217928B/zh
Priority to TW102124767A priority patent/TWI614209B/zh
Priority to US14/242,876 priority patent/US9213241B2/en
Publication of CN104217928A publication Critical patent/CN104217928A/zh
Application granted granted Critical
Publication of CN104217928B publication Critical patent/CN104217928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Abstract

本发明涉及一种纳米级微结构的制备方法，其包括以下步骤：提供一绝缘基底，在所述绝缘基底的一表面形成一导电层，所述导电层包括一石墨烯膜；在所述导电层上形成一掩模预制层；采用电子束曝光对所述掩模预制层进行图案化处理，形成一图形化的掩模层，所述图形化的掩模层包括多个凹部和多个凸部，位于凹部位置处的所述导电层暴露出来；通过干法刻蚀去除位于所述多个凹部位置处的所述导电层，暴露出所述绝缘基底的部分表面；形成一预制层至少覆盖所述暴露出来的绝缘基底表面；以及，去除所述掩模层以及所述导电层，在所述绝缘基底的表面形成纳米级微结构。

Description

纳米级微结构的制备方法
技术领域
本发明涉及一种纳米级微结构的制备方法，尤其是一种采用电子束曝光方式形成纳米级微结构的方法。
背景技术
在现有技术中，制作各种半导体设备时，常需要制作具有数十纳米到数百纳米的微结构。具有上述微结构的制作方法主要有电子束的光刻方法：首先，使用经过扫描聚焦的电子束，辐射一由抗蚀剂组成的掩模，上述辐射线或电子束将会改变被曝光区域的抗蚀剂的化学结构；然后，再通过显影除去被曝光区域或者被曝光区域外的抗蚀剂，从而获得特定的图案。
采用电子束曝光在绝缘基底表面形成微结构时，首先在绝缘基底上涂覆一掩模预制层，然后通过电子束对掩模预制层进行曝光，得到图形化的掩模层，最后进行预制层的沉积或刻蚀基底以形成微结构。在电子束曝光的过程中，由于绝缘基底的导电性能较差，在绝缘基底的表面容易造成电荷累积。现有技术中，一般采用在绝缘基底上设置金属Cr等，以改善绝缘基底的导电性。然而，由于Cr等金属的原子序数较大，其原子质量比较大，会对电子产生散射造成边界效应，而难以得到小尺寸的微结构，进而影响电子束曝光形成纳米图案的分辨率。并且，采用该Cr等金属在后续步骤中难以去除。
发明内容
有鉴于此，确有必要提供一种纳米级微结构的制备方法。
一种纳米级微结构的制备方法，其包括以下步骤：提供一绝缘基底，在所述绝缘基底的一表面形成一导电层，所述导电层包括一石墨烯膜；在所述导电层上形成一掩模预制层；采用电子束曝光对所述掩模预制层进行图案化处理，形成一图形化的掩模层，所述图形化的掩模层包括多个凹部和多个凸部，位于凹部位置处的所述导电层暴露出来；通过干法刻蚀去除位于所述多个凹部位置处的所述导电层，暴露出所述绝缘基底的部分表面；形成一预制层至少覆盖所述暴露出来的绝缘基底表面；以及，去除所述掩模层以及所述导电层，在所述绝缘基底的表面形成纳米级微结构。
一种纳米级微结构的制备方法，其包括以下步骤：提供一绝缘基底，在所述绝缘基底的一表面形成一导电层，所述导电层包括一石墨烯膜；在所述导电层上形成一掩模预制层；采用电子束曝光对所述掩模预制层进行图案化处理，形成一图形化的掩摸层，所述图形化的掩模层包括多个凹部，对应凹部位置处的所述导电层暴露出来；通过干法刻蚀去除位于所述多个凹部位置处的所述导电层，暴露出所述绝缘基底的部分表面；刻蚀所述暴露出来的绝缘基底；以及，去除所述掩模层以及所述导电层，在所述绝缘基底的表面形成纳米级微结构。
一种纳米级微结构的制备方法，其包括以下步骤：提供一绝缘基底，在所述绝缘基底的一表面形成一石墨烯膜；在所述石墨烯膜上形成一掩模预制层；以及，采用电子束曝光对所述掩模预制层进行图案化处理，形成一图形化的掩摸层，所述图形化的掩模层包括多个凹部和多个凸部。
与现有技术相比较，本发明所述纳米级微结构的制备方法具有以下优点：第一，由于导电层的材料采用石墨烯，其导电性能优异，因而，改善了所述绝缘基底的导电性能，而避免在电子束曝光的过程中绝缘基底表面累积电荷；第二，由于导电层中的碳原子质量较小，故大大减小了边界效应，从而提高了形成的纳米图案的分辨率；第三，采用石墨烯的导电扩散层较容易去除。
附图说明
图1是本发明第一实施例纳米级微结构的制备方法的流程图。
图2是本发明第一实施例采用电子束曝光后形成的图形化的掩模层的扫描电镜图。
图3是本发明第二实施例纳米级微结构的制备方法的流程图。
图4是本发明第二实施例采用电子束曝光后形成的图形化的掩模层的扫描电镜图。
图5是本发明第三实施例纳米级微结构的制备方法的流程图。
主要元件符号说明
绝缘基底 110，210
导电层 120，220
掩模预制层 130，230
掩模层 132，232
预制层 140
微结构层 142
凹部 11，21，31
凸部 12，32
凹陷结构 212
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图对本发明提供的纳米级微结构的制备方法作进一步的说明。
请参阅图1，为本发明第一实施例提供的纳米级微结构的制备方法。该纳米级微结构可应用于光学、热学、电学、声学等领域。所述纳米级微结构的制备方法包括以下步骤：
S11，提供一绝缘基底110，在所述绝缘基底110的一表面形成一导电层120，所述导电层120包括一石墨烯膜；
S12，在所述导电层120上形成一掩模预制层130；
S13，采用电子束曝光对所述掩模预制层130进行图案化处理，形成一图形化的掩模层132，所述图形化的掩模层132包括多个凹部11和多个凸部12，位于凹部11位置处的所述导电层120暴露出来；
S14，通过干法刻蚀去除位于所述多个凹部11位置处的所述导电层120，暴露出所述绝缘基底110的部分表面；
S15，形成一预制层140至少覆盖所述暴露出来的绝缘基底110表面；以及
S16，去除所述掩模层132以及所述导电层120，在所述绝缘基底110的表面形成一微结构层142。
在步骤S11中，所述绝缘基底110的材料具有电绝缘性。所述绝缘基底110的材料可为硬性材料，如石英、玻璃、陶瓷等，所述绝缘基底110的材料还可以为柔性材料，例如聚碳酸酯(PC)、聚甲基丙烯酸甲酯(PMMA)、聚醚砜(PES)、纤维素酯、聚氯乙烯(PVC)、苯并环丁烯(BCB)、丙烯酸树脂、丙烯腈-丁二烯-苯乙烯共聚物（ABS）、聚对苯二甲酸乙二酯（PET）、聚碳酸酯/丙烯腈-丁二烯-苯乙烯共聚物共混物（PC/ABS）、聚碳酸酯/聚对苯二甲酸丁二酯共混物（PC/PBT）、聚碳酸酯/聚对苯二甲酸乙二酯共混物（PC/PET）、聚碳酸酯/聚甲基丙烯酸甲酯共混物（PC/PMMA）或聚酰胺（PA）等。本实施例中，所述绝缘基底110的材料为石英。
所述石墨烯膜包括至少一层石墨烯，优选的，该石墨烯膜由单层石墨烯组成。当石墨烯膜包括多层石墨烯时，该多层石墨烯层叠设置或共面设置组成一膜状结构，该石墨烯膜的厚度为0.34纳米~100微米，比如1纳米、10纳米、200纳米，1微米或10微米，优选为0.34纳米至10纳米。当石墨烯膜为单层石墨烯时，所述石墨烯为一连续的单层碳原子层，该石墨烯为由多个碳原子通过sp2键杂化构成的单层的二维平面六边形密排点阵结构。
所述单层石墨烯有着非常独特的性能。首先，石墨烯薄膜的热导率实测值为5300W·m-1·K-1，其载流子迁移率的理论值为2×105 cm2·V-1·s-1，而其电阻率只有1×10-6Ω·cm，约为铜的2/3，具有优良的导电性；其次，在室温下即能观测到石墨烯薄膜具有无散射传输现象。
本实施例中，所述石墨烯膜为单层石墨烯，所述石墨烯膜的厚度为一个碳原子的直径。
所述石墨烯膜可通过先制备石墨烯膜或石墨烯粉末再转移至所述绝缘基底的表面。所述石墨烯粉末转移至所述绝缘基底的表面后呈一膜状。所述石墨烯膜可以通过化学气相沉积（CVD）法、机械剥离法、静电沉积法、碳化硅(SiC)热解法、外延生长法等方法制备。所述石墨烯粉末可以通过液相剥离法、插层剥离法、剖开碳纳米管法、溶剂热法、有机合成法等方法制备。
本实施例中，通过化学气相沉积法制备石墨烯膜，在所述绝缘基底110的表面形成石墨烯膜具体包括以下步骤：
S110，提供一金属薄膜基底；
S111，将所述金属薄膜基底放入反应室内，在高温下通入碳源气体，在金属薄膜基底的表面沉积碳原子以生长形成石墨烯膜；以及
S112，将所述金属薄膜基底及石墨烯膜冷却至室温。
在步骤S110中，所述金属薄膜基底的大小，形状不限，可以根据反应室的大小以及形状进行调整。而通过化学气相沉积法形成的石墨烯膜的面积同金属薄膜基底的大小有关，所述金属薄膜基底的厚度为12.5微米～50微米。所述金属薄膜可以为铜箔或者镍箔，本实施例中，所述金属薄膜基底为铜箔，铜箔的厚度为25微米，面积为4厘米乘4厘米。
在步骤S111中，所述反应室为一英寸直径的石英管，具体地，所述在金属薄膜基底的表面沉积碳原子形成石墨烯膜的步骤包括：向反应室内同时通入碳源气体和氢气，保持一定的气压和生长温度，从而在金属薄膜基底的表面沉积碳原子，所述碳源气体和氢气的通入流量比为3：1，所述反应室的气压为500毫托-1个大气压，生长温度为800摄氏度-1100摄氏度，生长时间5~30分钟。所述碳源气体可为甲烷、乙炔、乙烯等碳氢化合物。可以理解，上述反应室内通入的气体的流量跟反应室的大小有关，本领域技术人员可以根据反应室的大小调整气体的流量。所述石墨烯膜中石墨烯的层数与所述反应室的气压成正比。
本实施例中，所述碳源气体为甲烷，通入甲烷的流量是30sccm，通入氢气流量为10sccm，所述生长温度为1000摄氏度，所述生长时间20分钟，所述反应室的气压为500毫托，生长得到的所述石墨烯膜为单层石墨烯。
在步骤S112中，在冷却的过程中，要继续向反应室内通入碳源气与氢气，直到金属薄膜基底及石墨烯膜冷却至室温。本实施例中，在冷却过程中，向反应室内通入30sccm的甲烷，10sccm的氢气，在500毫托气压下，冷却1小时，方便取出金属薄膜基底，该金属薄膜基底的表面生长有一石墨烯膜，该得到的石墨烯膜为单层石墨烯。
所述石墨烯膜可通过湿法转移的方法将转移至所述绝缘基底110的表面。所述湿法转移是指通过一有机粘结层将所述石墨烯膜转移至所述绝缘基底110的表面。具体步骤包括：
首先，将一有机粘结层覆盖所述石墨烯膜，并固化所述有机粘结层；
其次，通过一反应试剂将有机粘结层以及石墨烯膜与金属薄膜基底分离；
再次，将所述有机粘结层与石墨烯膜同时转至所述绝缘基底；
最后，将所述有机粘结层通过一有机溶剂去除。去除有机粘结层后，由于石墨烯膜由至少一层石墨烯组成，该石墨烯的表面张力大，所述石墨烯膜可通过范德华力与绝缘基底紧密结合。所述有机粘结层的材料为聚二甲基硅氧烷(PDMS)、聚甲基丙烯酸甲酯(PMMA)等。所述反应试剂为氯化铁、硝酸铁、亚硫酸铵等，所述反应试剂通过与金属薄膜基底反应而使得石墨烯膜与金属薄膜基底分离。所述有机溶剂为丙酮等溶剂。本实施例中，所述反应试剂为氯化铁溶液，所述有机粘结层的材料为PMMA，所述有机溶剂为丙酮。由于转移的过程中所述石墨烯膜为整体转移，因而并未破坏所述石墨烯膜的整体结构。
可以理解，将石墨烯膜转移至所述绝缘基底110的表面不限于上述方法，还可以为干法转移，如直接将生长有石墨烯膜的生长基底一起贴于绝缘基底的表面，然后施加一压力使得石墨烯膜与绝缘基底分离，这些转移的方法只需要保证所述石墨烯膜整体转移而不破坏所述石墨烯膜的整体结构即可。
在步骤S12中，将所述掩模预制层130涂覆于所述导电层120表面的方法不限，可以为旋涂法、喷涂法或刀片刮涂。所述掩模预制层130的材料为二氧化硅无机类压印抗蚀剂(hydrogen silsesquioxane，HSQ)、正性抗蚀剂ZEP或PMMA。本实施例中，将所述PMMA通过旋涂的方式涂布于所述导电层120表面，旋涂转速为2000转/分钟~7000转/分钟，旋涂时间为0.5分钟~2分钟。优选地，所述掩模预制层130的厚度为20纳米-100纳米。该掩模预制层130的厚度既有利于在后续工艺中的去除，又能在后续工艺中满足刻蚀选择比的要求。本实施例中，所述掩模预制层130的厚度为100纳米。
在步骤S13中，用电子束照射所述掩模预制层130，经显影后得到所述图形化的掩模层132。所述电子束曝光的工作方式可为投影或扫描，本实施例中，采用电子束对掩模预制层130逐步扫描。所述凹部11为由掩模层132表面向内凹陷形成的凹进空间，并且所述凹部11贯穿所述掩模层132的厚度方向。相邻的凹部11之间形成一凸部12。该多个凹部11和多个凸部12组成一纳米图案。所述凹部11的尺寸（如边长、直径或最大径向尺寸等）为微米级或纳米级。所述凹部11的横截面（在绝缘基底110表面的正投影）可为圆形、方形、正六边形、菱形、三角形或不规则图形等。所述多个凹部11可排列形成一阵列，也可排列形成其他几何图案，如圆形、扇形、三角形等分布形式。可以理解，本领域技术人员可以根据实际情况设计所述纳米图案。
定义所述图形化的掩模层13中所述凹部11或凸部12的最小尺寸为所述图形化的掩模层13的分辨率。所述导电层采用石墨烯膜，由于该石墨烯膜的导电性能优异，且原子质量小而不会引起明显的边界效应，因而所述图形化的掩模层132的分辨率较高，可达20nm-100nm，优选的，20nm-40nm。请参见图2，为采用电子束曝光后所述图形化的掩模层132的扫描电镜图。本实施例中，所述多个凹部11为多个条形的凹槽，所述多个条形凹槽103沿同一方向延伸且等间距排列，所述凹槽的最小宽度为22.9纳米，即，该图形化的掩模层13的分辨率为22.9纳米。由于步骤S6中在绝缘基底110表面形成的微结构层142是以所述图形化的掩模层132作为模板而形成，故，在绝缘基底110表面形成的微结构层142的分辨率与所述图形化的掩模层132的分辨率相同。
在步骤S14中，所述干法刻蚀是指通入一气体在电场作用下得到一等离子体，该等离子体可与被刻蚀物质发生反应而得到挥发性物质，比如：等离子体刻蚀、反应性离子刻蚀(RIE)。本实施例中，所述多个凹部11的位置处的导电层120通过反应性离子刻蚀法去除。具体的，通过向一等离子体***通入一气体，所述气体可以为氧气、氯气、氢气等。所述气体不限于上述列举气体，只要该气体可与石墨烯发生反应即可。优选的，采用氧反应性离子刻蚀法去除位于多个凹部11位置处的导电层120，其中，所述等离子体***的功率是10瓦~150瓦，氧等离子体的通入速率为2~100标况毫升每分钟(standard-state cubic centimeterper minute，sccm)，形成的气压为1~15帕，刻蚀时间为2秒~4分钟。优选的，氧等离子体***的功率是50瓦，氧等离子体的通入速率为40 sccm，形成的气压为2帕，刻蚀时间为5~15秒。该通过反应性离子刻蚀法去除所述多个凹部11的位置处的导电层120，由于氧等离子体充分与石墨烯反应，故，该过程反应时间短，效率较高，可以完全去除去除所述多个凹部11的位置处的石墨烯。
在步骤S15中，所述形成预制层140的方法不限，可通过磁控溅射法、原子层沉积法、或真空蒸镀法等方法形成预制层140。本实施例中，通过真空蒸镀法形成预制层140至少覆盖所述暴露出来的绝缘基底110表面。具体的，所述预制层140可形成一连续的层状结构，覆盖所述暴露出来的绝缘基底110表面和多个凸部12。所述预制层140也可为不连续的层状结构，即，所述预制层140仅覆盖所述暴露出来的绝缘基底110表面。本实施例中，所述预制层140为一连续的层状结构。
所述预制层140的材料不限，本领域技术人员可根据自身的需要设置，具体的，可为铜、铂、铬、氮化硅等，只要所述预制层140与所述绝缘基底110具有一定的粘附性，保证在步骤S16中所述掩模层以及所述导电层时，对应于所述多个凹部11位置处的预制层140不被去除即可。所述预制层140的厚度小于所述掩模层132的厚度，优选为20纳米-100纳米，本实施例中，所述预制层140的材料为铂，所述预制层140的厚度为50纳米。
在步骤S16中，当所述预制层140仅覆盖所述暴露出来的绝缘基底110表面时，仅需要去除所述图形化的掩模层132及导电层120即可得到所述微结构层142。当所述预制层140为一连续的层状结构时，去除所述图形化的掩模层132、位于多个凸部12表面的预制层140以及所述导电层120，覆盖所述暴露出来的绝缘基底110表面的预制层140被保留而构成一微结构层142。所述微结构层142是指由多个纳米级微结构组成的层状结构。该纳米级微结构为一凸起结构或凹陷结构，该凸起结构或凹陷结构的最小尺寸为20nm-100nm，优选的，20nm-40nm。
所述图形化的掩模层132以及位于多个凸部12表面的预制层140可通过一有机溶剂去除。所述有机溶剂为丙酮或去胶液。本实施例中，所述有机溶剂为丙酮。可以理解，所述去除图形化的掩模层132以及位于多个凸部12表面的预制层140的方法不限于上述方法，只要可以去除图形化的掩模层132以及位于多个凸部12表面的预制层140即可。
所述导电层120可通过激光烧蚀法、反应性离子刻蚀法、加热炉加热法、超声水洗法等去除。本实施例中，去除所述导电层120的方法为超声水洗法。可以理解，所述导电层120的去除方法不限于上述列举方法，只要可以去除所述导电层120即可。
请参阅图3，为本发明第二实施例提供的纳米级微结构的制备方法，其包括以下步骤：
S21，提供一绝缘基底210，在所述绝缘基底210的一表面形成一导电层220，所述导电层220包括一石墨烯膜；
S22，在所述导电层220上形成一掩模预制层230；
S23，采用电子束曝光对所述掩模预制层230进行图案化处理，形成一图形化的掩摸层232，所述图形化的掩模层232包括多个凹部21，位于所述多个凹部21位置处的所述导电层220暴露出来；
S24，通过干法刻蚀去除位于所述多个凹部21位置处的所述导电层220，暴露出所述绝缘基底210的部分表面；
S25，刻蚀位于所述暴露出的所述绝缘基底210；以及
S26，去除所述掩模层232以及所述导电层220，在所述绝缘基底210的表面形成纳米级微结构。
步骤S21至S24以及S26与所述第一实施例提供的纳米级微结构的制备方法的步骤S11至S14以及S16相同，在此不再赘述。
在步骤S25中，刻蚀去除所述多个凹部21底部的绝缘基底210可以通过等离子体刻蚀的方法。
本实施例中，可以采用四氯化硅和氯气为刻蚀气体对所述多个凹部21底部的绝缘基底210进行刻蚀。具体地，将步骤S24得到的绝缘基底210放置于在一感应耦合等离子体***中，四氯化硅和氯气等离子体以较低的离子能量漂移至所述凹部21底部的绝缘基底210，此时所述凹部21底部的绝缘基底210没有图形化的掩模层232的保护而被刻蚀，进而在绝缘基底210的表面形成所述纳米图案。该在绝缘基底210的表面形成的纳米图案与步骤S23中在图形化的掩模层232表面形成的纳米图案相一致。
可以理解，所述多个凹部21位置处的绝缘基底210也可以通过其它方法刻蚀，如反应性离子刻蚀等，只要该方法采用的刻蚀反应原料与绝缘基底210发生反应即可。
请参阅图4，为采用电子束曝光后所述图形化的掩模层232的扫描电镜图。本实施例中，所述多个凹部21形成的图案为一蝴蝶状，其中，该凹部21的最小尺寸为23.2纳米，即，在图形化的掩模层232形成的纳米图形的分辨率为23.2纳米。可以理解，也可以在图形化的掩模层132形成多个凸部，该多个凸部的最小尺寸为23.2纳米。该包括多个凸部的图形化的掩模层的形成步骤与上述包括多个凹部21的图形化的掩模层的形成步骤相同，仅电子束曝光时控制其扫描路线的程序不同。
在步骤S26中，所述纳米级微结构为形成于所述绝缘基底210的表面的多个凹陷结构212。该多个凹陷结构212的尺寸及形状(于所述绝缘基底210的表面的正投影)与所述凹部21的尺寸及形状一致。
请参阅图5，为本发明第三实施例提供的纳米级微结构的制备方法，其包括以下步骤：
S31，提供一绝缘基底310，在所述绝缘基底310的一表面形成一石墨烯膜；
S32，在所述石墨烯膜上形成一掩模预制层330；以及
S33，采用电子束曝光对所述掩模预制层330进行图案化处理，形成一图形化的掩摸层332，所述图形化的掩摸层掩模层332包括多个凹部31和多个凸部32。
步骤S31至S33与所述第一实施例提供的纳米级微结构的制备方法的步骤S11至S13相同，在此不再赘述。
与现有技术相比较，本发明所述采用电子束曝光形成纳米图案的方法具有以下优点：第一，由于导电层120的材料采用石墨烯，其导电性能优异，因而，改善了所述绝缘基底110的导电性能，而避免在电子束曝光的过程中绝缘基底表面累积电荷，而且由于导电层120中的碳原子质量较小，故大大减小了边界效应，相对于普通的金属作为导电放电层，本方法采用石墨烯膜作为导电放电层，提高了形成的纳米图案的分辨率；第二，采用石墨烯的导电层120通过反应性离子刻蚀法等手段也较容易去除；第三，所述石墨烯具有很好的柔韧性，因此也可作为柔性绝缘基底的导电放电层。
另外，本领域技术人员还可在本发明精神内做其他变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (10)

1.一种纳米级微结构的制备方法，其包括以下步骤：
提供一绝缘基底，在所述绝缘基底的一表面形成一导电层，所述导电层包括一石墨烯膜；
在所述导电层上形成一掩模预制层；
采用电子束曝光对所述掩模预制层进行图案化处理，形成一图形化的掩模层，所述图形化的掩模层包括多个凹部和多个凸部，位于凹部位置处的所述导电层暴露出来；
通过干法刻蚀去除位于所述多个凹部位置处的所述导电层，暴露出所述绝缘基底的部分表面；
形成一预制层至少覆盖所述暴露出来的绝缘基底表面；以及
去除所述掩模层以及所述导电层，在所述绝缘基底的表面形成纳米级微结构。
2.如权利要求1所述的纳米级微结构的制备方法，其特征在于，所述图形化的掩模层的分辨率为20nm-100nm。
3.如权利要求2所述的纳米级微结构的制备方法，其特征在于，所述图形化的掩模层的分辨率为20nm-40nm。
4.如权利要求1所述的纳米级微结构的制备方法，其特征在于，所述导电层通过将石墨烯膜转移至所述绝缘基底表面的方式形成，所述石墨烯膜的制备方法包括以下步骤：
提供一金属薄膜基底；
将所述金属薄膜基底放入一反应室内，向反应室内同时通入碳源气体和氢气，保持一定的气压和生长温度，以在金属薄膜基底的表面沉积碳原子而生长形成石墨烯膜，其中，所述碳源气体和氢气的通入流量比为3：1，所述反应室的气压为500毫托-1个大气压，生长温度为800摄氏度-1100摄氏度，生长时间5～30分钟；以及
将所述金属薄膜基底及石墨烯膜冷却至室温。
5.如权利要求1所述的纳米级微结构的制备方法，其特征在于，所述导电层为一石墨烯膜，所述石墨烯膜包括一层或多层石墨烯。
6.如权利要求5所述的纳米级微结构的制备方法，其特征在于，所述多层石墨烯层叠设置或共面设置组成一膜状结构。
7.如权利要求1所述的纳米级微结构的制备方法，其特征在于，所述去除位于所述多个凹部位置处的所述导电层的方法为反应性离子刻蚀法。
8.如权利要求1所述的纳米级微结构的制备方法，其特征在于，所述预制层为一连续的结构，并覆盖所述暴露出来的绝缘基底表面及掩模层。
9.如权利要求8所述的纳米级微结构的制备方法，其特征在于，去除所述掩模层、所述掩模层表面的预制层以及所述导电层，在所述绝缘基底的表面形成纳米级微结构，所述去除导电层的方法为激光烧蚀法、反应性离子刻蚀法、加热炉加热法或超声水洗法。
10.一种纳米级微结构的制备方法，其包括以下步骤：
提供一绝缘基底，在所述绝缘基底的一表面形成一导电层，所述导电层包括一石墨烯膜；
在所述导电层上形成一掩模预制层；
采用电子束曝光对所述掩模预制层进行图案化处理，形成一图形化的掩摸层，所述图形化的掩模层包括多个凹部，对应凹部位置处的所述导电层暴露出来；
通过干法刻蚀去除位于所述多个凹部位置处的所述导电层，暴露出所述绝缘基底的部分表面；
刻蚀所述暴露出来的绝缘基底；以及
去除所述掩模层以及所述导电层，在所述绝缘基底的表面形成纳米级微结构。
CN201310209010.1A 2013-05-30 2013-05-30 纳米级微结构的制备方法 Active CN104217928B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310209010.1A CN104217928B (zh) 2013-05-30 2013-05-30 纳米级微结构的制备方法
TW102124767A TWI614209B (zh) 2013-05-30 2013-07-10 奈米級微結構的製備方法
US14/242,876 US9213241B2 (en) 2013-05-30 2014-04-02 Method of making nanostructure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310209010.1A CN104217928B (zh) 2013-05-30 2013-05-30 纳米级微结构的制备方法

Publications (2)

Publication Number Publication Date
CN104217928A CN104217928A (zh) 2014-12-17
CN104217928B true CN104217928B (zh) 2017-02-22

Family

ID=51985490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310209010.1A Active CN104217928B (zh) 2013-05-30 2013-05-30 纳米级微结构的制备方法

Country Status (3)

Country Link
US (1) US9213241B2 (zh)
CN (1) CN104217928B (zh)
TW (1) TWI614209B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2535197B (en) * 2015-02-12 2019-11-06 Toshiba Res Europe Limited An optical device and a method of fabricating an optical device
TWI571626B (zh) * 2015-07-15 2017-02-21 力晶科技股份有限公司 具有奈米腔的集成生物感測器及其製作方法
US10026827B2 (en) * 2016-04-10 2018-07-17 United Microelectronics Corp. Method for fabricating semiconductor device
CN108132582B (zh) * 2016-12-01 2020-06-09 清华大学 光刻掩模板
CN108132581B (zh) * 2016-12-01 2020-07-10 清华大学 光刻掩模板
CN109103090B (zh) * 2017-06-21 2020-12-04 清华大学 纳米带的制备方法
CN109103101B (zh) * 2017-06-21 2020-09-29 清华大学 纳米微结构的制备方法
CN108682284B (zh) * 2018-05-24 2021-02-09 武汉华工图像技术开发有限公司 一种精确洗铝的光学防伪膜及其制备方法
CN109437091A (zh) * 2018-10-23 2019-03-08 中山大学 一种在弹性衬底上制备微纳结构的方法
CN111320164A (zh) * 2020-02-28 2020-06-23 南方科技大学 一种悬空石墨烯结构的制备方法及由其得到的悬空石墨烯结构和应用
CN111517274B (zh) * 2020-04-29 2022-03-29 中国科学院光电技术研究所 一种曲面衬底上微纳结构图形高精度刻蚀传递方法
CN114488363B (zh) * 2020-11-13 2023-03-07 南京大学 一种可见光波段宽带连续消色差微透镜及其制备方法
CN114672766B (zh) * 2022-03-28 2023-02-03 清华大学 抗氧化结构及形成抗氧化结构的方法
WO2024039807A1 (en) * 2022-08-19 2024-02-22 California Institute Of Technology Insulating self-developing resist for electronic devices and quantum point contacts

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200538574A (en) * 2002-11-27 2005-12-01 Toppan Printing Co Ltd Nanocrystalline diamond film, method for manufacturing the same, and apparatus using the nanocrystalline diamond film
TW201141687A (en) * 2010-04-07 2011-12-01 Fujifilm Corp Pattern forming method and process for producing pattern substrates
TW201247922A (en) * 2011-05-27 2012-12-01 Hon Hai Prec Ind Co Ltd Method for making a graphene film structure
CN102931057A (zh) * 2012-11-16 2013-02-13 中国科学院上海微***与信息技术研究所 一种基于栅介质结构的石墨烯场效应器件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2458620B1 (en) * 2010-11-29 2021-12-01 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fabrication of graphene electronic devices using step surface contour
JP5455963B2 (ja) * 2011-04-07 2014-03-26 日本写真印刷株式会社 グラフェンを主成分とする透明導電膜を備えた転写シートとその製造方法
KR101245353B1 (ko) * 2011-06-08 2013-03-19 금오공과대학교 산학협력단 그래핀 트랜지스터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200538574A (en) * 2002-11-27 2005-12-01 Toppan Printing Co Ltd Nanocrystalline diamond film, method for manufacturing the same, and apparatus using the nanocrystalline diamond film
TW201141687A (en) * 2010-04-07 2011-12-01 Fujifilm Corp Pattern forming method and process for producing pattern substrates
TW201247922A (en) * 2011-05-27 2012-12-01 Hon Hai Prec Ind Co Ltd Method for making a graphene film structure
CN102931057A (zh) * 2012-11-16 2013-02-13 中国科学院上海微***与信息技术研究所 一种基于栅介质结构的石墨烯场效应器件及其制备方法

Also Published As

Publication number Publication date
CN104217928A (zh) 2014-12-17
TWI614209B (zh) 2018-02-11
US9213241B2 (en) 2015-12-15
TW201444763A (zh) 2014-12-01
US20140356791A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
CN104217928B (zh) 纳米级微结构的制备方法
Lin et al. Surface engineering of copper foils for growing centimeter-sized single-crystalline graphene
Keyshar et al. Chemical vapor deposition of monolayer rhenium disulfide (ReS2)
CN101996853B (zh) 一种对石墨或石墨烯进行各向异性刻蚀的方法
Way et al. Seed-initiated anisotropic growth of unidirectional armchair graphene nanoribbon arrays on germanium
US9061912B2 (en) Methods of fabrication of graphene nanoribbons
KR20110031864A (ko) 그래핀의 제조 방법, 그 제조 방법으로 얻어지는 그래핀, 그 그래핀을 포함하는 전도성 박막, 투명 전극, 방열 또는 발열 소자
CN104099577B (zh) 一种石墨烯的制备方法
TW200539276A (en) Fabrication and use of superlattice
JP2013084942A (ja) 三次元ナノ構造体アレイ
KR102143058B1 (ko) 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법
CN106904599B (zh) 一种在绝缘衬底上制备图形石墨烯的方法
CN106367717B (zh) 一维碳纳米管和三维石墨烯复合材料图形化生长方法
CN105895530B (zh) 二维材料结构的制造方法和二维材料器件
CN109727858A (zh) 定向自组装模板转移方法
Sun et al. Field emission tip array fabrication utilizing geometrical hindrance in the oxidation of Si
CN109721049B (zh) 一种边缘齐整的石墨烯条带、其制备方法及应用
Ghoshal et al. Development of a facile block copolymer method for creating hard mask patterns integrated into semiconductor manufacturing
CN114604865B (zh) 石墨烯纳米带复合结构及其制备方法
CN106904571B (zh) 一种纳米尺度缝隙的制备方法
JP5334085B2 (ja) 基板への種付け処理方法、ダイヤモンド微細構造体及びその製造方法
CN114016127A (zh) 金刚石结构图形的构建方法
Wen et al. Helium Ion‐Assisted Wet Etching of Silicon Carbide with Extremely Low Roughness for High‐Quality Nanofabrication
Tseng et al. Field emission characteristic study on bristling few-layer graphite/diamond composite film
JP4487035B2 (ja) ダイヤモンド膜のパターン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant