TW201444763A - 奈米級微結構的製備方法 - Google Patents

奈米級微結構的製備方法 Download PDF

Info

Publication number
TW201444763A
TW201444763A TW102124767A TW102124767A TW201444763A TW 201444763 A TW201444763 A TW 201444763A TW 102124767 A TW102124767 A TW 102124767A TW 102124767 A TW102124767 A TW 102124767A TW 201444763 A TW201444763 A TW 201444763A
Authority
TW
Taiwan
Prior art keywords
layer
insulating substrate
conductive layer
nano
graphene film
Prior art date
Application number
TW102124767A
Other languages
English (en)
Other versions
TWI614209B (zh
Inventor
Jun-Ku Liu
Meng-Xin Ren
li-hui Zhang
Mo Chen
Qun-Qing Li
Shou-Shan Fan
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201444763A publication Critical patent/TW201444763A/zh
Application granted granted Critical
Publication of TWI614209B publication Critical patent/TWI614209B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明涉及一種奈米級微結構的製備方法，其包括以下步驟：提供一絕緣基底，在該絕緣基底的一表面形成一導電層，該導電層包括一石墨烯膜；在該導電層上形成一掩模預製層；採用電子束曝光對該掩模預製層進行圖案化處理，形成一圖形化的掩模層，該圖形化的掩模層包括複數凹部和複數凸部，位於凹部位置處的導電層暴露出來；通過幹法蝕刻去除位於複數凹部位置處的導電層，暴露出絕緣基底的部份表面；形成一預製層至少覆蓋該暴露出來的絕緣基底表面；及，去除掩模層及導電層，在絕緣基底的表面形成奈米級微結構。

Description

奈米級微結構的製備方法
本發明涉及一種奈米級微結構的製備方法，尤其是一種採用電子束曝光方式形成奈米級微結構的方法。
在現有技術中，製作各種半導體設備時，常需要製作具有數十奈米到數百奈米的微結構。具有上述微結構的製作方法主要有電子束的光刻方法：首先，使用經過掃描聚焦的電子束，輻射一由抗蝕劑組成的掩模，上述輻射線或電子束將會改變被曝光區域的抗蝕劑的化學結構；然後，再通過顯影除去被曝光區域或者被曝光區域外的抗蝕劑，從而獲得特定的圖案。
採用電子束曝光在絕緣基底表面形成微結構時，首先在絕緣基底上塗覆一掩模預製層，然後通過電子束對掩模預製層進行曝光，得到圖形化的掩模層，最後進行預製層的沈積或蝕刻基底以形成微結構。在電子束曝光的過程中，由於絕緣基底的導電性能較差，在絕緣基底的表面容易造成電荷累積。現有技術中，一般採用在絕緣基底上設置金屬Cr等，以改善絕緣基底的導電性。然而，由於Cr等金屬的原子序數較大，其原子品質比較大，會對電子產生散射造成邊界效應，而難以得到小尺寸的微結構，進而影響電子束曝光形成奈米圖案的分辨率。並且，採用該Cr等金屬在後續步驟中難以去除。
有鑒於此，提供一種奈米級微結構的製備方法實為必要。
一種奈米級微結構的製備方法，其包括以下步驟：提供一絕緣基底，在所述絕緣基底的一表面形成一導電層，所述導電層包括一石墨烯膜；在所述導電層上形成一掩模預製層；採用電子束曝光對所述掩模預製層進行圖案化處理，形成一圖形化的掩模層，所述圖形化的掩模層包括複數凹部和複數凸部，位於凹部位置處的所述導電層暴露出來；通過幹法蝕刻去除位於所述複數凹部位置處的所述導電層，暴露出所述絕緣基底的部份表面；形成一預製層至少覆蓋所述暴露出來的絕緣基底表面；及，去除所述掩模層及所述導電層，在所述絕緣基底的表面形成奈米級微結構。
一種奈米級微結構的製備方法，其包括以下步驟：提供一絕緣基底，在所述絕緣基底的一表面形成一導電層，所述導電層包括一石墨烯膜；在所述導電層上形成一掩模預製層；採用電子束曝光對所述掩模預製層進行圖案化處理，形成一圖形化的掩摸層，所述圖形化的掩模層包括複數凹部，對應凹部位置處的所述導電層暴露出來；通過幹法蝕刻去除位於所述複數凹部位置處的所述導電層，暴露出所述絕緣基底的部份表面；蝕刻所述暴露出來的絕緣基底；及，去除所述掩模層及所述導電層，在所述絕緣基底的表面形成奈米級微結構。
一種奈米級微結構的製備方法，其包括以下步驟：提供一絕緣基底，在所述絕緣基底的一表面形成一石墨烯膜；在所述石墨烯膜上形成一掩模預製層；及，採用電子束曝光對所述掩模預製層進行圖案化處理，形成一圖形化的掩摸層，所述圖形化的掩模層包括複數凹部和複數凸部。
與先前技術相比較，本發明所述奈米級微結構的製備方法具有以下優點：第一，由於導電層的材料採用石墨烯，其導電性能優異，因而，改善了所述絕緣基底的導電性能，而避免在電子束曝光的過程中絕緣基底表面累積電荷；第二，由於導電層中的碳原子品質較小，故大大減小了邊界效應，從而提高了形成的奈米圖案的分辨率；第三，採用石墨烯的導電擴散層較容易去除。
110，210．．．絕緣基底
120，220．．．導電層
130，230．．．掩模預製層
132，232．．．掩模層
140．．．預製層
142．．．微結構層
11，21，31．．．凹部
12，32．．．凸部
212．．．凹陷結構
圖1係本發明第一實施例奈米級微結構的製備方法的流程圖。
圖2係本發明第一實施例採用電子束曝光後形成的圖形化的掩模層的掃描電鏡圖。
圖3係本發明第二實施例奈米級微結構的製備方法的流程圖。
圖4係本發明第二實施例採用電子束曝光後形成的圖形化的掩模層的掃描電鏡圖。
圖5係本發明第三實施例奈米級微結構的製備方法的流程圖。
以下將結合附圖對本發明實施例提供的奈米級微結構的製備方法作進一步的說明。
請參閱圖1，為本發明第一實施例提供的奈米級微結構的製備方法。該奈米級微結構可應用於光學、熱學、電學、聲學等領域。所述奈米級微結構的製備方法包括以下步驟：
S11，提供一絕緣基底110，在所述絕緣基底110的一表面形成一導電層120，所述導電層120包括一石墨烯膜；
S12，在所述導電層120上形成一掩模預製層130；
S13，採用電子束曝光對所述掩模預製層130進行圖案化處理，形成一圖形化的掩模層132，所述圖形化的掩模層132包括複數凹部11和複數凸部12，位於凹部11位置處的所述導電層120暴露出來；
S14，通過幹法蝕刻去除位於所述複數凹部11位置處的所述導電層120，暴露出所述絕緣基底110的部份表面；
S15，形成一預製層140至少覆蓋所述暴露出來的絕緣基底110表面；及
S16，去除所述掩模層132及所述導電層120，在所述絕緣基底110的表面形成一微結構層142。
在步驟S11中，所述絕緣基底110的材料具有電絕緣性。所述絕緣基底110的材料可為硬性材料，如石英、玻璃、陶瓷等，所述絕緣基底110的材料還可以為柔性材料，例如聚碳酸酯(PC)、聚甲基丙烯酸甲酯(PMMA)、聚醚碸(PES)、纖維素酯、聚氯乙烯(PVC)、苯並環丁烯(BCB)、丙烯酸樹脂、丙烯腈-丁二烯-苯乙烯共聚物（ABS）、聚對苯二甲酸乙二酯（PET）、聚碳酸酯/丙烯腈-丁二烯-苯乙烯共聚物共混物（PC/ABS）、聚碳酸酯/聚對苯二甲酸丁二酯共混物（PC/PBT）、聚碳酸酯/聚對苯二甲酸乙二酯共混物（PC/PET）、聚碳酸酯/聚甲基丙烯酸甲酯共混物（PC/PMMA）或聚醯胺（PA）等。本實施例中，所述絕緣基底110的材料為石英。
所述石墨烯膜包括至少一層石墨烯，優選的，該石墨烯膜由單層石墨烯組成。當石墨烯膜包括複數層石墨烯時，該複數層石墨烯層疊設置或共面設置組成一膜狀結構，該石墨烯膜的厚度為0.34奈米~100微米，比如1奈米、10奈米、200奈米，1微米或10微米，優選為0.34奈米至10奈米。當石墨烯膜為單層石墨烯時，所述石墨烯為一連續的單層碳原子層，該石墨烯為由複數碳原子通過sp2鍵雜化構成的單層的二維平面六邊形密排點陣結構。
所述單層石墨烯有著非常獨特的性能。首先，石墨烯薄膜的熱導率實測值為5300 W·m-1·K-1，其載流子遷移率的理論值為2×105 cm2·V-1·s-1，而其電阻率只有1×10-6Ω·cm，約為銅的2/3，具有優良的導電性；其次，在室溫下即能觀測到石墨烯薄膜具有無散射傳輸現象。
本實施例中，所述石墨烯膜為單層石墨烯，所述石墨烯膜的厚度為一個碳原子的直徑。
所述石墨烯膜可通過先製備石墨烯膜或石墨烯粉末再轉移至所述絕緣基底的表面。所述石墨烯粉末轉移至所述絕緣基底的表面後呈一膜狀。所述石墨烯膜可以通過化學氣相沈積（CVD）法、機械剝離法、靜電沈積法、碳化矽(SiC)熱解法、外延生長法等方法製備。所述石墨烯粉末可以通過液相剝離法、插層剝離法、剖開奈米碳管法、溶劑熱法、有機合成法等方法製備。
本實施例中，通過化學氣相沈積法製備石墨烯膜，在所述絕緣基底110的表面形成石墨烯膜具體包括以下步驟：
S110，提供一金屬薄膜基底；
S111，將所述金屬薄膜基底放入反應室內，在高溫下通入碳源氣體，在金屬薄膜基底的表面沈積碳原子以生長形成石墨烯膜；及
S112，將所述金屬薄膜基底及石墨烯膜冷卻至室溫。
在步驟S110中，所述金屬薄膜基底的大小，形狀不限，可以根據反應室的大小及形狀進行調整。而通過化學氣相沈積法形成的石墨烯膜的面積同金屬薄膜基底的大小有關，所述金屬薄膜基底的厚度為12.5微米～50微米。所述金屬薄膜可以為銅箔或者鎳箔，本實施例中，所述金屬薄膜基底為銅箔，銅箔的厚度為25微米，面積為4厘米乘4厘米。
在步驟S111中，所述反應室為一英寸直徑的石英管，具體地，所述在金屬薄膜基底的表面沈積碳原子形成石墨烯膜的步驟包括：向反應室內同時通入碳源氣體和氫氣，保持一定的氣壓和生長溫度，從而在金屬薄膜基底的表面沈積碳原子，所述碳源氣體和氫氣的通入流量比為3：1，所述反應室的氣壓為500毫托-1個大氣壓，生長溫度為800攝氏度-1100攝氏度，生長時間5~30分鐘。所述碳源氣體可為甲烷、乙炔、乙烯等碳氫化合物。可以理解，上述反應室內通入的氣體的流量跟反應室的大小有關，本領域技術人員可以根據反應室的大小調整氣體的流量。所述石墨烯膜中石墨烯的層數與所述反應室的氣壓成正比。
本實施例中，所述碳源氣體為甲烷，通入甲烷的流量是30sccm，通入氫氣流量為10sccm，所述生長溫度為1000攝氏度，所述生長時間20分鐘，所述反應室的氣壓為500毫托，生長得到的所述石墨烯膜為單層石墨烯。
在步驟S112中，在冷卻的過程中，要繼續向反應室內通入碳源氣與氫氣，直到金屬薄膜基底及石墨烯膜冷卻至室溫。本實施例中，在冷卻過程中，向反應室內通入30sccm的甲烷，10sccm的氫氣，在500毫托氣壓下，冷卻1小時，方便取出金屬薄膜基底，該金屬薄膜基底的表面生長有一石墨烯膜，該得到的石墨烯膜為單層石墨烯。
所述石墨烯膜可通過濕法轉移的方法將轉移至所述絕緣基底110的表面。所述濕法轉移是指通過一有機黏結層將所述石墨烯膜轉移至所述絕緣基底110的表面。具體步驟包括：
首先，將一有機黏結層覆蓋所述石墨烯膜，並固化所述有機黏結層；
其次，通過一反應試劑將有機黏結層及石墨烯膜與金屬薄膜基底分離；
再次，將所述有機黏結層與石墨烯膜同時轉至所述絕緣基底；
最後，將所述有機黏結層通過一有機溶劑去除。去除有機黏結層後，由於石墨烯膜由至少一層石墨烯組成，該石墨烯的表面張力大，所述石墨烯膜可通過凡得瓦力與絕緣基底緊密結合。所述有機黏結層的材料為聚二甲基矽氧烷(PDMS)、聚甲基丙烯酸甲酯(PMMA)等。所述反應試劑為氯化鐵、硝酸鐵、亞硫酸銨等，所述反應試劑通過與金屬薄膜基底反應而使得石墨烯膜與金屬薄膜基底分離。所述有機溶劑為丙酮等溶劑。本實施例中，所述反應試劑為氯化鐵溶液，所述有機黏結層的材料為PMMA，所述有機溶劑為丙酮。由於轉移的過程中所述石墨烯膜為整體轉移，因而並未破壞所述石墨烯膜的整體結構。
可以理解，將石墨烯膜轉移至所述絕緣基底110的表面不限於上述方法，還可以為幹法轉移，如直接將生長有石墨烯膜的生長基底一起貼於絕緣基底的表面，然後施加一壓力使得石墨烯膜與絕緣基底分離，這些轉移的方法只需要保證所述石墨烯膜整體轉移而不破壞所述石墨烯膜的整體結構即可。
在步驟S12中，將所述掩模預製層130塗覆於所述導電層120表面的方法不限，可以為旋塗法、噴塗法或刀片刮塗。所述掩模預製層130的材料為二氧化矽無機類壓印抗蝕劑(hydrogen silsesquioxane，HSQ)、正性抗蝕劑ZEP或PMMA。本實施例中，將所述PMMA通過旋塗的方式塗布於所述導電層120表面，旋塗轉速為2000轉/分鐘~7000轉/分鐘，旋塗時間為0.5分鐘~2分鐘。優選地，所述掩模預製層130的厚度為20奈米-100奈米。該掩模預製層130的厚度既有利於在後續工藝中的去除，又能在後續工藝中滿足蝕刻選擇比的要求。本實施例中，所述掩模預製層130的厚度為100奈米。
在步驟S13中，用電子束照射所述掩模預製層130，經顯影後得到所述圖形化的掩模層132。所述電子束曝光的工作方式可為投影或掃描，本實施例中，採用電子束對掩模預製層130逐步掃描。所述凹部11為由掩模層132表面向內凹陷形成的凹進空間，並且所述凹部11貫穿所述掩模層132的厚度方向。相鄰的凹部11之間形成一凸部12。該複數凹部11和複數凸部12組成一奈米圖案。所述凹部11的尺寸（如邊長、直徑或最大徑向尺寸等）為微米級或奈米級。所述凹部11的橫截面（在絕緣基底110表面的正投影）可為圓形、方形、正六邊形、菱形、三角形或不規則圖形等。所述複數凹部11可排列形成一陣列，也可排列形成其他幾何圖案，如圓形、扇形、三角形等分佈形式。可以理解，本領域技術人員可以根據實際情況設計所述奈米圖案。
定義所述圖形化的掩模層13中所述凹部11或凸部12的最小尺寸為所述圖形化的掩模層13的分辨率。所述導電層採用石墨烯膜，由於該石墨烯膜的導電性能優異，且原子品質小而不會引起明顯的邊界效應，因而所述圖形化的掩模層132的分辨率較高，可達20nm-100nm，優選的，20nm-40nm。請參見圖2，為採用電子束曝光後所述圖形化的掩模層132的掃描電鏡圖。本實施例中，所述複數凹部11為複數條形的凹槽，所述複數條形凹槽103沿同一方向延伸且等間距排列，所述凹槽的最小寬度為22.9奈米，即，該圖形化的掩模層13的分辨率為22.9奈米。由於步驟S6中在絕緣基底110表面形成的微結構層142是以所述圖形化的掩模層132作為範本而形成，故，在絕緣基底110表面形成的微結構層142的分辨率與所述圖形化的掩模層132的分辨率相同。
在步驟S14中，所述幹法蝕刻是指通入一氣體在電場作用下得到一等離子體，該等離子體可與被蝕刻物質發生反應而得到揮發性物質，比如：等離子體蝕刻、反應性離子蝕刻(RIE)。本實施例中，所述複數凹部11的位置處的導電層120通過反應性離子蝕刻法去除。具體的，通過向一等離子體系統通入一氣體，所述氣體可以為氧氣、氯氣、氫氣等。所述氣體不限於上述列舉氣體，只要該氣體可與石墨烯發生反應即可。優選的，採用氧反應性離子蝕刻法去除位於複數凹部11位置處的導電層120，其中，所述等離子體系統的功率是10瓦~150瓦，氧等離子體的通入速率為2~100標況毫升每分鐘(standard-state cubic centimeter per minute，sccm)，形成的氣壓為1~15帕，蝕刻時間為2秒~4分鐘。優選的，氧等離子體系統的功率是50瓦，氧等離子體的通入速率為40 sccm，形成的氣壓為2帕，蝕刻時間為5~15秒。該通過反應性離子蝕刻法去除所述複數凹部11的位置處的導電層120，由於氧等離子體充分與石墨烯反應，故，該過程反應時間短，效率較高，可以完全去除去除所述複數凹部11的位置處的石墨烯。
在步驟S15中，所述形成預製層140的方法不限，可通過磁控濺射法、原子層沈積法、或真空蒸鍍法等方法形成預製層140。本實施例中，通過真空蒸鍍法形成預製層140至少覆蓋所述暴露出來的絕緣基底110表面。具體的，所述預製層140可形成一連續的層狀結構，覆蓋所述暴露出來的絕緣基底110表面和複數凸部12。所述預製層140也可為不連續的層狀結構，即，所述預製層140僅覆蓋所述暴露出來的絕緣基底110表面。本實施例中，所述預製層140為一連續的層狀結構。
所述預製層140的材料不限，本領域技術人員可根據自身的需要設置，具體的，可為銅、鉑、鉻、氮化矽等，只要所述預製層140與所述絕緣基底110具有一定的黏附性，保證在步驟S16中所述掩模層及所述導電層時，對應於所述複數凹部11位置處的預製層140不被去除即可。所述預製層140的厚度小於所述掩模層132的厚度，優選為20奈米-100奈米，本實施例中，所述預製層140的材料為鉑，所述預製層140的厚度為50奈米。
在步驟S16中，當所述預製層140僅覆蓋所述暴露出來的絕緣基底110表面時，僅需要去除所述圖形化的掩模層132及導電層120即可得到所述微結構層142。當所述預製層140為一連續的層狀結構時，去除所述圖形化的掩模層132、位於複數凸部12表面的預製層140及所述導電層120，覆蓋所述暴露出來的絕緣基底110表面的預製層140被保留而構成一微結構層142。所述微結構層142是指由複數奈米級微結構組成的層狀結構。該奈米級微結構為一凸起結構或凹陷結構，該凸起結構或凹陷結構的最小尺寸為20nm-100nm，優選的，20nm-40nm。
所述圖形化的掩模層132及位於複數凸部12表面的預製層140可通過一有機溶劑去除。所述有機溶劑為丙酮或去膠液。本實施例中，所述有機溶劑為丙酮。可以理解，所述去除圖形化的掩模層132及位於複數凸部12表面的預製層140的方法不限於上述方法，只要可以去除圖形化的掩模層132及位於複數凸部12表面的預製層140即可。
所述導電層120可通過鐳射燒蝕法、反應性離子蝕刻法、加熱爐加熱法、超聲水洗法等去除。本實施例中，去除所述導電層120的方法為超聲水洗法。可以理解，所述導電層120的去除方法不限於上述列舉方法，只要可以去除所述導電層120即可。
請參閱圖3，為本發明第二實施例提供的奈米級微結構的製備方法，其包括以下步驟：
S21，提供一絕緣基底210，在所述絕緣基底210的一表面形成一導電層220，所述導電層220包括一石墨烯膜；
S22，在所述導電層220上形成一掩模預製層230；
S23，採用電子束曝光對所述掩模預製層230進行圖案化處理，形成一圖形化的掩摸層232，所述圖形化的掩模層232包括複數凹部21，位於所述複數凹部21位置處的所述導電層220暴露出來；
S24，通過幹法蝕刻去除位於所述複數凹部21位置處的所述導電層220，暴露出所述絕緣基底210的部份表面；
S25，蝕刻位於所述暴露出的所述絕緣基底210；及
S26，去除所述掩模層232及所述導電層220，在所述絕緣基底210的表面形成奈米級微結構。
步驟S21至S24及S26與所述第一實施例提供的奈米級微結構的製備方法的步驟S11至S14及S16相同，在此不再贅述。
在步驟S25中，蝕刻去除所述複數凹部21底部的絕緣基底210可以通過等離子體蝕刻的方法。
本實施例中，可以採用四氯化矽和氯氣為蝕刻氣體對所述複數凹部21底部的絕緣基底210進行蝕刻。具體地，將步驟S24得到的絕緣基底210放置於在一感應耦合等離子體系統中，四氯化矽和氯氣等離子體以較低的離子能量漂移至所述凹部21底部的絕緣基底210，此時所述凹部21底部的絕緣基底210沒有圖形化的掩模層232的保護而被蝕刻，進而在絕緣基底210的表面形成所述奈米圖案。該在絕緣基底210的表面形成的奈米圖案與步驟S23中在圖形化的掩模層232表面形成的奈米圖案相一致。
可以理解，所述複數凹部21位置處的絕緣基底210也可以通過其他方法蝕刻，如反應性離子蝕刻等，只要該方法採用的蝕刻反應原料與絕緣基底210發生反應即可。
請參閱圖4，為採用電子束曝光後所述圖形化的掩模層232的掃描電鏡圖。本實施例中，所述複數凹部21形成的圖案為一蝴蝶狀，其中，該凹部21的最小尺寸為23.2奈米，即，在圖形化的掩模層232形成的奈米圖形的分辨率為23.2奈米。可以理解，也可以在圖形化的掩模層132形成複數凸部，該複數凸部的最小尺寸為23.2奈米。該包括複數凸部的圖形化的掩模層的形成步驟與上述包括複數凹部21的圖形化的掩模層的形成步驟相同，僅電子束曝光時控制其掃描路線的程式不同。
在步驟S26中，所述奈米級微結構為形成於所述絕緣基底210的表面的複數凹陷結構212。該複數凹陷結構212的尺寸及形狀(於所述絕緣基底210的表面的正投影)與所述凹部21的尺寸及形狀一致。
請參閱圖5，為本發明第三實施例提供的奈米級微結構的製備方法，其包括以下步驟：
S31，提供一絕緣基底310，在所述絕緣基底310的一表面形成一石墨烯膜；
S32，在所述石墨烯膜上形成一掩模預製層330；及
S33，採用電子束曝光對所述掩模預製層330進行圖案化處理，形成一圖形化的掩摸層332，所述圖形化的掩摸層掩模層332包括複數凹部31和複數凸部32。
步驟S31至S33與所述第一實施例提供的奈米級微結構的製備方法的步驟S11至S13相同，在此不再贅述。
與先前技術相比較，本發明所述採用電子束曝光形成奈米圖案的方法具有以下優點：第一，由於導電層120的材料採用石墨烯，其導電性能優異，因而，改善了所述絕緣基底110的導電性能，而避免在電子束曝光的過程中絕緣基底表面累積電荷，而且由於導電層120中的碳原子品質較小，故大大減小了邊界效應，相對於普通的金屬作為導電放電層，本方法採用石墨烯膜作為導電放電層，提高了形成的奈米圖案的分辨率；第二，採用石墨烯的導電層120通過反應性離子蝕刻法等手段也較容易去除；第三，所述石墨烯具有很好的柔韌性，因此也可作為柔性絕緣基底的導電放電層。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
110．．．絕緣基底
120．．．導電層
130．．．掩模預製層
132．．．掩模層
140．．．預製層
142．．．微結構層
11．．．凹部
12．．．凸部

Claims (11)

  1. 一種奈米級微結構的製備方法，其包括以下步驟：
    提供一絕緣基底，在所述絕緣基底的一表面形成一導電層，所述導電層包括一石墨烯膜；
    在所述導電層上形成一掩模預製層；
    採用電子束曝光對所述掩模預製層進行圖案化處理，形成一圖形化的掩模層，所述圖形化的掩模層包括複數凹部和複數凸部，位於凹部位置處的所述導電層暴露出來；
    通過幹法蝕刻去除位於所述複數凹部位置處的所述導電層，暴露出所述絕緣基底的部份表面；
    形成一預製層至少覆蓋所述暴露出來的絕緣基底表面；及
    去除所述掩模層及所述導電層，在所述絕緣基底的表面形成奈米級微結構。
  2. 如請求項第1項所述的奈米級微結構的製備方法，其中，所述圖形化的掩模層的分辨率為20nm-100nm。
  3. 如請求項第2項所述的奈米級微結構的製備方法，其中，所述圖形化的掩模層的分辨率為20nm-40nm。
  4. 如請求項第1項所述的奈米級微結構的製備方法，其中，所述導電層通過將石墨烯膜轉移至所述絕緣基底表面的方式形成，所述石墨烯膜的製備方法包括以下步驟：
    提供一金屬薄膜基底；
    將所述金屬薄膜基底放入一反應室內，向反應室內同時通入碳源氣體和氫氣，保持一定的氣壓和生長溫度，以在金屬薄膜基底的表面沈積碳原子而生長形成石墨烯膜，其中，所述碳源氣體和氫氣的通入流量比為3：1，所述反應室的氣壓為500毫托-1個大氣壓，生長溫度為800攝氏度-1100攝氏度，生長時間5~30分鐘；及
    將所述金屬薄膜基底及石墨烯膜冷卻至室溫。
  5. 如請求項第1項所述的奈米級微結構的製備方法，其中，所述導電層為一石墨烯膜，所述石墨烯膜包括一層或複數層石墨烯。
  6. 如請求項第5項所述的奈米級微結構的製備方法，其中，所述複數層石墨烯層疊設置或共面設置組成一膜狀結構。
  7. 如請求項第1項所述的奈米級微結構的製備方法，其中，所述去除位於所述複數凹部位置處的所述導電層的方法為反應性離子蝕刻法。
  8. 如請求項第1項所述的奈米級微結構的製備方法，其中，所述預製層為一連續的結構，並覆蓋所述暴露出來的絕緣基底表面及掩模層。
  9. 如請求項第8項所述的奈米級微結構的製備方法，其中，去除所述掩模層、所述掩模層表面的預製層及所述導電層，在所述絕緣基底的表面形成奈米級微結構，所述去除導電層的方法為鐳射燒蝕法、反應性離子蝕刻法、加熱爐加熱法或超聲水洗法。
  10. 一種奈米級微結構的製備方法，其包括以下步驟：
    提供一絕緣基底，在所述絕緣基底的一表面形成一導電層，所述導電層包括一石墨烯膜；
    在所述導電層上形成一掩模預製層；
    採用電子束曝光對所述掩模預製層進行圖案化處理，形成一圖形化的掩摸層，所述圖形化的掩模層包括複數凹部，對應凹部位置處的所述導電層暴露出來；
    通過幹法蝕刻去除位於所述複數凹部位置處的所述導電層，暴露出所述絕緣基底的部份表面；
    蝕刻所述暴露出來的絕緣基底；及
    去除所述掩模層及所述導電層，在所述絕緣基底的表面形成奈米級微結構。
  11. 一種奈米級微結構的製備方法，其包括以下步驟：
    提供一絕緣基底，在所述絕緣基底的一表面形成一石墨烯膜；
    在所述石墨烯膜上形成一掩模預製層；及
    採用電子束曝光對所述掩模預製層進行圖案化處理，形成一圖形化的掩摸層，所述圖形化的掩模層包括複數凹部和複數凸部。
TW102124767A 2013-05-30 2013-07-10 奈米級微結構的製備方法 TWI614209B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310209010.1A CN104217928B (zh) 2013-05-30 2013-05-30 纳米级微结构的制备方法
??201310209010.1 2013-05-30

Publications (2)

Publication Number Publication Date
TW201444763A true TW201444763A (zh) 2014-12-01
TWI614209B TWI614209B (zh) 2018-02-11

Family

ID=51985490

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124767A TWI614209B (zh) 2013-05-30 2013-07-10 奈米級微結構的製備方法

Country Status (3)

Country Link
US (1) US9213241B2 (zh)
CN (1) CN104217928B (zh)
TW (1) TWI614209B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2535197B (en) * 2015-02-12 2019-11-06 Toshiba Res Europe Limited An optical device and a method of fabricating an optical device
TWI571626B (zh) * 2015-07-15 2017-02-21 力晶科技股份有限公司 具有奈米腔的集成生物感測器及其製作方法
US10026827B2 (en) * 2016-04-10 2018-07-17 United Microelectronics Corp. Method for fabricating semiconductor device
CN108132581B (zh) * 2016-12-01 2020-07-10 清华大学 光刻掩模板
CN108132582B (zh) * 2016-12-01 2020-06-09 清华大学 光刻掩模板
CN109103090B (zh) * 2017-06-21 2020-12-04 清华大学 纳米带的制备方法
CN109103101B (zh) * 2017-06-21 2020-09-29 清华大学 纳米微结构的制备方法
CN108682284B (zh) * 2018-05-24 2021-02-09 武汉华工图像技术开发有限公司 一种精确洗铝的光学防伪膜及其制备方法
CN109437091A (zh) * 2018-10-23 2019-03-08 中山大学 一种在弹性衬底上制备微纳结构的方法
CN111320164A (zh) * 2020-02-28 2020-06-23 南方科技大学 一种悬空石墨烯结构的制备方法及由其得到的悬空石墨烯结构和应用
CN111517274B (zh) * 2020-04-29 2022-03-29 中国科学院光电技术研究所 一种曲面衬底上微纳结构图形高精度刻蚀传递方法
CN114488363B (zh) * 2020-11-13 2023-03-07 南京大学 一种可见光波段宽带连续消色差微透镜及其制备方法
CN114672766B (zh) * 2022-03-28 2023-02-03 清华大学 抗氧化结构及形成抗氧化结构的方法
WO2024039807A1 (en) * 2022-08-19 2024-02-22 California Institute Of Technology Insulating self-developing resist for electronic devices and quantum point contacts

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004176132A (ja) * 2002-11-27 2004-06-24 Toppan Printing Co Ltd ナノダイヤモンド膜及びその製造方法
JP2011222647A (ja) * 2010-04-07 2011-11-04 Fujifilm Corp パターン形成方法及びパターン基板製造方法
EP2458620B1 (en) * 2010-11-29 2021-12-01 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fabrication of graphene electronic devices using step surface contour
JP5455963B2 (ja) * 2011-04-07 2014-03-26 日本写真印刷株式会社 グラフェンを主成分とする透明導電膜を備えた転写シートとその製造方法
CN102800419B (zh) 2011-05-27 2014-07-09 清华大学 石墨烯导电膜结构的制备方法
KR101245353B1 (ko) * 2011-06-08 2013-03-19 금오공과대학교 산학협력단 그래핀 트랜지스터 및 그 제조 방법
CN102931057B (zh) * 2012-11-16 2015-03-25 中国科学院上海微***与信息技术研究所 一种基于栅介质结构的石墨烯场效应器件及其制备方法

Also Published As

Publication number Publication date
US20140356791A1 (en) 2014-12-04
CN104217928A (zh) 2014-12-17
TWI614209B (zh) 2018-02-11
CN104217928B (zh) 2017-02-22
US9213241B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
TW201444763A (zh) 奈米級微結構的製備方法
Lin et al. Surface engineering of copper foils for growing centimeter-sized single-crystalline graphene
KR101454463B1 (ko) 그래핀의 제조 방법
TWI503440B (zh) 石墨烯導電膜結構的製備方法
CN102849961B (zh) 在基板上成长碳薄膜或无机材料薄膜的方法
TWI452009B (zh) 石墨烯奈米窄帶的製備方法
KR101878600B1 (ko) 광학 바이오센서를 위한 주기적 금속 나노 패턴의 제조 방법
US9061912B2 (en) Methods of fabrication of graphene nanoribbons
TWI426048B (zh) 石墨烯奈米窄帶的製備方法
JP2018092144A (ja) フォトマスク及びその製造方法
JP6625110B2 (ja) フォトマスク及びその製造方法
TWI673168B (zh) 疏水膜
CN106367717B (zh) 一维碳纳米管和三维石墨烯复合材料图形化生长方法
KR101221965B1 (ko) 3차원 그래핀 패턴 형성방법
JP2004182537A (ja) ナノカーボン材料配列構造の形成方法
TWI668185B (zh) 薄膜電晶體的製備方法
CN106904571B (zh) 一种纳米尺度缝隙的制备方法
TW201927556A (zh) 疏水窗戶以及使用該疏水窗戶的房子和汽車
TW201841821A (zh) 奈米級溝道的製備方法
Yim et al. Carbon nanotubes as etching masks for the formation of polymer nanostructures
JP6471205B2 (ja) フォトマスク及びその製造方法
KR20190063045A (ko) 그래핀과 나노와이어를 이용한 투명전극 및 그의 제조방법
CN103107068A (zh) 基于SiC与氯气反应的Ni膜退火侧栅石墨烯晶体管制备方法
JP2006080376A (ja) 炭素系膜のパターン形成方法
KR20130137425A (ko) 정렬된 산화아연 나노선의 제조방법 및 이에 따라 제조된 산화아연 나노선