CN104199278B - 基于多导航***的抗遮挡的高精度同步时钟***及其同步方法 - Google Patents

基于多导航***的抗遮挡的高精度同步时钟***及其同步方法 Download PDF

Info

Publication number
CN104199278B
CN104199278B CN201410446903.2A CN201410446903A CN104199278B CN 104199278 B CN104199278 B CN 104199278B CN 201410446903 A CN201410446903 A CN 201410446903A CN 104199278 B CN104199278 B CN 104199278B
Authority
CN
China
Prior art keywords
frequency
module
voltage
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410446903.2A
Other languages
English (en)
Other versions
CN104199278A (zh
Inventor
张�杰
周栋明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Geodesy and Geophysics of CAS
Original Assignee
Institute of Geodesy and Geophysics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Geodesy and Geophysics of CAS filed Critical Institute of Geodesy and Geophysics of CAS
Priority to CN201410446903.2A priority Critical patent/CN104199278B/zh
Publication of CN104199278A publication Critical patent/CN104199278A/zh
Application granted granted Critical
Publication of CN104199278B publication Critical patent/CN104199278B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Clocks (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

基于多导航***的抗遮挡的高精度同步时钟***包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多导航***模块及外部接口模块。信号处理模块用于高精度时间间隔测量、IRIG_B码编码及同步信号产生，核心控制模块驯服恒温晶振频率和控制压控电压，压控电压模块输出压控电压并调节恒温晶振的频率，恒温晶振模块提供***时钟信号，多导航***模块提供基于多导航***的参考时间信号，外部接口模块提供标准接口形式的高精度同步信号及通信接口。本发明具有抗遮挡、功耗小、性价比高的优点，且导航信号被遮挡后仍可提供高精度同步时间信号，且短时间收到有效导航信号后立即修正恒温晶振频率，清零累计同步误差，延长抗遮挡时间。

Description

基于多导航***的抗遮挡的高精度同步时钟***及其同步 方法
技术领域
本发明涉及时间频率技术领域及其应用领域，特别涉及基于多导航***的抗遮挡的高精度同步时钟***及其同步方法。
背景技术
高精度同步时钟在各个领域的应用越来越广泛，基于多导航***的抗遮挡的高精度同步时钟***利用包括北斗导航***在内的多个导航***对本地时钟频率实时校正，并提供与多模接收机的时间信号严格同步的同步信号。该同步时钟***可用于野外测量勘探、网络授时、电力电网***、通信***等，为这些领域提供高精度、高可靠的同步时钟，且该发明设备具有抗遮挡特性，所以特别适合野外测量勘探。
本发明利用了国家大力发展的北斗导航***，弥补了目前国内同步时钟只利用GPS、GLONASS的不足之处，同时使用其他导航***增强了同步时钟的可靠性、稳定性及提高了时间同步精度。本发明采用以嵌入式FPGA为主要核心器件的架构，提高了***运行速度，降低了***功耗和成本，同时解决了同步时钟应用领域中野外测量勘探、电力电网***等野外同步难的问题。
目前基于导航***的同步时钟大多数都是基于铷钟、铯钟，限制了其应用范围，且原子钟有功耗大、预热时间长、成本高、体积大等不足，本发明同步时钟***的时钟源采用普通的恒温晶振，有效的解决了这些不足之处，且同步时钟***发明中采用了一种独特的同步方法，使***具有抗遮挡性，这是目前驯服时钟领域不具备的性能，保证了导航信号被遮挡时***也能够提供高精度同步信号，并且短暂接收到有效导航信号后也能够有效驯服本地时钟，清除累计同步误差，延长抗遮挡时间。
发明内容
本发明的目是提供基于多导航***的抗遮挡的高精度同步时钟***及其同步方法，并为其他设备提供高精度同步信号，且在导航信号被遮挡的一段时间内也能保证较高的同步精度。
本发明所采用的技术方案是：
基于多导航***的抗遮挡的高精度同步时钟***至少包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块及外部接口模块。所述信号处理模块与核心控制模块、恒温晶振模块、多模接收机模块及外部接口模块相连，并实现高精度时间间隔测量、IRIG_B码编码、同步信号产生等功能；所述核心控制模块与信号处理模块、多模接收机模块、压控电压模块相连，且实现了本地恒温晶振驯服算法、压控电压控制及时间同步方法；所述压控电压模块与核心控制模块和恒温晶振相连，同时通过数模转换器(DAC)和放大电路控制本地恒温晶振的压控电压；所述恒温晶振模块与压控电压模块和信号处理模块相连，为本发明提供***时钟信号；所述多模接收机模块与信号处理模块和核心控制模块相连，且多模接收机模块的时间信号作为本发明的参考时间信号；所述外部接口模块与信号处理模块相连，并提供标准接口形式的高精度同步信号和通信接口。
所述高精度时间间隔测量方法为连续不间断的脉冲填补法，所述本地恒温晶振驯服算法为基于改进滑动平均滤波的算法，所述IRIG_B码格式的时间信号包括高精度时间同步信号及详细的时间信息(秒、分、时、天、月、年)。
按上述方案，所述信号处理模块的核心器件为现场可编程门阵列器件(FPGA)，FPGA内部逻辑单元采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号作为同步时钟***的参考时间信号)的相位差，且在多模接收模块失锁期间信号处理模块也始终测量二者的相位差，连续不间断的测量能够实现了高精度时间间隔测量。
按上述方案，核心控制器(Cortex-M3内核)先对时间间隔测量数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，最后根据频率偏差调节本地恒温晶振的频率，但在多模接收机模块失锁期间核心控制器不计算本地恒温晶振的频率偏差。
按上述方案，可编程门阵列器件(FPGA)内部逻辑单元采用沿触发方式提供固定频率的1Hz、10Hz、50Hz、100Hz，250Hz高精度同步信号，同时提供IRIG_B码格式的时间信号。
按上述方案，同步时钟***可根据用户需求提供以1ms为单位的周期可变的采样脉冲和以1s为单位的周期和启动时间都可设置的启动脉冲，且采样脉冲、启动脉冲与秒信号严格同步。
按上述方案，所述的压控电压模块包含了数模转换器(DAC)，压控电压控制电路利用放大倍数不同(放大倍数大于1的放大电路用于调节压控电压的范围，放大倍数小于1的放大电路用于提高压控电压的分辨率)的两路放大电路放大DAC输出电压，该方法提高了压控电压的分辨率。
按上述方案，所述的外部接口模块将***同步信号转化为标准电平的同步信号，并提供标准通信接口，同时将外部设备与***核心部件隔离开，提高了***可靠性、安全性。
本发明还提供了基于多导航***的抗遮挡的高精度同步时钟***的同步方法，其特征在于：基于多导航***的抗遮挡的高精度同步时钟***工作时，利用多模接收机模块的时间信号校准本地恒温晶振的频率并同步本地同步信号，且信号处理模块始终采用连续不间断的脉冲填补法测量本地时间信号和参考时间信号(多模接收机模块的时间信号)的相位差，保证了多模接收机模块短时间有效工作时也能够有效的校准本地时钟和同步本地时间信号，使本发明同步时钟***具有抗遮挡性能，具体包括以下步骤：
1) 信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差；
2) 核心控制器(Cortex-M3内核)在多模接收机模块锁定时对时间间隔测量数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，最后根据频率偏差计算出DAC输出电压值并通过压控电压模块调节本地恒温晶振的频率；
3) 信号处理模块在多模接收机模块失锁时，始终测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差，该测量数据仍可用于计算本地恒温晶振的频率偏差。
按上述方案，所述步骤1）中现场可编程门阵列器件（FPGA）实现的信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差，并根据当前多模接收机模块的状态(锁定，失锁)来调整测量时间，且多模接收机模块的时间信号作为参考时间信号。
按上述方案，所述步骤3）中在多模接收机模块失锁后出现短时间有效工作(多模接收机模块锁定)时，同步时钟***则可修正本地时钟频率，同时清除累计的同步误差，延长抗遮挡时间。在多模接收机模块失锁期间，本发明同步时钟***根据本地时钟仍然可提供高精度同步信号，并且一段时间内保持高精度时间同步(多模接收机模块正常工作时同步精度优于100ns，多模接收机模块失锁期间的同步精度与本地时钟源、失锁时间有关，本地时钟源的频率稳定度越高、失锁时间越短则同步精度越高)。
本发明与现有技术相比具有以下优点：
1、本发明采用一种新型的时钟驯服方法和同步方法，在***正常工作后出现导航信号中断的情况时，本发明同步时钟***根据驯服后的本地时钟可提供高精同步信号，且中断过程中出现多模接收机模块短时间有效工作时仍可以有效校正本地时钟频率，清除累计同步误差，延长同步时钟***的抗遮挡时间；
2、本发明以一片现场可编程门阵列器件(FPGA)为整个同步时钟***的核心器件，实现了信号处理模块、核心控制模块及部分外部接口模块的功能，其中高精度时间间隔测量、同步信号产生、IRIG_B码编码、恒温晶振驯服算法、压控电压控制及时间同步方法都在FPGA内实现，充分利用现场可编程门阵列器件的并行处理能力、丰富的逻辑资源、存储器资源及可分配引脚资源，使得硬件***达到最小化，软件设计达到最优化的效果，同时具有硬件模块化、抗干扰强、成本低、体积小等优点；
3、本发明同步时钟***的多模接收机模块利用了多个导航***，包括北斗导航***，提高了同步时钟***的同步精度和***稳定性，同时本发明同步时钟***中时钟源是普通恒温晶振，***加电预热时间短、功耗小、成本低，且采用放大倍数不同(放大倍数大于1的放大电路用于调节压控电压范围，放大倍数小于1的放大电路用于提高压控电压的分辨率)的两路放大电路放大DAC转换器的输出电压，该方法提高了压控电压的分辨率。
附图说明
图1为本发明一实例的***结构示意图；
图2为本发明一实例的现场可编程门阵列器件（FPGA）内部功能示意图；
图3为本发明一实例的连续不间断的脉冲填补法的测量原理框图；
图4为本发明一实例的压控电压模块中DAC转换器输出电压放大电路的原理图。
具体实施方式
下面结合附图和实施例对本发明基于多导航***的抗遮挡的高精度同步时钟***及其同步方法作详细的说明。
如图1~4所示，基于多导航***的抗遮挡的高精度同步时钟***至少包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块及外部接口模块。所述信号处理模块与核心控制模块、恒温晶振模块、多模接收机模块及外部接口模块相连，并实现高精度时间间隔测量、IRIG_B码编码、同步信号产生等功能；所述核心控制模块与信号处理模块、多模接收机模块及压控电压模块相连，且实现了本地恒温晶振驯服算法、压控电压控制及时间同步方法；所述压控电压模块与核心控制模块和恒温晶振相连，同时通过数模转换器(DAC)和放大电路控制本地恒温晶振的压控电压；所述恒温晶振模块与压控电压模块和信号处理模块相连，为本发明提供***时钟信号；所述多模接收机模块与信号处理模块和核心控制模块相连，且多模接收机模块的时间信号作为本发明的参考时间信号；所述外部接口模块与信号处理模块相连，并提供标准接口形式的高精度同步信号和通信接口。
通过本发明提供了基于多导航***的抗遮挡的高精度同步时钟***，该设备为其他设备提供高精度的同步时钟信号，且具有抗遮挡性能，高精度时间间隔测量、IRIGB码编码、同步信号生成、恒温晶振驯服算法、压控电压控制及时间同步方法都在一片嵌入式SmartFusion FPGA A2F200芯片内完成，FPGA内部资源得到充分利用，且***集成度高、体积小、功耗低、运行速度快。
上述实施方式中，所述的信号处理模块、核心控制模块及外部接口信号产生由现场可编程门阵列器件（FPGA）完成，其中现场可编程门阵列（FPGA）的内部功能框图如图2所示，其内部功能模块主要包括高精度时间间隔测量、同步信号生成、IRIG_B码编码、核心控制模块(Cortex-M3内核)、外部接口信号产生和DAC控制字产生，且各功能模块同时并行运行。
上述实施方式中，所述的信号处理模块采用的高精度时间间隔测量方法是连续不间断的脉冲填补法（测量原理如图3所述，图3中启动信号为参考时间信号，且是***上电工作后多模接收机锁定后的第一个参考时间信号；存储信号也是参考时间信号，且是启动信号后面的参考时间信号，本发明中参考时间信号为多模接收机的时间信号，且图中测量时间间隔Tp1和Tp2根据多模接收机锁定和失锁的状态及频率驯服阶段来确定），整个测量过程是连续不间断的，保证了短时间接收到有效导航信号也能够有效的校正本地恒温晶振频率。
上述实施方式中，所述的信号处理模块采用沿触发方式产生多种同步信号，根据多模接收机模块的锁定状态控制同步时钟的产生方式(多模接收机模块锁定时本地同步信号与多模接收机模块的时间信号严格同步，多模接收机模块失锁时本地同步信号根据驯服后本地时钟来维持)，保证***正常工作后导航信号被遮挡时也能够提供高精度同步时钟信号。
上述实施方式中，所述的核心控制模块由Cortex-M3内核完成，Cortex-M3内核对测得的时间间隔数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，并利用DAC转换器和压控电压模块调节本地恒温晶振的频率。
上述实施方式中，所述的外部接口模块将产生标准的同步信号并转换为标准电平，且将外部设备与核心部分隔离开，保护内部核心部件稳定、安全运行。
上述实施方式中，所述的多模接收机模块利用包括北斗在内的多导航***产生标准的时间信号，该时间信号在多导航***模块正常工作时(信号未遮挡且模块锁定)作为同步时钟***的参考时间信号校正本地恒温晶振的频率，且提供一个高精度的同步信号。
上述实施方式中，所述的压控电压模块利用两路不同放大倍数的放大电路放大DAC的输出电压，提高了压控电压的分辨率，其中放大倍数小于1（实例中放大倍数为1/3）的放大电路提高了DAC的分辨率，而放大倍数大于1（实例中放大倍数为2）的放大电路用于调节输出电压范围，保证压控电压在恒温晶振所允许的控制电压范围内，该方法降低了***成本，提高了压控电压的分辨率。
在本发明实施例中，所述的现场可编程门阵列器件(FPGA)采用的是Actel公司嵌入式SmartFusion FPGA，型号为A2F200，该公司FPGA具有断电非易失特性，上电时不需要加载。FPGA器件具有丰富的逻辑资源、可分配的管脚资源、存储资源及IP内核，高精度时间同步信号的产生及处理都在一片FPGA内完成，器件资源得到充分利用，且***集成度大大提高，稳定性增强。
所述的核心控制模块采用SmartFusion FPGA的内核Cortex-M3，Cortex-M3内核用APB总线实现各个功能模块与内核控制模块的数据传输。
所述的恒温晶振采用的是OCXO-131恒温晶振，该恒温晶振的频率受控于外部控制电压（压控电压范围为0-5V，频率调节范围为±8*10-7），且该晶振的成本低、预热时间短，为了提高同步时钟***的同步时钟稳定度及延长***抗遮挡时间，可以使用更高精度的恒温晶振或者原子钟作为本地时钟。
在上述实施方式中，本发明的同步方法实现是这样的：
在使用本发明抗遮挡的高精度同步时钟***时，首先用户可以根据自身需求设置同步时钟形式或者采用默认的同步时钟，然后多模接收机模块搜索导航卫星并跟踪锁定导航卫星，多模接收机模块锁定后同步时钟设备采用连续不间断的脉冲填补法测量本地时钟和参考时间信号（多模接收机模块的时间信号）的相位差，并对时间间隔测量数进行基于滑动平均滤波算法的滤波，接着计算本地恒温晶振的频率偏差，同时根据频率偏差通过压控电压模块调节本地时钟频率以实现本地时钟的实时驯服，本发明还提供高精度时间同步信号，待本地时钟驯服完成后同步时钟***则具备抗遮挡性能，此时导航信号被遮挡也能根据驯服后的本地时钟提供高精度时间同步信号，且导航信号遮挡过程中出现多模接收机模块短时间有效工作时仍可以有效校正本地时钟频率，清除累计同步误差，延长同步时钟***的抗遮挡时间。
本实施例中所选芯片仅为举例，可以采用逻辑资源更丰富，***时钟更高的FPGA芯片以获得更好、更快的处理性能。
以上所述仅为本发明一个同步精度较高实例而已，并不用以限制本发明所提供基于多导航***的抗遮挡的高精度同步时钟***及其同步方法，凡在本发明的精神和设计原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.基于多导航***的抗遮挡的高精度同步时钟***，其特征在于，抗遮挡的高精度同步时钟由信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块和外部接口模块组成；以多模接收机提供的1PPS秒脉冲信号为参考时间信号，信号处理模块采用连续不间断的脉冲填补法来实时测量本地时钟频率，核心控制模块根据频率测量结果计算当前频率偏差和压控电压值，以驯服本地晶振频率，同时根据测量时间和频率偏差计算本地时钟的频率漂移率，且信号处理模块用FPGA内部逻辑门实现触发器逻辑门，且触发器逻辑门采用沿触发方式来产生多种同步信号，当多模接收机模块失锁后，根据失锁前计算得到的本地时钟频率漂移率和频率偏差，预测并计算出压控电压值，调节本地时钟频率和本地1PPS秒脉冲信号的相位，提高同步精度，当接收机再次短暂锁定时，根据失锁期间采用连续不间断脉冲填补法测量地频率数据，快速修正本地时钟频率和1PPS秒脉冲信号相位，消除累计的同步误差，使同步时钟具备抗遮挡性能；
所述的连续不间断的脉冲填补法和多种同步脉冲信号的产生由可编程门阵列器件FPGA芯片实现的信号处理模块实现，所述的当前频率偏差、当前压控电压值、频率漂移率、预测压控电压值由FPGA内核实现的核心控制器实现，所述的多模接收机提供1PPS秒脉冲参考时间信号，所述的压控电压模块将压控电压输出给恒温晶振以调节恒温晶振频率，所述的恒温晶振具备频率调节功能，且为同步时钟***提供本地时钟。
2.根据权利要求1所述的基于多导航***的抗遮挡的高精度同步时钟***，其特征在于，所述的可编程门阵列器件FPGA实现的信号处理模块，采用连续不间断的脉冲填补法测量本地时钟与多模接收机提供的1PPS秒脉冲参考时间信号之间的相位差，在多模接收机模块失锁期间，信号处理模块也始终测量二者的相位差，再次短暂锁定时，根据失锁期间采用连续不间断脉冲填补法测量地频率数据修正本地时钟的频率和本地1PPS秒脉冲信号的相位，提高时间同步精度和本地时钟频率驯服速度。
3.根据权利要求1所述的基于多导航***的抗遮挡的高精度同步时钟***，其特征在于，首先，核心控制器对本地时钟频率测量数据进行基于改进滑动平均滤波算法的滤波，计算出本地恒温晶振的频率偏差，然后根据测量时间和频率偏差计算出本地时钟频率的频率漂移率，最后根据频率偏差和频率漂移率调节本地恒温晶振的频率。
4.根据权利要求1所述的基于多导航***的抗遮挡的高精度同步时钟***，其特征在于，可编程门阵列器件FPGA实现的信号处理模块，利用FPGA内部逻辑门实现触发器逻辑门，且触发器逻辑门采用沿触发方式来产生固定频率的1Hz、10Hz、50Hz、100Hz，250Hz高精度同步信号和IRIGB码，且IRIGB码同步精度优于100ns。
5.根据权利要求1所述的基于多导航***的抗遮挡的高精度同步时钟***，其特征在于，可编程门阵列器件FPGA实现的信号处理模块，利用FPGA内部逻辑门实现触发器逻辑门，且触发器逻辑门采用沿触发方式，产生以1ms为单位的同步采样脉冲和以1s为单位的同步启动脉冲，采样脉冲周期和启动脉冲的启动时间都可设置，且采样脉冲、启动脉冲与本地1PPS秒信号严格同步。
6.根据权利要求1所述的基于多导航***的抗遮挡的高精度同步时钟***，其特征在于，所述的压控电压模块，采用电阻R1和R3串联反馈实现放大倍数小于1（R3/R1<1）的放大电路回路，采用电阻R2和R3串联反馈实现放大倍数大于1（R3/R2>1）的放大电路回路，所述的压控电压模块放大DAC输出电压，提高压控电压的分辨率和控制精度。
7.基于多导航***的抗遮挡的高精度同步时钟***的同步方法，其特征在于，基于多导航***的抗遮挡的高精度同步时钟***工作时，以多模接收机模块提供的1PPS秒脉冲为参考时间信号校准本地恒温晶振的频率，并同步本地同步信号，且信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与多模接收机模块的1PPS秒脉冲信号之间的相位差，保证了在多模接收机模块短时间有效工作情况下，也能够有效的校准本地时钟频率和同步本地时间信号，使所述同步时钟***具有抗遮挡性能，具体包括以下步骤：
1) 信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与多模接收机模块的1PPS秒脉冲信号之间的相位差；
2) 核心控制器在多模接收机模块锁定时，对本地时钟频率测量数据进行基于改进滑动平均滤波算法的滤波，计算出本地恒温晶振的频率偏差，然后根据测量时间和频率偏差计算出本地时钟的频率漂移率，最后根据频率偏差和频率漂移率计算DAC输出电压值，并通过压控电压模块调节恒温晶振的频率；
3) 信号处理模块在多模接收机模块失锁时，始终采用连续不间断的脉冲填补法测量本地时钟与多模接收机模块的1PPS秒脉冲信号之间的相位差，再次锁定时，根据失锁期间采用连续不间断脉冲填补法测量地频率数据修正本地时钟频率和本地1PPS信号相位。
8.根据权利要求7所述的基于多导航***的抗遮挡的高精度同步时钟***的同步方法，其特征在于，现场可编程门阵列器件（FPGA）实现的信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与多模接收机模块的1PPS秒脉冲信号的相位差，并根据多模接收机模块的锁定或者失锁状态来调整测量时间。
9.根据权利要求7所述的基于多导航***的抗遮挡的高精度同步时钟***的同步方法，其特征在于，在多模接收机模块失锁后再次短暂锁定时，同步时钟***根据失锁期间频率测量数据修正本地时钟频率，清除累计的同步误差，延长抗遮挡时间；在多模接收机模块失锁期间，所述同步时钟***根据失锁前计算得到的频率漂移率和频率偏差，预测并计算压控电压值来调节本地时钟频率，使同步时钟在一段时间内仍然保持高精度时间同步。
CN201410446903.2A 2014-09-04 2014-09-04 基于多导航***的抗遮挡的高精度同步时钟***及其同步方法 Expired - Fee Related CN104199278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410446903.2A CN104199278B (zh) 2014-09-04 2014-09-04 基于多导航***的抗遮挡的高精度同步时钟***及其同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410446903.2A CN104199278B (zh) 2014-09-04 2014-09-04 基于多导航***的抗遮挡的高精度同步时钟***及其同步方法

Publications (2)

Publication Number Publication Date
CN104199278A CN104199278A (zh) 2014-12-10
CN104199278B true CN104199278B (zh) 2017-03-08

Family

ID=52084581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410446903.2A Expired - Fee Related CN104199278B (zh) 2014-09-04 2014-09-04 基于多导航***的抗遮挡的高精度同步时钟***及其同步方法

Country Status (1)

Country Link
CN (1) CN104199278B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104460311A (zh) * 2014-12-30 2015-03-25 四川九洲电器集团有限责任公司 时间校准方法及装置
CN104868847A (zh) * 2015-04-09 2015-08-26 中宇嘉华（北京）科技有限公司 一种高性能低功耗的实时钟
CN105933974B (zh) * 2016-06-03 2022-07-05 中国南方电网有限责任公司 时钟同步设备及基站***
CN107395202B (zh) * 2017-07-02 2020-11-27 中国航空工业集团公司雷华电子技术研究所 一种提升高速dac工作稳定度的结构及方法
CN109343332A (zh) * 2018-12-04 2019-02-15 北京七维航测科技股份有限公司 基于北斗卫星信号的授时***
CN110989327B (zh) * 2019-12-26 2021-03-30 中国计量科学研究院 分布式高精度时间频率实时综合***
CN112782725A (zh) * 2020-12-30 2021-05-11 华清瑞达（天津）科技有限公司 一种高精度gps同步保持模块
CN113267186B (zh) * 2021-07-16 2021-10-22 成都纵横大鹏无人机科技有限公司 一种数据同步采集***及数据同步采集方法
CN114938258B (zh) * 2022-07-25 2022-10-14 星河动力(北京)空间科技有限公司 火箭控制时钟同步装置、飞行控制器和箭上控制计算机
CN116027242B (zh) * 2023-01-05 2024-02-13 武汉大学 基于多源gnss的高精度时频校准与同步***及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102073056A (zh) * 2009-11-20 2011-05-25 郑州威科姆科技股份有限公司 北斗/gps双***授时接收机
CN102147474A (zh) * 2010-12-21 2011-08-10 西安市双合软件技术有限公司 一种基于gps/北斗***的时间频率驯服模块
CN103163780A (zh) * 2011-12-13 2013-06-19 河南省电力公司安阳供电公司 电力网gps/北斗双***卫星同步时钟***

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193980B2 (en) * 2008-03-10 2012-06-05 Texas Instruments Incorporated Doppler and code phase searches in a GNSS receiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102073056A (zh) * 2009-11-20 2011-05-25 郑州威科姆科技股份有限公司 北斗/gps双***授时接收机
CN102147474A (zh) * 2010-12-21 2011-08-10 西安市双合软件技术有限公司 一种基于gps/北斗***的时间频率驯服模块
CN103163780A (zh) * 2011-12-13 2013-06-19 河南省电力公司安阳供电公司 电力网gps/北斗双***卫星同步时钟***

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GPS驯服中无偏滑动平均滤波算法的研究;张杰,等;《电子学报》;20130228;第41卷(第2期);正文第413页第1栏第9行-第415页第2栏最后一行、图2-4 *
基于FPGA的电力***GPS/北斗时间同步装置;姚丽红;《中国优秀硕士学位论文全文数据库 基础科学辑》;20131115(第11期);正文第23页第9行-第52页第11行、图3-8、图4-1-图4-3、图5-1、图5-9、图5-12 *

Also Published As

Publication number Publication date
CN104199278A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
CN104199278B (zh) 基于多导航***的抗遮挡的高精度同步时钟***及其同步方法
CN101594128B (zh) 组合导航处理器用同步脉冲合成方法及同步脉冲合成器
CN102147474B (zh) 一种基于gps/北斗***的时间频率驯服模块
CN202102264U (zh) 铷钟驯服***
CN101420225B (zh) 基于fpga的高精度时差校准方法
CN103616814B (zh) 一种基于fpga的同步采样时钟闭环校正方法和***
CN104300969B (zh) 一种基于全数字锁相环的高精度同步时钟实现方法
CN103117742B (zh) Gps/北斗双模卫星时钟晶体振荡器驯服***
CN103454905B (zh) 一种时间同步方法
CN104410413B (zh) 原子频标频率修正方法、装置及原子频标
CN101079687A (zh) 一种基于最小二乘法模型的时钟调整算法
CN104460311A (zh) 时间校准方法及装置
CN105676627A (zh) 守时***主备主钟无缝切换***与方法
CN103731145A (zh) 一种基于标准时间脉冲信号的时标信号发生器
CN113395069B (zh) 一种基于模糊区脉冲检测的高精度异频数字锁相环***
CN104485954B (zh) 一种时间设备的控制方法及时间设备
CN107086901A (zh) 一种bdt建立方法及utc(ntsc)建立方法
CN103605138A (zh) 一种卫星导航接收机时钟修正方法与装置
CN105281752A (zh) 一种基于数字锁相环实现的时钟数据恢复***
CN103457716A (zh) 多时源寻优时间同步装置
CN105162458B (zh) 一种整星单粒子软错误时频故障地面模拟***
CN106383438B (zh) 一种基于滑动窗口时间扩展高精度驯钟方法
CN103051336B (zh) 频率合成器与频率合成方法
CN109120260A (zh) 一种基于asic-tdc的时钟模块高精度鉴相***及方法
CN101207436B (zh) 一种反馈延时锁相装置及方法以及相位误差检测单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170308

Termination date: 20170904

CF01 Termination of patent right due to non-payment of annual fee