CN104160493B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN104160493B CN104160493B CN201380012899.2A CN201380012899A CN104160493B CN 104160493 B CN104160493 B CN 104160493B CN 201380012899 A CN201380012899 A CN 201380012899A CN 104160493 B CN104160493 B CN 104160493B
- Authority
- CN
- China
- Prior art keywords
- resin
- power cell
- semiconductor device
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Inverter Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及半导体装置及其制造方法,将多组功率单元在预定方向上排列配置,且将该多组功率单元一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,所述半导体装置中,在制造时填充的树脂流通的流路上的比预定位置靠树脂的流通方向下游侧的位置配置妨碍树脂向流通方向下游侧的流通的结构体,其中,所述流路位于在预定方向上彼此相邻配置的2个功率单元之间,所述预定位置是与隔开预定的间隙而载置的2个半导体元件中的位于接近树脂的流入口的一侧的近方半导体元件的该流入口侧的相反侧的端部对应的位置。
Description
技术领域
本发明涉及半导体装置及其制造方法,尤其是涉及将多组功率单元在预定方向上排列配置,且将该多组功率单元一体地进行树脂封装的方面适宜的半导体装置及其制造方法,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上。
背景技术
以往,已知有具备在金属板上将2种半导体元件隔开预定的间隙载置的功率单元的半导体装置(例如,参照专利文献1)。在该半导体装置中,功率单元具有功率晶体管(IGBT)和与该功率晶体管并联连接的续流二极管作为2种半导体元件。在该功率单元中,在金属板上沿第一方向排列配置的功率晶体管和续流二极管由树脂一体地封装。
另外,在上述的半导体装置中,功率单元设置多组,且隔开预定的间隙排列配置,具体而言,在与功率晶体管和续流二极管排列的第一方向正交的第二方向上排列,这多组功率单元被一体地进行树脂封装。
在先技术文献
专利文献
专利文献1:日本特开2010-258315号公报
发明内容
发明要解决的课题
然而,在上述的半导体装置的制造阶段(模制成形时),若从多组沿第二方向排列配置的功率单元的一端侧(具体而言,在功率单元上连接信号线的一侧)朝向另一端侧注入树脂,则该树脂在彼此沿第二方向相邻的2个功率单元之间及功率单元与相对于该功率单元而存在于第二方向侧的模具之间流通后,在沿第一方向排列的功率晶体管与续流二极管之间的间隙流通。这种情况下,当树脂在各功率单元的功率晶体管与续流二极管之间的间隙处合流时,在该部位发生树脂空隙或树脂剥离的可能性升高。尤其是在半导体元件的两面侧分别设有散热体的结构中,上述的树脂合流部位处的抽气困难,因此上述的树脂空隙或树脂剥离容易发生。
本发明鉴于上述方面而作出,目的在于提供一种在模制成形时不易发生各功率单元的多个半导体元件间的树脂合流,由此能够抑制树脂空隙的发生的半导体装置及其制造方法。
用于解决课题的方案
上述的目的通过如下半导体装置实现,其将多组功率单元在预定方向上排列配置,且将该多组所述功率单元一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,其中,在制造时填充的树脂流通的流路上的比预定位置靠所述树脂的流通方向下游侧的位置配置妨碍所述树脂向流通方向下游侧的流通的结构体,其中,所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间,所述预定位置是与隔开所述预定的间隙而载置的2个所述半导体元件中的位于接近所述树脂的流入口的一侧的近方半导体元件的该流入口侧的相反侧的端部对应的位置。
另外,上述的目的通过如下半导体装置实现,其将多组功率单元在预定方向上排列配置,且将该多组所述功率单元一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,其中,以制造时填充的树脂流入的流入口侧的端部包含在所述树脂流通的流路上的与所述预定的间隙对应的位置范围内的方式配置有结构体,所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间。
另外,上述的目的通过如下半导体装置的制造方法实现,所述半导体装置中,将多组功率单元在预定方向上排列配置,且将该多组所述功率单元一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,所述半导体装置的制造方法中,在制造时填充的树脂流通的流路上的比预定位置靠所述树脂的流通方向下游侧的位置配置妨碍所述树脂向流通方向下游侧的流通的结构体后,填充所述树脂,所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间,所述预定位置是与隔开所述预定的间隙而载置的2个所述半导体元件中的位于接近所述树脂的流入口的一侧的近方半导体元件的该流入口侧的相反侧的端部对应的位置。
此外,上述的目的通过如下半导体装置的制造方法实现,所述半导体装置中,将多组功率单元在预定方向上排列配置,且将该多组所述功率单元一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,所述半导体装置的制造方法中,以制造时填充的树脂流入的流入口侧的端部包含在所述树脂流通的流路上的与所述预定的间隙对应的位置范围内的方式配置结构体后,填充所述树脂,所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间。
发明效果
根据本发明,在模制成形时能够使各功率单元的多个半导体元件间的树脂合流不易发生,由此能够抑制树脂空隙的发生。
附图说明
图1是本发明的一实施例的半导体装置的外观图。
图2是本实施例的半导体装置的电路结构图。
图3是图1所示的半导体装置的分解图。
图4是本实施例的半导体装置的图1所示的A-A剖视图。
图5是表示本实施例的半导体装置中的半导体元件与结构体的位置关系的俯视图。
图6是用于说明本实施例的半导体装置产生的效果的图。
图7是表示本发明的一变形例的半导体装置中的半导体元件与结构体的位置关系的图。
图8是本发明的一变形例的半导体装置的结构图。
图9是本发明的一变形例的半导体装置的结构图。
图10是本发明的一变形例的半导体装置的结构图。
图11是本发明的一变形例的半导体装置的结构图。
图12是本发明的一变形例的半导体装置的结构图。
具体实施方式
以下,使用附图,说明本发明的半导体装置及其制造方法的具体的实施方式。
图1示出本发明的一实施例的半导体装置10的结构图。图2示出本实施例的半导体装置10的电路结构图。图3示出图1所示的半导体装置10的分解图。图4示出本实施例的半导体装置10的图1所示的A-A剖视图。而且,图5示出表示本实施例的半导体装置10中的半导体元件与结构体的位置关系的俯视图。需要说明的是,在图5中,示出填充封装树脂之前的状态。
本实施例的半导体装置10是搭载于例如混合动力机动车或电动机动车等,且在进行电力转换的逆变器等马达控制装置等中使用的功率半导体模块。半导体装置10具有一体化有上下臂的模制结构,且具有在上表面及下表面这两面上进行冷却的两面冷却结构。
半导体装置10具备:与高电位侧电源V+连接的构成上臂的上臂功率单元12;与低电位侧电源V-连接的构成下臂的下臂功率单元14。上臂功率单元12具有种类不同的2个半导体元件16、18。而且,下臂功率单元14具有种类不同的2个半导体元件20、22。半导体元件16~22分别由形成为薄壁的矩形形状的半导体芯片构成。
半导体元件16、20分别是在电力转换时进行开关动作的绝缘栅极型双极晶体管(Insulated Gate Bipolar Transistor;IGBT)等功率半导体开关元件,而且,半导体元件18、22分别是在半导体元件16、20的切断时为了使电流续流所需的续流二极管。以下,将半导体元件16、20称为半导体开关元件16、20,而且,将半导体元件18、22称为二极管18、22。
在半导体装置10中,二极管18相对于半导体开关元件16被进行并联连接,并且二极管22相对于半导体开关元件20被进行并联连接。半导体开关元件16和半导体开关元件20在高电位侧电源V+与低电位侧电源V-之间被进行串联连接,并且二极管18和二极管22在高电位侧电源V+与低电位侧电源V-之间被进行串联连接。上臂功率单元12具有一个半导体开关元件16和一个二极管18作为2个半导体元件16、18。而且,下臂功率单元14具有一个半导体开关元件20和一个二极管22作为2个半导体元件20、22。
半导体开关元件16、20分别具有集电极电极、发射极电极、栅极电极。在各半导体开关元件16、20中,集电极电极形成在半导体芯片的一方的面上,而且,发射极电极及栅极电极形成在半导体芯片的另一方的面上。而且,在各二极管18、22中,阴极电极形成在半导体芯片的一方的面上,而且,阳极电极形成在半导体芯片的另一方的面上。
上臂功率单元12具有在半导体开关元件16及二极管18的两面侧设置的引线框架24、26。引线框架24、26分别是形成为平面状的金属板,且相互对置。上臂功率单元12的半导体开关元件16及二极管18载置在引线框架24、26(具体而言,其压料垫(die pad)部)上,并以夹持在2个引线框架24、26之间的方式配置。引线框架24、26的压料垫部具有比作为各半导体元件16、18的半导体芯片的大小(面积)大的面积。半导体开关元件16和二极管18在引线框架24、26上相互沿第一方向X隔开预定的间隙S1而排列载置。
半导体开关元件16的一方的面及二极管18的一方的面以与引线框架24对置的方式面对。而且,半导体开关元件16的另一方的面及二极管18的另一方的面以与引线框架26对置的方式面对。引线框架24、26例如是由铜或镍、铝等金属构成的导电体。需要说明的是,引线框架24、26可以是其表面被实施了银或金等的镀敷处理的结构。
半导体开关元件16的一方的面及二极管18的一方的面经由接合材料28而接合固定于引线框架24。接合材料28例如是由锡等构成的焊料,具有导电性。半导体开关元件16的集电极电极及二极管18的阴极电极与引线框架24电连接。以下,将引线框架24称为集电极侧引线框架24。
而且,半导体开关元件16的另一方的面及二极管18的另一方的面经由接合材料30、导电体块32及接合材料34而接合固定于引线框架26。接合材料30、34例如是由锡等构成的焊料,且具有导电性。而且,导电性块32例如是由铜等金属构成的导电体,沿层叠方向(厚度方向)Z具有厚度。半导体开关元件16的发射极电极及二极管18的阳极电极与引线框架26电连接。以下,将引线框架26称为发射极侧引线框架26。
下臂功率单元14具有在半导体开关元件20及二极管22的两面侧设置的引线框架36、38。引线框架36、38分别是形成为平面状的金属板,且相互对置。下臂功率单元14的半导体开关元件20及二极管22载置在引线框架36、38(具体而言,其压料垫部)上,且夹持在2个引线框架36、38之间。引线框架36、38的压料垫部具有比作为各半导体元件20、22的半导体芯片的大小(面积)大的面积。半导体开关元件20和二极管22在引线框架36、38上相互沿第一方向X隔开预定的间隙S2而排列载置。
需要说明的是,上述的上臂功率单元12中的预定的间隙S1的大小(半导体元件16、18排列的方向上的长度s1)与上述的下臂功率单元14中的预定的间隙S2的大小(半导体元件20、22排列的方向上的长度s2)彼此大致相同。
半导体开关元件20的一方的面及二极管22的一方的面以与引线框架36对置的方式面对。而且,半导体开关元件20的另一方的面及二极管22的另一方的面以与引线框架38对置的方式面对。引线框架36、38例如是由铜或镍、铝等金属构成的导电体。需要说明的是,引线框架36、38可以是其表面被实施了银或金等的镀敷处理的结构,而且,可以通过与引线框架24、26同种类的金属形成,此外,也可以在与引线框架24、26一体形成之后切断。
半导体开关元件20的一方的面及二极管22的一方的面经由接合材料40而接合固定于引线框架36。接合材料40例如是由锡等构成的焊料,且具有导电性。半导体开关元件20的集电极电极及二极管22的阴极电极与引线框架36电连接。以下,将引线框架36称为集电极侧引线框架36。
而且,半导体开关元件20的另一方的面及二极管22的另一方的面经由接合材料42、导电体块44、及接合材料46而接合固定于引线框架38。接合材料42、46例如是由锡等构成的焊料,且具有导电性。而且,导电性块44例如是由铜等金属构成的导电体,沿层叠方向(厚度方向)Z具有厚度。半导体开关元件20的发射极电极及二极管22的阳极电极与引线框架38电连接。以下,将引线框架38称为发射极侧引线框架38。
在半导体装置10中,上臂功率单元12及下臂功率单元14以上臂功率单元12的集电极侧引线框架24与下臂功率单元14的集电极侧引线框架36在第二方向Y上隔着间隙S3对置、且上臂功率单元12的发射极侧引线框架26与下臂功率单元14的发射极侧引线框架38在第二方向Y上隔着间隙S3对置的方式成形。关于这一点,上臂功率单元12的集电极侧引线框架24的上表面和下臂功率单元14的集电极侧引线框架36的上表面处于同一高度位置,且上臂功率单元12的发射极侧引线框架26的下表面与下臂功率单元14的发射极侧引线框架38的下表面处于同一高度位置。
在上臂功率单元12的集电极侧引线框架24设有与高电位侧电源V+连接的高电位侧连接端子50,经由高电位侧连接端子50被施加高电位侧电源V+的电压。而且,在下臂功率单元14的发射极侧引线框架38设有与低电位侧电源V-连接的低电位侧连接端子52,经由低电位侧连接端子52被施加低电位侧电源V-的电压。在下臂功率单元14的集电极侧引线框架36设有与负载等连接的输出端子54。
上臂功率单元12的半导体开关元件16的栅极电极经由信号线而与控制端子56连接。下臂功率单元14的半导体开关元件20的栅极电极经由信号线而与控制端子58连接。这些信号线例如是由铝或铜等构成的接合线。控制端子56、58设置在上臂功率单元12及下臂功率单元14的与设有高电位侧连接端子50、低电位侧连接端子52及输出端子54的一侧相反的一侧的端部。
在控制端子56、58连接有以微型计算机为主体构成的电子控制单元(ECU)。从ECU经由控制端子56、58及信号线供给的控制信号分别向半导体开关元件16、20的栅极电极供给。需要说明的是,控制端子56、58的大小可以小于能得到大电流的高电位侧连接端子50、低电位侧连接端子52及输出端子54的大小。
在上臂功率单元12中,半导体元件16、18夹持在相互沿层叠方向Z对置的2个引线框架24、26之间。而且,在下臂功率单元14中,半导体元件20、22夹持在相互沿层叠方向Z对置的2个引线框架36、38之间。即,上臂功率单元12及下臂功率单元14分别沿层叠方向Z具有预定的厚度,各支路功率单元12、14的层叠方向Z的厚度彼此大致相同。
上臂功率单元12和下臂功率单元14在第二方向Y上排列配置。具体而言,在上臂功率单元12中,半导体开关元件16与二极管18在引线框架24、26上沿第一方向X隔开预定的间隙S1地排列,且在下臂功率单元14中,半导体开关元件20与二极管22在引线框架36、38上沿该第一方向X隔开预定的间隙S2地排列的情况下,在与该第一方向X及厚度方向Z正交的第二方向Y上排列配置。
需要说明的是,上臂功率单元12和下臂功率单元14以半导体开关元件16、20彼此沿第二方向Y对置且二极管18、22彼此沿第二方向Y对置的方式配置,并以在两者之间形成预定的间隙S3(该间隙S3的第二方向Y上的长度为s3)的方式配置。而且,上臂功率单元12中的半导体元件16、18间的沿第一方向X隔开的间隙S1与下臂功率单元14中的半导体元件20、22间的沿第一方向X隔开的间隙S2在功率单元12、14彼此排列的第二方向Y上彼此对置。
上臂功率单元12的发射极侧引线框架26与下臂功率单元14的集电极侧引线框架36经由接头部60而连接。接头部60设于上臂功率单元12与下臂功率单元14的在第二方向Y上的间隙S3(具体而言,其一部分)。接头部60包括:与上臂功率单元12的发射极侧引线框架26连接的发射极片62;与下臂功率单元14的集电极侧引线框架36连接的集电极片64;将发射极片62与集电极片64接合的接合材料66。
发射极片62及集电极片64分别是例如由铜或镍、铝等金属构成的导电体。发射极片62具有从上臂功率单元12的发射极侧引线框架26的端部朝向下臂功率单元14的集电极侧引线框架36的端部侧而逐级倾斜延伸的截面结构。而且,集电极片64具有从下臂功率单元14的集电极侧引线框架36的端部朝向上臂功率单元12的集电极侧引线框架24的端部侧而水平延伸的截面结构。需要说明的是,发射极片62或集电极片64可以与发射极侧引线框架26或集电极侧引线框架36一体形成。接合材料66例如是由锡等构成的焊料,且具有导电性。
半导体装置10具有将上述的沿第二方向Y排列配置的上臂功率单元12和下臂功率单元14一体地进行了树脂封装的模制结构。半导体装置10具备将上臂功率单元12和下臂功率单元14一体地进行树脂封装的树脂部70。
树脂部70例如由环氧树脂等构成,在熔化的状态下向收容有上臂功率单元12及下臂功率单元14的模具内流入,由此进行上述的树脂封装。熔化的树脂部70的向模具内的流入从2个功率单元12、14的设有控制端子56、58的一侧(即,设有将控制端子56、58与半导体开关元件16、20的栅极电极连接的接合线的一侧)的第二方向Y上的大致中央附近朝向上述的第一方向X进行。
需要说明的是,上述的树脂部70进行的树脂封装对于高电位侧连接端子50、低电位侧连接端子52、输出端子54及控制端子56、58分别以各包含一部分的方式进行。因此,高电位侧连接端子50、低电位侧连接端子52、输出端子54及控制端子56、58的各一部分分别从半导体装置10的主体侧(由树脂部70包围的侧)突出而向外部露出。
另外,上述的基于树脂部70的树脂封装以引线框架24、26、36、38的与半导体元件16~22接合的接合面的相反侧的面分别向外部露出的方式进行。因此,引线框架24、26、36、38的与半导体元件16~22接合的接合面的相反侧的面分别向外部露出。在引线框架24、26、36、38的与半导体元件16~22接合的接合面的相反侧的面上分别相邻地安装有散热片。因此,上臂功率单元12及下臂功率单元14分别在上下两面进行冷却。
图6示出用于说明本实施例的半导体装置10的效果的图。需要说明的是,图6(A)示出表示本实施例的半导体装置10的模制成形时的树脂的流动的图。而且,图6(B)示出表示与本实施例的半导体装置10对比的对比半导体装置80的模制成形时的树脂的流动的图。
在本实施例的半导体装置10中,上臂功率单元12及下臂功率单元14分别沿层叠方向Z具有预定的厚度,半导体元件16、18夹持在2个引线框架24、26之间,并且半导体元件20、22夹持在2个引线框架36、38之间。而且,上臂功率单元12和下臂功率单元14在半导体开关元件16与二极管18沿第一方向X隔开预定的间隙S1地排列且半导体开关元件20与二极管22沿第一方向X隔开预定的间隙S2地排列的状态下,在第二方向Y上隔开预定的间隙S3并排列配置。
在本实施例中,树脂部70的模制成形通过在半导体装置10的主体侧包含于模具内之后,从功率单元12、14的设有控制端子56、58的一侧向该模具内注入熔化的树脂来进行。当进行上述树脂的注入时,作为模具内的树脂的流动,存在有在上臂功率单元12与下臂功率单元14之间的间隙S3内流动的树脂的流动M、在上臂功率单元12的外侧(即,上臂功率单元12与模具的间隙)或下臂功率单元14的外侧(即,下臂功率单元14与模具的内壁的间隙)流动的树脂的流动N。
另外,基于上述的流动M的树脂的一部分及基于上述的流动N的树脂的一部分到达功率单元12、14的设有高电位侧连接端子50、低电位侧连接端子52、或输出端子54的一侧的端部处存在的模具,但另一部分在各功率单元12、14的半导体开关元件16、20与二极管18、22之间的间隙S1、S2流通。
这种情况下,如图6(B)所示,在上臂功率单元12与下臂功率单元14的间隙S3不存在任何结构物的对比半导体装置80的结构中,从半导体装置10或模具的树脂流入口注入的树脂在该间隙S3中,从功率单元12、14的设有控制端子56、58的一侧朝向设有高电位侧连接端子50、低电位侧连接端子52或输出端子54的一侧沿第一方向X无阻碍地流通,因此基于流动M的树脂难以流入在各功率单元12、14分别形成的上述的间隙S1、S2。因此,在上述对比半导体装置80的结构中,基于流动M的树脂的一部分与基于流动N的树脂的一部分在上述的间隙S1、S2(图6(B)中的由虚线包围的区域)内容易合流,作为其结果,树脂空隙或树脂剥离发生的可能性升高。
相对于此,在本实施例的半导体装置10中,如上述那样,在上臂功率单元12与下臂功率单元14的间隙S3设有将两功率单元12、14连接的接头部60。
该接头部60与上臂功率单元12及下臂功率单元14一起由树脂一体封装。接头部60具有将上臂功率单元12的发射极侧引线框架26与下臂功率单元14的集电极侧引线框架36连接的作为连接部的作用,并且在半导体装置10的制造时,作为在两功率单元12、14间的树脂流通的流路上(具体而言,半导体元件16、18与半导体元件20、22分离的区域)形成的结构体,而具有阻碍从半导体装置10或模具的树脂流入口流入间隙S3的树脂向设有高电位侧连接端子50、低电位侧连接端子52或输出端子54的一侧流通的作用。
如图5及图6(A)所示,上述的接头部60以其端部(具体而言,在制造时或成形时作为树脂部70而填充的树脂流入的、设有控制端子56、58的树脂流入口侧的端部)在沿第二方向Y排列配置的上臂功率单元12与下臂功率单元14之间的流路上的间隙S3内,位于比如下的位置靠树脂流入口侧的相反侧(即,树脂的流通方向下游侧;在图5中由斜线表示的区域)的方式配置,该位置是隔着间隙S1载置的2个半导体元件16、18中的树脂流入口侧的半导体元件16的与树脂流入口侧相反的一侧的端部所对应的位置、及隔着间隙S2载置的2个半导体元件20、22中的树脂流入口侧的半导体元件20的与树脂流入口侧相反的一侧的端部所对应的位置。
需要说明的是,如图7所示,上述的接头部60更优选以其端部(具体而言,在制造时或成形时作为树脂部70而填充的树脂流入的、设有控制端子56、58的树脂流入口侧的端部)在2个功率单元12、14之间的间隙S3内,包含于半导体元件16、18间的间隙S1及半导体元件20、22间的间隙S2所对应的位置范围(在图7中由斜线表示的区域)内的方式配置。而且,这种情况下,接头部60的端部在该位置范围内越位于更下游侧的部位(二极管18、22侧)越优选。
另外,在上臂功率单元12与下臂功率单元14之间的流路上的间隙S3内,从树脂流入口侧到接头部60的上述端部未设置任何结构体。这种情况下,从模具的树脂流入口流入的树脂在到达间隙S3内的接头部60之前不会产生沿第一方向X流动的树脂的阻挡,在到达该接头部60才初次产生该树脂的阻挡。
接头部60的配置如上述那样进行时,从半导体装置10或模具的树脂流入口流入到间隙S3内的树脂的一部分由接头部60的树脂流入口侧的端部阻挡,因此树脂在该间隙S3内,朝向设有高电位侧连接端子50、低电位侧连接端子52或输出端子54的一侧难以流通,而容易流入半导体元件16、18间的间隙S1及半导体元件20、22间的间隙S2。
另外,上述的接头部60在上臂功率单元12与下臂功率单元14的间隙S3内将两功率单元12、14连接。具体而言,在间隙S3内,将上臂功率单元12的发射极侧引线框架26与下臂功率单元14的集电极侧引线框架36连接。这种情况下,接头部60在间隙S3内,以包含上臂功率单元12的发射极侧引线框架26的下表面(需要说明的是,下臂功率单元14的发射极侧引线框架38的下表面也相同)与下臂功率单元14的集电极侧引线框架36的上表面(需要说明的是,上臂功率单元12的集电极侧引线框架24的上表面也相同)之间的区域所对应的位置范围的方式配置。
根据上述的接头部60的配置,在树脂由于受到接头部60的树脂流入口侧的端部阻挡引起而流入上述的间隙S1、S2时,容易流入功率单元12、14的引线框架24、36的上表面与引线框架26、38的下表面之间的空间。
因此,在本实施例的半导体装置10的结构中,与上述的对比半导体装置80的结构相比,流通间隙S3的树脂向间隙S1、S2流入的流通速度比较大,该树脂流入间隙S1、S2之后通过该间隙S1、S2而到达功率单元12、14的第二方向Y的外侧(与模具的内壁的间隙;图6(A)中由虚线包围的区域)为止的时间比较短。
另外,在本实施例的半导体装置10中,上臂功率单元12具有的2个半导体元件16、18中的、位于距制造时填充的树脂流入的树脂流入口远的一侧的二极管18以从位于接近该树脂流入口的一侧的半导体开关元件16的间隙S3侧的端部向该间隙S3侧凸出的方式突出配置。而且同样,下臂功率单元14具有的2个半导体元件20、22中的、位于距制造时填充的树脂流入的树脂流入口远的一侧的二极管22以从位于接近该树脂流入口的一侧的半导体开关元件20的间隙S3侧的端部向该间隙S3侧凸出的方式突出配置。
即,位于距各功率单元12、14的树脂流入口远的一侧的二极管18、22均相对于位于距树脂流入口近的一侧的半导体开关元件16、20,在上述的功率单元12、14分离的第二方向Y上向两二极管18、22相互接近的一侧突出配置。这种情况下,二极管18、22均在2个功率单元12、14之间的流路上的间隙S3内,作为妨碍从树脂流入口流入的树脂进一步向第一方向X的下游侧流通的结构体发挥功能。
在上述的结构中,上臂功率单元12的半导体开关元件16与下臂功率单元14的半导体开关元件20的在第二方向Y上的第一分离距离L1、上臂功率单元12的二极管18与下臂功率单元14的二极管22的在第二方向Y上的第二分离距离L2相互不同。具体而言,位于距树脂流入口远的一侧的二极管18、22彼此的第二分离距离L2比位于距树脂流入口近的一侧的半导体开关16、20彼此的第一分离距离L1小。
在上臂功率单元12中,半导体开关元件16的第二方向Y上的宽度尺寸与二极管18的第二方向Y上的宽度尺寸彼此大致相同的情况下,半导体开关元件16的第二方向Y上的中心位置与二极管18的第二方向Y上的中心位置相互在第二方向Y上偏离。
具体而言,在引线框架24、26上,在树脂注入时位于树脂流动的方向的下游侧的二极管18与位于上游侧的半导体开关元件16相比,靠近间隙S3侧配置,该二极管18的第二方向Y侧(更具体而言,该第二方向Y上的间隙S3侧)的端部位于比该半导体开关元件16的第二方向Y侧(更具体而言,该第二方向Y上的间隙S3侧)的端部靠间隙S3侧的位置。
另外,在下臂功率单元14中,半导体开关元件20的第二方向Y上的宽度尺寸与二极管22的第二方向Y上的宽度尺寸彼此大致相同的情况下,半导体开关元件20的第二方向Y上的中心位置与二极管22的第二方向Y上的中心位置相互沿第二方向Y偏离。
具体而言,在引线框架36、38上,在树脂注入时位于树脂流动的方向的下游侧的二极管22与位于上游侧的半导体开关元件20相比,靠近间隙S3侧配置,该二极管22的第二方向Y侧(更具体而言,该第二方向Y上的间隙S3侧)的端部位于比该半导体开关元件20的第二方向Y侧(更具体而言,该第二方向Y上的间隙S3侧)的端部靠间隙S3侧的位置。
在上述半导体装置10的结构中,从半导体装置10或模具的树脂流入口注入的树脂流动的流路宽度在上游侧(具体而言,在第二方向Y上与半导体开关元件16、20面对的部位)变宽且在下游侧(具体而言,在第二方向Y上与二极管18、22面对的部位)变窄,因此从树脂流入口注入的树脂在流通两功率单元12、14之间(即,间隙S3)的过程中通过了半导体开关元件16、20之后,该树脂的一部分由二极管18、22的第一方向X侧的端部(图5的上端)阻挡。
因此,在本实施例的结构中,与未由二极管18、22的第一方向X侧的端部(图5的上端)阻挡的结构的情况相比,向两功率单元12、14之间的间隙S3流入的树脂在该间隙S3内,向设有高电位侧连接端子50、低电位侧连接端子52、或输出端子54的一侧难以流通,而容易流入半导体元件16、18间的间隙S1及半导体元件20、22间的间隙S2,因此树脂向间隙S1、S2流入的流通速度比较大,该树脂向间隙S1、S2流入而通过该间隙S1、S2到达功率单元12、14的第二方向Y的外侧(与模具的内壁的间隙;图6(A)中由虚线包围的区域)为止的时间比较短。
因此,根据半导体装置10,在该半导体装置10的制造时,熔化的树脂从功率单元12、14的设有控制端子56、58的一侧的大致中央附近向模具内流入的情况下,在上述的间隙S3中流动的基于流动M的树脂的一部分向上述的间隙S1、S2流入以后与基于上述的流动N的树脂进行合流的合流位置不是该间隙S1、S2内的位置,而能够形成为脱离该间隙S1、S2的功率单元12、14的第二方向Y的外侧的位置。
这样,根据本实施例的半导体装置10,在基于树脂的模制成形时,能够使上臂功率单元12的2个半导体元件16、18之间的间隙S1及下臂功率单元14的2个半导体元件20、22之间的间隙S2内的树脂合流难以产生。因此,能够抑制半导体装置10的树脂空隙的发生或树脂剥离的发生。
需要说明的是,在上述的实施例中,引线框架24、26、36、38相当于权利要求书的范围记载的“金属板”,半导体元件16~22相当于权利要求书的范围记载的“半导体元件”,间隙S1、S2相当于权利要求书的范围记载的“预定的间隙”,第二方向Y相当于权利要求书的范围记载的“预定方向”,上臂功率单元12及下臂功率单元14相当于权利要求书的范围记载的“功率单元”,半导体开关元件16、20相当于权利要求书的范围记载的“近方半导体元件”,二极管18、22相当于权利要求书的范围记载的“远方半导体元件”,接头部60及二极管18、22相当于权利要求书的范围记载的“结构体”,引线框架26、38相当于权利要求书的范围记载的“引线框架”及“上表面侧引线框架”,引线框架24、36相当于权利要求书的范围记载的“引线框架”及“下表面侧引线框架”,第一分离距离L1相当于权利要求书的范围记载的“第一分离距离”,第二分离距离L2相当于权利要求书的范围记载的“第二分离距离”。
然而,在上述的实施例中,将上臂功率单元12与下臂功率单元14连接的接头部60如图4所示,以从上臂功率单元12的发射极侧引线框架26的端部朝向下臂功率单元14的集电极侧引线框架36的端部侧逐级倾斜延伸的方式形成,但也可以如图8所示,以比间隙S3的层叠方向Y的厚度增大的方式形成将上臂功率单元12与下臂功率单元14连接的接头部100。需要说明的是,图8(A)示出表示本变形例的半导体装置中的半导体元件与结构体的位置关系的图,而且,图8(B)示出本变形例的半导体装置的图8(A)所示的III-III剖视图。
在该变形例中,接头部100包括:与上臂功率单元12的发射极侧引线框架26连接的发射极片102;与下臂功率单元14的集电极侧引线框架36连接的集电极片104;由例如铜等金属构成的导电体且沿层叠方向(厚度方向)Z具有厚度的导电性块106;将发射极片102与导电性块106接合的接合材料108;将导电性块106与集电极片104接合的接合材料110。根据上述变形例的接头部100的结构,在两功率单元12、14之间的流路上的间隙S3内能够确保作为阻挡树脂的结构体的层叠方向Z的厚度,因此容易进行该树脂的阻挡,能够促进从间隙S3向间隙S1、S2的树脂的流入。
另外,在上述的实施例中,在两功率单元12、14的间的间隙S3内作为将树脂阻挡的结构体,使用将上臂功率单元12的发射极侧引线框架26与下臂功率单元14的集电极侧引线框架36连接的接头部60,但本发明没有限定于此,作为该结构体,可以使用下臂功率单元14的发射极侧引线框架38或与该发射极侧引线框架38连接的低电位侧连接端子52。在该变形例中,如图9所示,与发射极侧引线框架38连接的发射极片120和低电位侧连接端子52可以由接合材料122接合。需要说明的是,图9(A)示出表示本变形例的半导体装置的半导体元件与结构体的位置关系的图,而且,图9(B)示出本变形例的半导体装置的图9(A)所示的IV-IV剖视图。
另外,在上述的实施例中,在各功率单元12、14的引线框架24、26、36、38上,在树脂流入口侧配置半导体开关元件16、20,且在相反侧配置二极管18、22,但也可以在树脂流入口侧配置二极管18、22,且在相反侧配置半导体开关元件16、20。
在该变形例的结构中,位于距各功率单元12、14的树脂流入口远的一侧的半导体开关元件16、20均相对于位于距树脂流入口近的一侧的二极管18、22,在上述的功率单元12、14分离的第二方向Y上以两半导体开关元件16、20向相互接近的一侧突出配置。即,位于距树脂流入口远的一侧的半导体开关16、20彼此的分离距离比位于距树脂流入口近的一侧的二极管18、22彼此的分离距离小。而且,在引线框架24、26上,半导体开关元件16比二极管18靠近间隙S3侧配置,并且在引线框架36、38上,半导体开关元件20比二极管22靠近间隙S3侧配置。
另外,在上述的实施例中,在两功率单元12、14间的间隙S3内将树脂阻挡之后,(1)将两功率单元12、14连接的接头部60以其树脂流入口侧的端部位于比该间隙S3内位于上游侧的半导体开关元件16、20的下游侧的端部所对应的位置靠树脂的流通方向下游侧的方式,更优选在该间隙S3内以包含在半导体元件16、18间的间隙S1及半导体元件20、22间的间隙S2所对应的位置范围内的方式配置,且(2)将位于距各功率单元12、14的树脂流入口远的一侧的二极管18、22一起相对于位于距树脂流入口近的一侧的半导体开关元件16、20,在上述的功率单元12、14分离的第二方向Y上向两二极管18、22相互接近的一侧突出配置,但只要上述(1)及(2)中的任一个以上成立即可。
另外,在上述的实施例中,上臂功率单元12具有2个半导体元件16、18且下臂功率单元14具有2个半导体元件20、22,但各功率单元12、14可以分别具有3个以上的半导体元件。
例如图10所示,各功率单元12、14可以具有各3个半导体元件200、202、204。上述的半导体元件200、202、204在功率单元12、14上沿第一方向X隔开间隙地排列配置。需要说明的是,这3个半导体元件200、202、204可以是全部种类不同的结构,但也可以由种类相同的2个半导体元件和与这2个半导体元件的种类不同的1个半导体元件构成。例如,可以由2个半导体开关元件和1个二极管构成,反之,也可以由1个半导体开关元件和2个二极管构成。
在上述变形例中,只要是各功率单元12、14的3个半导体元件200、202、204中,位于距制造时填充的树脂流入的树脂流入口远的一侧的半导体元件204以从位于距该树脂流入口近的一侧的半导体元件200、202的间隙S3侧的端部向该间隙S3侧凸出的方式突出配置,而且,树脂流入口侧的2个半导体元件200、202中的位于距树脂流入口更远的一侧的半导体元件202从位于距该树脂流入口近的一侧的半导体开关元件200的间隙S3侧的端部向该间隙S3侧凸出的方式突出配置即可。
即,位于距功率单元12、14的树脂流入口最远的一侧的半导体元件204彼此的分离距离L13比位于距树脂流入口为中等程度的距离的半导体元件202彼此的分离距离L12小,而且,该分离距离L12比位于距树脂流入口最近的一侧的半导体元件200彼此的分离距离L11小,且半导体元件200、202、204的第二方向Y上的宽度尺寸彼此大致相同的情况下,各半导体元件200、202、204的第二方向Y上的中心位置只要相互在第二方向Y上向间隙S3侧偏离即可。
在上述变形例的结构中,从半导体装置10或模具的树脂流入口注入的树脂流动的流路宽度从树脂的流通方向上游侧朝向流通方向下游侧逐渐变窄,因此从树脂流入口注入的树脂在两功率单元12、14之间流通的过程中通过了半导体元件200之后,该树脂的一部分由半导体元件202的第一方向X侧的端部(图10中的上端)阻挡,而且,树脂在流通两功率单元12、14之间的过程中通过了半导体元件202之后,该树脂的一部分由半导体元件204的第一方向X侧的端部(图10中的上端)阻挡。
因此,即使在各功率单元12、14中搭载有3个半导体元件的结构中,向两功率单元12、14之间的间隙S3流入的树脂也容易流入半导体元件200与半导体元件202之间的间隙,且容易流入半导体元件202与半导体元件204之间的间隙,因此能够使上述的间隙内的树脂合流难以发生。
另外,在上述的实施例中,将位于距各功率单元12、14的树脂流入口远的一侧的二极管18、22一起相对于位于距树脂流入口近的一侧的半导体开关元件16、20,在上述的功率单元12、14分离的第二方向Y上向两二极管18、22相互接近的一侧突出配置,但也可以如图11所示,仅将二极管18、22中的任一方相对于半导体开关元件16、20,在这些功率单元12、14分离的第二方向Y上向接近另一二极管22、18的一侧突出配置。
需要说明的是,在上述的实施例中,向形成树脂部70上的模具内的树脂的注入从2个功率单元12、14的设有控制端子56、58的一侧的第二方向Y上的大致中央附近朝向第一方向X进行,但也可以从2个功率单元12、14的设有控制端子56、58的一侧的第二方向Y上的端侧朝向第一方向X进行。
另外,在上述的实施例中,在两功率单元12、14间的间隙S3内作为将树脂阻挡的结构体,与功率单元12、14一起使用一体地树脂封装的将2个功率单元12、14连接的接头部60、及位于距树脂流入口更远方的二极管18、22,但本发明没有限定于此,可以与接头部60及二极管18、22一起,或者取代接头部60及二极管18、22,如图12所示,使用没有与功率单元12、14一起地一体进行树脂封装的设于模具的销300。需要说明的是,图12(A)示出表示本变形例的半导体装置的半导体元件与结构体的位置关系的图,而且,图12(B)示出本变形例的半导体装置的图12(A)所示的V-V剖视图。
在该变形例中,销300一体设于模具,在半导体装置10的制造时,该树脂流入口侧的端部位于比在间隙S3内位于上游侧的半导体开关元件16、20的下游侧的端部所对应的位置靠树脂的流通方向下游侧的方式,更优选在间隙S3中以包含于半导体元件16、18间的间隙S1及半导体元件20、22间的间隙S2所对应的位置范围(图12(A)中由斜线表示的区域)内的方式配置。而且,该销300在间隙S3中,以包含功率单元12、14的发射极侧引线框架26、38的下表面与集电极侧引线框架24、36的上表面之间的区域所对应的位置范围(图12(B)中由斜线表示的区域)的至少一部分的方式配置。需要说明的是,这种情况下,销300更优选以将该位置范围全部包含的方式配置。
在上述变形例的结构中,在半导体装置10的制造时,从模具的树脂流入口向间隙S3流入的树脂的一部分由销300的树脂流入口侧的端部阻挡,树脂的向第一方向X的下游侧的流通被妨碍,因此树脂容易流入半导体元件16、18间的间隙S1及半导体元件20、22间的间隙S2,并且在向该间隙S1、S2流入时,容易流入功率单元12、14的引线框架24、36的上表面与引线框架26、38的下表面之间的空间。因此,在上述变形例中,能够得到与上述的实施例同样的效果。需要说明的是,在该变形例中,在树脂的填充后,在半导体装置10的表面形成与销300对应的凹部302。
另外,在上述的实施例中,作为在两功率单元12、14间将树脂阻挡的结构体,使用了配置于间隙S3的接头部60,但本发明没有限定于此,只要将妨碍上述树脂的流通的结构体配置在2个功率单元12、14间的树脂的流路上即可,例如,在功率单元12、14的引线框架24、26、36、38上可以与半导体元件16~22分体设置。
另外,在上述的实施例中,半导体装置10具有沿第二方向Y排列配置的2个功率单元12、14,但也可以具有沿第二方向Y排列配置的3个以上的功率单元。
而且,在上述的实施例中,半导体装置10具有在将半导体元件16~22夹持在相互对置的2个引线框架24、26之间或相互对置的2个引线框架36、38之间的状态下冷却在上下两面进行的两面冷却结构,但也可以适用于通过单侧的面进行冷却的单面冷却结构。
需要说明的是,本国际申请主张基于在2012年(平成24年)3月7日中提出申请的日本国专利申请2012-050992号的优先权,并将日本国专利申请2012-050992号的全部内容援引于本国际申请。
标号说明
10 半导体装置
12 上臂功率单元
14 下臂功率单元
16、20 半导体开关元件(半导体元件)
18、22 二极管(半导体元件)
24、26、36、38 引线框架
50 高电位侧连接端子
52 低电位侧连接端子
54 输出端子
56、58 控制端子
60 接头部
70 树脂部
Claims (15)
1.一种半导体装置,其中,多组功率单元在预定方向上排列配置,且该多组所述功率单元被一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,所述半导体装置的特征在于,
所述半导体装置具备结构体,所述结构体配置于制造时填充的树脂流通的流路上的比预定位置靠所述树脂的流通方向下游侧的位置,且妨碍所述树脂向流通方向下游侧的流通,其中,所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间,所述预定位置是与隔开所述预定的间隙而载置的2个所述半导体元件中的位于接近所述树脂的流入口的一侧的近方半导体元件的该流入口侧的相反侧的端部对应的位置,
所述结构体是与所述功率单元一起被一体地进行树脂封装且将在所述预定方向上彼此相邻配置的2个所述功率单元彼此连接的接头部。
2.根据权利要求1所述的半导体装置,其特征在于,
所述接头部的所述流入口侧的端部在所述预定方向上彼此相邻配置的2个所述功率单元之间的所述半导体元件彼此分离的区域中相比所述预定位置位于所述树脂的流通方向下游侧。
3.一种半导体装置,其中,多组功率单元在预定方向上排列配置,且该多组所述功率单元被一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,所述半导体装置的特征在于,
所述半导体装置具备结构体,所述结构体以制造时填充的树脂流入的流入口侧的端部包含在所述树脂流通的流路上的与所述预定的间隙对应的位置范围内的方式配置,所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间,
所述结构体是与所述功率单元一起被一体地进行树脂封装且将在所述预定方向上彼此相邻配置的2个所述功率单元彼此连接的接头部。
4.根据权利要求1~3中任一项所述的半导体装置,其特征在于,
所述接头部以包含所述流路上的与所述功率单元的作为所述金属板的上表面侧引线框架的下表面与作为所述金属板的下表面侧引线框架的上表面之间对应的位置范围的至少一部分的方式配置,所述上表面侧引线框架设置在所述半导体元件的上表面侧,所述下表面侧引线框架设置在所述半导体元件的下表面侧。
5.根据权利要求1~3中任一项所述的半导体装置,其特征在于,
各功率单元分别具有在所述半导体元件的两面侧分别设置的作为所述金属板的引线框架,
所述接头部是将在所述预定方向上彼此相邻配置的2个所述功率单元中的一方的所述功率单元的所述半导体元件的上表面侧所设置的上表面侧引线框架与另一方的所述功率单元的所述半导体元件的下表面侧所设置的下表面侧引线框架连接的构件。
6.一种半导体装置,其中,多组功率单元在预定方向上排列配置,且该多组所述功率单元被一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,所述半导体装置的特征在于,
所述半导体装置具备结构体,所述结构体配置于制造时填充的树脂流通的流路上的比预定位置靠所述树脂的流通方向下游侧的位置,且妨碍所述树脂向流通方向下游侧的流通,其中,所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间,所述预定位置是与隔开所述预定的间隙而载置的2个所述半导体元件中的位于接近所述树脂的流入口的一侧的近方半导体元件的该流入口侧的相反侧的端部对应的位置,
所述结构体是各功率单元的多个半导体元件中的远方半导体元件,所述远方半导体元件以从位于接近制造时填充的树脂流入的流入口的一侧的近方半导体元件的所述预定方向的端部向所述预定方向凸出的方式突出配置,且位于远离所述流入口的一侧。
7.根据权利要求6所述的半导体装置,其特征在于,
所述远方半导体元件以在所述预定方向上彼此相邻配置的2个所述功率单元之间的所述流路的宽度在所述预定方向上面向所述近方半导体元件的部位宽且在所述预定方向上面向所述远方半导体元件的部位窄的方式,与所述近方半导体元件相比在所述预定方向上靠近配置。
8.根据权利要求6或7所述的半导体装置,其特征在于,
在所述预定方向上彼此相邻配置的2个所述功率单元的所述远方半导体元件都在所述预定方向上向两个远方半导体元件相互接近的一侧突出配置。
9.根据权利要求6或7所述的半导体装置,其特征在于,
使在所述预定方向上彼此相邻配置的2个所述功率单元之间的所述近方半导体元件彼此之间的第一分离距离与所述远方半导体元件彼此之间的第二分离距离互不相同。
10.根据权利要求9所述的半导体装置,其特征在于,
使所述第二分离距离小于所述第一分离距离。
11.根据权利要求6或7所述的半导体装置,其特征在于,
使各功率单元中的所述近方半导体元件的所述预定方向上的中心位置与所述远方半导体元件的所述预定方向上的中心位置彼此在所述预定方向上偏离。
12.根据权利要求1、3、6中任一项所述的半导体装置,其特征在于,
所述功率单元具有一个功率晶体管和一个续流二极管作为多个所述半导体元件。
13.一种半导体装置的制造方法,所述半导体装置中,多组功率单元在预定方向上排列配置,且该多组所述功率单元被一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,所述半导体装置的制造方法的特征在于,
在制造时填充的树脂流通的流路上的比预定位置靠所述树脂的流通方向下游侧的位置配置接头部后,填充所述树脂,
所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间,所述预定位置是与隔开所述预定的间隙而载置的2个所述半导体元件中的位于接近所述树脂的流入口的一侧的近方半导体元件的该流入口侧的相反侧的端部对应的位置,
所述接头部作为妨碍所述树脂向流通方向下游侧的流通的结构体,与所述功率单元一起被一体地进行树脂封装且将在所述预定方向上彼此相邻配置的2个所述功率单元彼此连接。
14.一种半导体装置的制造方法,所述半导体装置中,多组功率单元在预定方向上排列配置,且该多组所述功率单元被一体地进行树脂封装,所述功率单元中,多个半导体元件隔开预定的间隙而载置在金属板上,所述半导体装置的制造方法的特征在于,
以制造时填充的树脂流入的流入口侧的端部包含在所述树脂流通的流路上的与所述预定的间隙对应的位置范围内的方式配置接头部后,填充所述树脂,
所述流路位于在所述预定方向上彼此相邻配置的2个所述功率单元之间,
所述接头部与所述功率单元一起被一体地进行树脂封装且将在所述预定方向上彼此相邻配置的2个所述功率单元彼此连接。
15.根据权利要求13或14所述的半导体装置的制造方法,其特征在于,
以包含所述流路上的与所述功率单元的作为所述金属板的上表面侧引线框架的下表面与作为所述金属板的下表面侧引线框架的上表面之间对应的位置范围的至少一部分的方式配置所述接头部后,填充所述树脂,
所述上表面侧引线框架设置在所述半导体元件的上表面侧,所述下表面侧引线框架设置在所述半导体元件的下表面侧。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012050992 | 2012-03-07 | ||
JP2012-050992 | 2012-03-07 | ||
PCT/JP2013/055523 WO2013133134A1 (ja) | 2012-03-07 | 2013-02-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104160493A CN104160493A (zh) | 2014-11-19 |
CN104160493B true CN104160493B (zh) | 2017-03-22 |
Family
ID=49116615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380012899.2A Active CN104160493B (zh) | 2012-03-07 | 2013-02-28 | 半导体装置及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9312211B2 (zh) |
EP (1) | EP2824696B1 (zh) |
JP (1) | JP5845336B2 (zh) |
CN (1) | CN104160493B (zh) |
WO (1) | WO2013133134A1 (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6221542B2 (ja) * | 2013-09-16 | 2017-11-01 | 株式会社デンソー | 半導体装置 |
JP5971270B2 (ja) * | 2014-02-27 | 2016-08-17 | トヨタ自動車株式会社 | 半導体装置の製造方法および製造装置 |
JP6287759B2 (ja) * | 2014-10-30 | 2018-03-07 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP6281468B2 (ja) * | 2014-10-30 | 2018-02-21 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP6152842B2 (ja) * | 2014-11-04 | 2017-06-28 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP2018026370A (ja) * | 2014-11-13 | 2018-02-15 | 株式会社日立製作所 | パワー半導体モジュール |
JP6332054B2 (ja) * | 2015-01-22 | 2018-05-30 | 株式会社デンソー | 半導体装置の製造方法 |
JP2017103434A (ja) * | 2015-12-04 | 2017-06-08 | トヨタ自動車株式会社 | 半導体装置 |
JP6686691B2 (ja) * | 2016-05-16 | 2020-04-22 | 株式会社デンソー | 電子装置 |
JP6822000B2 (ja) * | 2016-08-05 | 2021-01-27 | 株式会社デンソー | 半導体装置 |
JP6772768B2 (ja) * | 2016-11-09 | 2020-10-21 | 株式会社デンソー | 半導体装置 |
JP2018101664A (ja) * | 2016-12-19 | 2018-06-28 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP6586970B2 (ja) * | 2017-03-09 | 2019-10-09 | トヨタ自動車株式会社 | 半導体装置 |
JP6768569B2 (ja) * | 2017-03-21 | 2020-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2020120037A (ja) * | 2019-01-25 | 2020-08-06 | トヨタ自動車株式会社 | 半導体モジュールの製造方法 |
EP3739624A1 (en) * | 2019-05-13 | 2020-11-18 | Infineon Technologies Austria AG | Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method |
EP4092731A1 (en) * | 2021-05-20 | 2022-11-23 | Infineon Technologies Austria AG | Method of forming a semiconductor package with connection lug |
US11728250B2 (en) | 2021-05-20 | 2023-08-15 | Infineon Technologies Austria Ag | Semiconductor package with connection lug |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1610083A (zh) * | 2003-10-20 | 2005-04-27 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4192396B2 (ja) | 2000-04-19 | 2008-12-10 | 株式会社デンソー | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 |
EP2234154B1 (en) | 2000-04-19 | 2016-03-30 | Denso Corporation | Coolant cooled type semiconductor device |
JP4403665B2 (ja) | 2001-03-14 | 2010-01-27 | 三菱電機株式会社 | 半導体装置 |
US7230273B2 (en) * | 2002-06-13 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a plurality of semiconductor elements each including a wide band-gap semiconductor |
ATE398757T1 (de) * | 2004-10-18 | 2008-07-15 | Thermagen | Selbstkühlende flasche |
JP2006120970A (ja) * | 2004-10-25 | 2006-05-11 | Toyota Motor Corp | 半導体モジュールとその製造方法 |
JP4374312B2 (ja) * | 2004-12-21 | 2009-12-02 | 三菱電機株式会社 | 車載回転電機における半導体スイッチング素子とヒートシンクとの組み立て方法および車載回転電機 |
JP4805636B2 (ja) | 2005-08-30 | 2011-11-02 | 株式会社東芝 | 電力用半導体素子及び半導体電力変換装置 |
DE102006012781B4 (de) * | 2006-03-17 | 2016-06-16 | Infineon Technologies Ag | Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung |
JP4403166B2 (ja) | 2006-11-06 | 2010-01-20 | 株式会社日立製作所 | パワーモジュールおよび電力変換装置 |
JP4864990B2 (ja) | 2009-01-29 | 2012-02-01 | 三菱電機株式会社 | 半導体装置 |
JP5492447B2 (ja) | 2009-04-28 | 2014-05-14 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
JP5422466B2 (ja) | 2010-04-01 | 2014-02-19 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP5557585B2 (ja) | 2010-04-26 | 2014-07-23 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
JP5563383B2 (ja) * | 2010-06-21 | 2014-07-30 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP5947537B2 (ja) | 2011-04-19 | 2016-07-06 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
-
2013
- 2013-02-28 EP EP13757297.0A patent/EP2824696B1/en active Active
- 2013-02-28 CN CN201380012899.2A patent/CN104160493B/zh active Active
- 2013-02-28 WO PCT/JP2013/055523 patent/WO2013133134A1/ja active Application Filing
- 2013-02-28 US US14/383,316 patent/US9312211B2/en active Active
- 2013-02-28 JP JP2014503803A patent/JP5845336B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1610083A (zh) * | 2003-10-20 | 2005-04-27 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2824696A8 (en) | 2015-06-24 |
US20150028466A1 (en) | 2015-01-29 |
EP2824696B1 (en) | 2021-05-05 |
EP2824696A4 (en) | 2015-05-20 |
JPWO2013133134A1 (ja) | 2015-07-30 |
JP5845336B2 (ja) | 2016-01-20 |
CN104160493A (zh) | 2014-11-19 |
EP2824696A1 (en) | 2015-01-14 |
US9312211B2 (en) | 2016-04-12 |
WO2013133134A1 (ja) | 2013-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104160493B (zh) | 半导体装置及其制造方法 | |
US11018117B2 (en) | Half-bridge module with coaxial arrangement of the DC terminals | |
US11532537B2 (en) | Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold | |
CN104701306B (zh) | 半导体装置 | |
US10950516B2 (en) | Resin encapsulated power semiconductor module with exposed terminal areas | |
US20170148711A1 (en) | Semiconductor package | |
CN106409819A (zh) | 半导体装置 | |
CN107924885B (zh) | 构造体 | |
CN110192275A (zh) | 半导体装置 | |
CN105655314A (zh) | 半导体封装体 | |
CN104170087A (zh) | 半导体装置 | |
CN101901638A (zh) | 具有集成冷却装置的堆叠汇流排组件 | |
JP2019012767A (ja) | 半導体モジュールの製造方法および半導体モジュール | |
CN109698178A (zh) | 半导体装置设备及其形成方法 | |
CN109168321A (zh) | 半导体模块 | |
CN105390484A (zh) | 具有负载电流汇流导轨的低电感的电路装置 | |
CN105390452A (zh) | 半导体装置的制造方法 | |
US11682611B2 (en) | Power semiconductor module | |
CN106024722A (zh) | 具有使用导电片段的集成输出电感器的半导体封装体 | |
US9076778B2 (en) | Semiconductor package | |
CN109473415A (zh) | 具有顶侧冷却部的smd封装 | |
CN103988303B (zh) | 用于电机的功率模块 | |
CN109712938A (zh) | 半导体装置以及半导体装置的制造方法 | |
CN108122898A (zh) | 包括双向开关的半导体器件 | |
CN210723007U (zh) | 一种用于集成功率模块的引线框架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |