JP2020120037A - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP2020120037A JP2020120037A JP2019011255A JP2019011255A JP2020120037A JP 2020120037 A JP2020120037 A JP 2020120037A JP 2019011255 A JP2019011255 A JP 2019011255A JP 2019011255 A JP2019011255 A JP 2019011255A JP 2020120037 A JP2020120037 A JP 2020120037A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- semiconductor module
- lead frames
- lead frame
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 37
- 239000011347 resin Substances 0.000 claims abstract description 37
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 12
- 239000007788 liquid Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 230000020169 heat generation Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 description 36
- 125000006850 spacer group Chemical group 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 15
- 239000000654 additive Substances 0.000 description 10
- 230000000996 additive effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000011256 inorganic filler Substances 0.000 description 4
- 229910003475 inorganic filler Inorganic materials 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000012766 organic filler Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】半導体素子の両面に配置された一対のリードフレームで挟まれた領域に液状で熱硬化性の樹脂を適切に充填し、充填に要する時間を短縮することができる半導体モジュールの製造方法を提供する。【解決手段】半導体素子と、半導体素子の両面において互いに対向するように配置された一対のリードフレームと、一対のリードフレームから突出したリード端子と、を備える半導体モジュールの製造方法は、一対のリードフレームの一方における少なくとも1箇所に貫通穴を形成するステップと、半導体素子の両面を挟むように一対のリードフレームを配置するステップと、貫通穴より液状で熱硬化性の樹脂を注入して、一対のリードフレームで挟まれた領域に樹脂を充填するステップと、上記領域に充填された樹脂を加熱して硬化させるステップと、を備える。【選択図】図1
Description
本発明は、半導体モジュールの製造方法に関する。
半導体素子(半導体チップ)を内蔵する半導体モジュールにおいて、半導体モジュールの隙間に液状で熱硬化性の樹脂(アンダーフィル材)を充填する技術が知られている。特許文献1には、複数の半導体チップを積み重ねて実装する半導体モジュールの製造方法において、ディスペンサーにより半導体チップ間の隙間にアンダーフィル材を滴下する技術が記載されている。
半導体モジュールにおいて、半導体素子は、高速化・高機能化に伴い多大な熱を放出するようになった。このため、半導体素子を冷却するための冷却機構が必要となる。半導体素子の冷却機構としては一般的にリードフレームが用いられる。発明者らは、対向する一対のリードフレームで挟まれた領域に半導体素子が配置された構成の半導体モジュールにおいて、一対のリードフレームで挟まれた領域をアンダーフィル材で充填する方法を検討した。
図14は、発明者らが予備検討した、一対のリードフレーム531、532で挟まれた領域をアンダーフィル材7で充填する方法である。図14に示すように、対のリードフレーム531、532で挟まれた領域に、半導体素子2や半導体素子2からリードフレーム531に熱を伝えるスペーサ506が配置されている。半導体素子2、スペーサ506、一対のリードフレーム531、532は、はんだ505により結合されている。一対のリードフレーム531、532で挟まれた領域に対して、ディスペンサー21により一対のリードフレーム531、532の外縁からアンダーフィル材7を注入する。しかしながら、一対のリードフレームの外縁からアンダーフィル材を注入する場合、充填されたアンダーフィル材の構成成分の濃度が半導体素子の近傍の領域とそれ以外の領域とで異なってしまうことが分かった。また、上記方法では、アンダーフィル材7を注入し難く、量産に適用するためには、一対のリードフレーム531、532で挟まれた領域にアンダーフィル材7を充填するのに要する時間をより短縮する必要があることも分かった。
本発明は、以上の背景に鑑みなされたものであり、半導体素子の両面に配置された一対のリードフレームで挟まれた領域に液状で熱硬化性の樹脂を適切に充填し、充填に要する時間を短縮することができる半導体モジュールの製造方法を提供することを目的とする。
本発明は、半導体素子と、前記半導体素子の両面において互いに対向するように配置された一対のリードフレームと、前記一対のリードフレームから突出したリード端子と、を備える半導体モジュールの製造方法であって、前記一対のリードフレームの一方における少なくとも1箇所に貫通穴を形成するステップと、前記半導体素子の両面を挟むように前記一対のリードフレームを配置するステップと、前記貫通穴より液状で熱硬化性の樹脂を注入して、前記一対のリードフレームで挟まれた領域に前記樹脂を充填するステップと、前記領域に充填された前記樹脂を加熱して硬化させるステップと、を備えるものである。
半導体モジュールにおいて充填される樹脂は、ベースとなる主剤と硬化剤以外に、シリカやアルミナなどの無機フィラーや有機フィラーなどの添加物が添加されているのが一般的である。リードフレームの一方における少なくとも1箇所に貫通穴を形成し、この貫通穴からア樹脂を注入すると、一対のリードフレームで挟まれた領域に樹脂が入りやすくなる。このため、当該領域に、樹脂を、添加物の含有量がより均一になるように適切に充填することができる。また、充填に要する時間を短縮することもできる。
さらに、前記半導体モジュールには前記半導体素子が複数存在し、前記貫通穴は、前記半導体モジュールにおいて複数存在する前記半導体素子のうちで発熱量が最も多くなるものの近傍に来るように形成されるようにしてもよい。
半導体モジュールにおいて充填される樹脂には、アルミナなどの熱伝導を促進する成分が添加されるのが一般的である。貫通穴から樹脂を注入したときに、一対のリードフレームで挟まれた領域において、貫通穴に近い位置の方が遠い位置よりも、樹脂中における添加物の含有比率が、注入前の樹脂中における添加物の含有比率により近くなっている。つまり、貫通穴に近い位置の方が遠い位置よりも、樹脂中に含まれる添加物の含有比率が高い。よって、半導体モジュールにおいて、貫通穴を、発熱量が多くなる半導体素子の近傍に来るように形成することで、当該半導体素子の放熱を効率良く行うことができる。
さらに、前記リード端子における、前記一対のリードフレームに接続されている側の端部を絶縁性材料でコーティングするステップをさらに備えるようにしてもよい。
半導体モジュールにおいて、半導体素子とリード端子とを適正に絶縁する必要がある。リード端子における、一対のリードフレームに接続されている側の端部は、半導体素子との距離が近い。当該端部を絶縁性材料でコーティングすることで、半導体素子とリード端子とをより良好に絶縁することができる。
半導体モジュールにおいて、半導体素子とリード端子とを適正に絶縁する必要がある。リード端子における、一対のリードフレームに接続されている側の端部は、半導体素子との距離が近い。当該端部を絶縁性材料でコーティングすることで、半導体素子とリード端子とをより良好に絶縁することができる。
本発明によれば、半導体素子の両面に配置された一対のリードフレームで挟まれた領域に液状で熱硬化性の樹脂を適切に充填し、充填に要する時間を短縮することができる。
以下、発明の実施の形態を通じて本発明を説明するが、特許請求の範囲に係る発明を以下の実施形態に限定するものではない。また、実施形態で説明する構成の全てが課題を解決するための手段として必須であるとは限らない。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
[実施の形態1]
以下、図面を参照して本発明の実施の形態1について説明する。
まず、図1を参照して実施の形態1に係る、半導体モジュールの製造方法を適用する半導体モジュールの構成について説明する。図1は、実施の形態1に係る、半導体モジュールの製造方法を適用する半導体モジュール1の構成の一例を示す模式図である。図1に示すように、半導体モジュール1は、半導体素子2と、一対のリードフレーム3である上部リードフレーム31及び下部リードフレーム32と、リード端子4と、を備えている。
以下、図面を参照して本発明の実施の形態1について説明する。
まず、図1を参照して実施の形態1に係る、半導体モジュールの製造方法を適用する半導体モジュールの構成について説明する。図1は、実施の形態1に係る、半導体モジュールの製造方法を適用する半導体モジュール1の構成の一例を示す模式図である。図1に示すように、半導体モジュール1は、半導体素子2と、一対のリードフレーム3である上部リードフレーム31及び下部リードフレーム32と、リード端子4と、を備えている。
半導体素子2は、例えばダイオードや絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)である。一対のリードフレーム3である上部リードフレーム31及び下部リードフレーム32は、半導体素子2の両面において、互いに対向するように配置されている。上部リードフレーム31及び下部リードフレーム32は、半導体モジュール1における内部配線として使われる薄板の金属板で、電気伝導性の高い金属、例えば銅で形成されている。また、上部リードフレーム31及び下部リードフレーム32は、発熱体である半導体素子2と放熱器の間に位置し、放熱器による放熱効率を高めるための緩衝体であるヒートスプレッダとしての役割も担う。
リード端子4は、上部リードフレーム31及び下部リードフレーム32のそれぞれから突出している。半導体素子2と上部リードフレーム31とはスペーサ6を挟んで結合されている。上部リードフレーム31から突出しているリード端子4における、上部リードフレーム31に接続されている側の端部は絶縁性材料9でコーティングされている。下部リードフレーム32から突出しているリード端子4における、下部リードフレーム32に接続されている側の端部は絶縁性材料9でコーティングされている。
スペーサ6は上部リードフレーム31と同種の金属で形成される。上部リードフレーム31とスペーサ6、スペーサ6と半導体素子2、半導体素子2と下部リードフレーム32は、それぞれはんだ5により結合されている。はんだ5はリフローはんだである。一対のリードフレーム3で挟まれた領域には、熱硬化性の樹脂であるアンダーフィル材7が充填されている。
次に、実施の形態1に係る、半導体モジュールの製造方法について説明する。
図2から図5は、実施の形態1に係る、半導体モジュールの製造方法の各工程について具体的に説明する模式図である。まず、図2に示すように、上部リードフレーム31に貫通穴8を形成する(貫通穴形成工程)。なお、図2は、上部リードフレーム31を図1の矢印Aの方向から見ている。
図2から図5は、実施の形態1に係る、半導体モジュールの製造方法の各工程について具体的に説明する模式図である。まず、図2に示すように、上部リードフレーム31に貫通穴8を形成する(貫通穴形成工程)。なお、図2は、上部リードフレーム31を図1の矢印Aの方向から見ている。
次に、図3の上段に示すように、下部リードフレーム32の上に半導体素子2を配置し、半導体素子2の上にスペーサ6を配置し、スペーサ6の上に上部リードフレーム31を配置する(配置工程)。なお、下部リードフレーム32と半導体素子2の間、半導体素子2とスペーサ6の間、スペーサ6と上部リードフレーム31との間には、はんだ5が配置されている。次に、図3の下段に示すように、配置したはんだ5をヒータ20で加熱して溶かし、一対のリードフレーム3と半導体素子2とを結合する(リフロー工程)。
次に、図4の上段に示すように、上部リードフレーム31から突出しているリード端子4における、上部リードフレーム31に接続されている側の端部をフッ素樹脂などの絶縁性材料9でコーティングする(被覆工程)。同様に、下部リードフレーム32から突出しているリード端子4における、下部リードフレーム32に接続されている側の端部を絶縁性材料9でコーティングする(被覆工程)。半導体モジュール1において、半導体素子2とリード端子4とを適正に絶縁する必要がある。リード端子4における、一対のリードフレーム3に接続されている側の端部は、半導体素子2との距離が近い。当該端部を絶縁性材料9でコーティングすることで、半導体素子2とリード端子4とをより良好に絶縁することができる。
次に、図4の下段に示すように、ディスペンサー21により貫通穴8から液状で熱硬化性の樹脂であるアンダーフィル材7を注入して、一対のリードフレーム3で挟まれた領域にアンダーフィル材7を充填する(樹脂充填工程)。ここで、アンダーフィル材7は、例えば、エポキシ樹脂を主剤としたコンポジットレジンである。アンダーフィル材7には、ベースとなる主剤と硬化剤以外に、低熱膨張率化や樹脂強度向上のためのシリカやアルミナなどの無機フィラー、応力緩和や接着力向上のために有機フィラーなどの添加物が添加されている。無機フィラー中のアルミナは、発熱体である半導体素子2からヒートスプレッダとしての上部リードフレーム31及び下部リードフレーム32への熱伝導を促進し、放熱効率を高める効果がある。上部リードフレーム31の貫通穴8からアンダーフィル材7を注入すると、上部リードフレーム31と下部リードフレーム32で挟まれた領域に樹脂が入りやすくなる。このため、当該領域に、アンダーフィル材7を、無機フィラーなどの添加物の含有量がより均一になるように適切に充填することができる。また、発明者らによる実験で、上部リードフレーム31の貫通穴8からアンダーフィル材7を注入すると、充填に要する時間を短縮することができることも確認された。
次に、図5の上段に示すように、充填されたアンダーフィル材7をヒータ20により所定の温度(例えば140℃)で加熱して硬化させる(樹脂硬化工程)。次に、図5の下段に示すように、完成した半導体モジュール1に対して電気検査を行う(検査工程)。
図6は、実施の形態1に係る、半導体モジュール1の製造方法の処理の流れについて示すフローチャートである。なお、以下の説明では適宜図1についても参照する。図6に示すように、まず、一対のリードフレーム3の一方における少なくとも1箇所に貫通穴8を形成する(ステップS101)。続いて、半導体素子2の両面を挟むように一対のリードフレーム3を配置する(ステップS102)。なお、一対のリードフレーム3と半導体素子2との間にははんだ5を配置する。続いて、配置したはんだ5を加熱して溶かし、一対のリードフレーム3と半導体素子2とを結合する(ステップS103)。
ステップS103に続いて、リード端子4における、一対のリードフレーム3に接続されている側の端部を絶縁性材料9でコーティングする(ステップS104)。続いて、貫通穴8より液状で熱硬化性の樹脂であるアンダーフィル材7を注入して、一対のリードフレーム3で挟まれた領域にアンダーフィル材7を充填する(ステップS105)。続いて、一対のリードフレーム3で挟まれた領域に充填されたアンダーフィル材7を加熱して硬化させる(ステップS106)。
以上より、実施の形態1に係る、半導体モジュールの製造方法では、ディスペンサー21により、上部リードフレーム31に形成された貫通穴8から液状で熱硬化性の樹脂であるアンダーフィル材7を、上部リードフレーム31と下部リードフレーム32で挟まれた領域に注入する。このように上部リードフレーム31の貫通穴8から樹脂を注入すると、上部リードフレーム31と下部リードフレーム32で挟まれた領域に樹脂が入りやすく、当該領域に樹脂を適切に充填することができる。また、充填に要する時間を短縮することができる。
[実施の形態2]
以下、図面を参照して本発明の実施の形態2について説明する。
まず、図7から図12を参照して実施の形態2に係る、半導体モジュールの製造方法を適用する半導体モジュールの構成について説明する。図7は、実施の形態2に係る、半導体モジュールの製造方法を適用する半導体モジュール101の外観を示す斜視図である。図8は、図7に示す半導体モジュール101からアンダーフィル材107で封止された部分を取り去った状態を示す斜視図である。図9は、図8のVIII−VIII線に沿う断面図である。図10は、図9の領域Bを拡大した図である。図11は、図9の領域Cを拡大した図である。図12は、図11の領域Dを拡大した図である。
以下、図面を参照して本発明の実施の形態2について説明する。
まず、図7から図12を参照して実施の形態2に係る、半導体モジュールの製造方法を適用する半導体モジュールの構成について説明する。図7は、実施の形態2に係る、半導体モジュールの製造方法を適用する半導体モジュール101の外観を示す斜視図である。図8は、図7に示す半導体モジュール101からアンダーフィル材107で封止された部分を取り去った状態を示す斜視図である。図9は、図8のVIII−VIII線に沿う断面図である。図10は、図9の領域Bを拡大した図である。図11は、図9の領域Cを拡大した図である。図12は、図11の領域Dを拡大した図である。
図7に示すように、半導体モジュール101は、外側がアンダーフィル材107で封止されている。また、図8に示すように、半導体モジュール101は、半導体素子としてのIGBT102a及びダイオード102bと、一対のリードフレーム103である上部リードフレーム131及び下部リードフレーム132と、小電流側リード端子104a及び大電流側リード端子104bと、を備えている。
図8及び図9に示すように、一対のリードフレーム103である上部リードフレーム131及び下部リードフレーム132は、IGBT102a及びダイオード102bの両面において、互いに対向するように配置されている。上部リードフレーム131及び下部リードフレーム132は、半導体モジュール101における内部配線として使われる薄板の金属板で、電気伝導性の高い金属、例えば銅で形成されている。また、上部リードフレーム131及び下部リードフレーム132は、発熱体である半導体素子102と放熱器の間に位置し、放熱器による放熱効率を高めるための緩衝体であるヒートスプレッダとしての役割も担う。
上部リードフレーム131には、貫通穴108が形成されている。貫通穴108は、半導体モジュール101において複数存在する半導体素子のうちで発熱量が最も多くなるものの近傍に来るように形成される。半導体モジュール101は、半導体素子としてのIGBT102a及びダイオード102bを備えているが、発熱量はダイオード102bの方が大きくなる。このため、貫通穴108はダイオード102bの近傍に来るように形成される。上部リードフレーム131及び下部リードフレーム132で挟まれた領域には、熱硬化性の樹脂であるアンダーフィル材107(図7参照)が充填されている。
図9及び図10に示すように、ダイオード102bと上部リードフレーム131とはスペーサ106を挟んで結合されている。スペーサ106は上部リードフレーム131と同種の金属で形成される。上部リードフレーム131とスペーサ106、スペーサ106とダイオード102b、ダイオード102bと下部リードフレーム132は、それぞれはんだ105により結合されている。はんだ105はリフローはんだである。
図9及び図11に示すように、IGBT102aと上部リードフレーム131とはスペーサ106を挟んで結合されている。上部リードフレーム131とスペーサ106、スペーサ106とIGBT102a、IGBT102aと下部リードフレーム132は、それぞれはんだ105により結合されている。
図8、図9及び図10に示すように、大電流側リード端子104bは、下部リードフレーム132から突出している。大電流側リード端子104bにおける、下部リードフレーム132に接続されている側の端部はフッ素樹脂などの絶縁性材料109でコーティングされている。
図8、図11及び図12に示すように、小電流側リード端子104aは、アルミワイヤ110を介してIGBT102aと接続されている。小電流側リード端子104aにおける、IGBT102aに接続されている側の端部は絶縁性材料109でコーティングされている。
次に、実施の形態2に係る、半導体モジュール101の製造方法の処理の流れについて説明する。なお、以下の説明では適宜図8及び図9についても参照する。
図13は、実施の形態2に係る、半導体モジュール1の製造方法の処理の流れについて示すフローチャートである。図13に示すように、まず、上部リードフレーム131に貫通穴108を形成する(ステップS201)。続いて、半導体素子としてのIGBT102a及びダイオード102bの両面を、一対のリードフレーム103である上部リードフレーム131と下部リードフレーム132で挟むように一対のリードフレーム103を配置する(ステップS202)。なお、上部リードフレーム131とスペーサ106との間、スペーサ106とIGBT102a及びダイオード102bとの間、IGBT102a及びダイオード102bと下部リードフレーム132との間には、それぞれはんだ105を配置する。続いて、配置したはんだ105を加熱して溶かし、一対のリードフレーム3とIGBT102a及びダイオード102bとを結合する(ステップS203)。
図13は、実施の形態2に係る、半導体モジュール1の製造方法の処理の流れについて示すフローチャートである。図13に示すように、まず、上部リードフレーム131に貫通穴108を形成する(ステップS201)。続いて、半導体素子としてのIGBT102a及びダイオード102bの両面を、一対のリードフレーム103である上部リードフレーム131と下部リードフレーム132で挟むように一対のリードフレーム103を配置する(ステップS202)。なお、上部リードフレーム131とスペーサ106との間、スペーサ106とIGBT102a及びダイオード102bとの間、IGBT102a及びダイオード102bと下部リードフレーム132との間には、それぞれはんだ105を配置する。続いて、配置したはんだ105を加熱して溶かし、一対のリードフレーム3とIGBT102a及びダイオード102bとを結合する(ステップS203)。
ステップS203に続いて、小電流側リード端子104aのIGBT102aと接続されている側の端部、大電流側リード端子104bの下部リードフレーム132と接続されている側の端部を、それぞれ絶縁性材料9でコーティングする(ステップS204)。続いて、貫通穴108より液状で熱硬化性の樹脂であるアンダーフィル材107を注入して、一対のリードフレーム103で挟まれた領域にアンダーフィル材107を充填する(ステップS205)。続いて、一対のリードフレーム103で挟まれた領域に充填されたアンダーフィル材107を加熱して硬化させる(ステップS206)。
以上により、実施の形態2に係る、半導体モジュールの製造方法では、貫通穴108が、半導体モジュール101において複数存在する半導体素子のうちで発熱量が最も多くなるもの、すなわち、ダイオード102bの近傍に来るように形成される。半導体モジュール101において充填されるアンダーフィル材107には、アルミナなどの熱伝導を促進する添加物が添加されるのが一般的である。貫通穴108からアンダーフィル材107を注入したときに、一対のリードフレーム103で挟まれた領域において、貫通穴108に近い位置の方が遠い位置よりも、アンダーフィル材107中における添加物の含有比率が、注入前のアンダーフィル材107中における添加物の含有比率により近くなっている。つまり、貫通穴108に近い位置の方が遠い位置よりも、アンダーフィル材107中に含まれる添加物の含有比率が高い。よって、半導体モジュール101において、貫通穴108を、発熱量が多くなる半導体素子であるダイオード102bの近傍に来るように形成することで、ダイオード102bの放熱を効率良く行うことができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1、101 半導体モジュール
2、102 半導体素子
3、103 リードフレーム
4 リード端子
5、105 はんだ
6、106 スペーサ
7、107 アンダーフィル材
8、108 貫通穴
9、109 絶縁性材料
20 ヒータ
21 ディスペンサー
31、131 上部リードフレーム
32、132 下部リードフレーム
102a IGBT
102b ダイオード
104a 小電流側リード端子
104b 大電流側リード端子
110 アルミワイヤ
2、102 半導体素子
3、103 リードフレーム
4 リード端子
5、105 はんだ
6、106 スペーサ
7、107 アンダーフィル材
8、108 貫通穴
9、109 絶縁性材料
20 ヒータ
21 ディスペンサー
31、131 上部リードフレーム
32、132 下部リードフレーム
102a IGBT
102b ダイオード
104a 小電流側リード端子
104b 大電流側リード端子
110 アルミワイヤ
Claims (3)
- 半導体素子と、前記半導体素子の両面において互いに対向するように配置された一対のリードフレームと、前記一対のリードフレームから突出したリード端子と、を備える半導体モジュールの製造方法であって、
前記一対のリードフレームの一方における少なくとも1箇所に貫通穴を形成するステップと、
前記半導体素子の両面を挟むように前記一対のリードフレームを配置するステップと、
前記貫通穴より液状で熱硬化性の樹脂を注入して、前記一対のリードフレームで挟まれた領域に前記樹脂を充填するステップと、
前記領域に充填された前記樹脂を加熱して硬化させるステップと、を備える、半導体モジュールの製造方法。 - 前記半導体モジュールには前記半導体素子が複数存在し、
前記貫通穴は、前記半導体モジュールにおいて複数存在する前記半導体素子のうちで発熱量が最も多くなるものの近傍に来るように形成される、請求項1に記載の半導体モジュールの製造方法。 - 前記リード端子における、前記一対のリードフレームに接続されている側の端部を絶縁性材料でコーティングするステップをさらに備える、請求項1または2に記載の半導体モジュールの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019011255A JP2020120037A (ja) | 2019-01-25 | 2019-01-25 | 半導体モジュールの製造方法 |
US16/722,151 US20200243348A1 (en) | 2019-01-25 | 2019-12-20 | Method for manufacturing semiconductor module |
CN202010076298.XA CN111489977A (zh) | 2019-01-25 | 2020-01-23 | 半导体模块的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019011255A JP2020120037A (ja) | 2019-01-25 | 2019-01-25 | 半導体モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020120037A true JP2020120037A (ja) | 2020-08-06 |
Family
ID=71732561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019011255A Withdrawn JP2020120037A (ja) | 2019-01-25 | 2019-01-25 | 半導体モジュールの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20200243348A1 (ja) |
JP (1) | JP2020120037A (ja) |
CN (1) | CN111489977A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023068250A (ja) * | 2021-11-02 | 2023-05-17 | 三菱電機株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112582280B (zh) * | 2020-12-10 | 2021-07-30 | 深圳市冠禹半导体有限公司 | 一种半导体器件的制备装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1185410B (it) * | 1985-10-10 | 1987-11-12 | Sgs Microelettronica Spa | Metodo e contenitore perfezionato per dissipare il calore generato da una piastrina a circuito integrato |
US6307755B1 (en) * | 1999-05-27 | 2001-10-23 | Richard K. Williams | Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die |
JP2007073836A (ja) * | 2005-09-08 | 2007-03-22 | Sharp Corp | 光結合素子、光結合素子の製造方法及び光結合素子を搭載した電子機器 |
JP2009200338A (ja) * | 2008-02-22 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法 |
CN201576677U (zh) * | 2009-12-31 | 2010-09-08 | 福建合顺微电子有限公司 | 一种带有紧固增强孔引线框架的半导体器件 |
JP2012028743A (ja) * | 2010-06-22 | 2012-02-09 | Panasonic Corp | 半導体装置用パッケージおよびその製造方法ならびに半導体装置 |
EP2824696B1 (en) * | 2012-03-07 | 2021-05-05 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method of manufacture thereof |
KR20160106396A (ko) * | 2015-03-02 | 2016-09-12 | 주식회사 비케이테크놀로지 | 리드프레임 및 이를 포함하는 반도체 패키지 |
JP6337873B2 (ja) * | 2015-11-30 | 2018-06-06 | 日亜化学工業株式会社 | パッケージ、パッケージ中間体、発光装置及びそれらの製造方法 |
CN205723552U (zh) * | 2016-03-14 | 2016-11-23 | 王志敏 | 一种贴片二极管 |
-
2019
- 2019-01-25 JP JP2019011255A patent/JP2020120037A/ja not_active Withdrawn
- 2019-12-20 US US16/722,151 patent/US20200243348A1/en not_active Abandoned
-
2020
- 2020-01-23 CN CN202010076298.XA patent/CN111489977A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023068250A (ja) * | 2021-11-02 | 2023-05-17 | 三菱電機株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
JP7292352B2 (ja) | 2021-11-02 | 2023-06-16 | 三菱電機株式会社 | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200243348A1 (en) | 2020-07-30 |
CN111489977A (zh) | 2020-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673118B2 (en) | Power module and method of manufacturing power module | |
US20150008570A1 (en) | Semiconductor device | |
CN101335263A (zh) | 半导体模块和半导体模块的制造方法 | |
KR102574378B1 (ko) | 파워모듈 | |
JP6469660B2 (ja) | 半導体装置の製造方法 | |
US11862542B2 (en) | Dual side cooling power module and manufacturing method of the same | |
CN109698179B (zh) | 半导体装置及半导体装置的制造方法 | |
US20200243348A1 (en) | Method for manufacturing semiconductor module | |
US9978662B2 (en) | Semiconductor device and manufacturing method for same | |
JP2014072304A (ja) | 半導体モジュールの製造方法、半導体モジュール | |
JP2014011236A (ja) | 半導体装置、並びに、半導体装置の製造装置及び製造方法 | |
JP6095303B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015220295A (ja) | パワーモジュール及びその製造方法 | |
CN111834346A (zh) | 晶体管功率模块封装结构及其封装方法 | |
WO2020105556A1 (ja) | 半導体装置、電力変換装置及び半導体装置の製造方法 | |
JP2013074035A (ja) | 半導体装置の製造方法 | |
CN110970372A (zh) | 包括具有嵌入式半导体管芯的间隔件的半导体器件组件 | |
JP2019067976A (ja) | 半導体装置 | |
JP2014078616A (ja) | 電力用半導体装置 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP2015228422A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2020072095A (ja) | パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク | |
JP6906654B2 (ja) | 半導体装置およびその製造方法 | |
CN212392243U (zh) | 晶体管功率模块封装结构 | |
JP2023077263A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210426 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20211105 |