CN1041579C - 用于消除电子组件应力的方法和装置 - Google Patents

用于消除电子组件应力的方法和装置 Download PDF

Info

Publication number
CN1041579C
CN1041579C CN95107369A CN95107369A CN1041579C CN 1041579 C CN1041579 C CN 1041579C CN 95107369 A CN95107369 A CN 95107369A CN 95107369 A CN95107369 A CN 95107369A CN 1041579 C CN1041579 C CN 1041579C
Authority
CN
China
Prior art keywords
chip
electronic building
building brick
interarea
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95107369A
Other languages
English (en)
Other versions
CN1119788A (zh
Inventor
克劳德·路伊斯·伯尔丁
保尔·阿尔登·法拉尔
小高顿·阿瑟·凯利
克里斯托福·保尔·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1119788A publication Critical patent/CN1119788A/zh
Application granted granted Critical
Publication of CN1041579C publication Critical patent/CN1041579C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种制造方法和所制电子组件便于在组件内消除热应力。制造方法包括提供众多集成电路芯片，后者在其大体上平的主面上具有槽。芯片叠装起来并用一种膨胀材料和一种可流动粘合剂互相间粘接起来，以形成一块电子组件。粘接如此进行，以限制组件内个别IC芯片在垂直于它们的平的面的方向内移动，在组件热膨胀时，膨胀材料和个别芯片以不同速率膨胀，然而膨胀材料流动入槽，因而消除热应力。

Description

用于消除电子组件应力的方法和装置
本发明一般涉及到便于在给定空间内容纳最佳数量电路元件的高密度电子封装。更具体地说，本发明涉及到在包括例如用粘合剂粘接在一起的多块集成电路芯片的叠装阵列的电子组件中消除热应力的问题。
自集成电路技术发展以来，计算机和计算机存储设备用半导体材料晶片所组成的集成电路(IC)芯片所制成。在制成晶片后，将晶片切成小芯片，即将电路互相隔开。接着将芯片粘接到不同类型的载体上，用线互相连接并加以封装。这种“二维”芯片封装无法在给定空间内容纳最佳数量的电路，并且当芯片间传送信号时，会引入不希望有的信号延迟、电容和电感。最近出现的三维芯片阵列是重要的封装方法。典型的多块芯片电子组件包括将多IC芯片粘接固定在一起的单块结构(一个“叠层”)。
一个要讨论的问题是叠层材料的热膨胀。不同材料具有不同相应的热膨胀率。例如，在电子组件中当IC芯片和粘接层由不同材料组成并且温度升高时，每件材料以不同速率膨胀。不幸的是，由于电阻损耗，电子组件在运行时会热起来。因此当组件温度升高时，芯片和粘接层(用于将芯片粘接在一起)以不同速率膨胀，从而在组件内引起应力。
当组件膨胀受到约束时，将进一步产生组件应力。例如，如电子组件的侧面点焊连接到安装衬底上，则焊点将在垂直于组成组件的芯片的主平面的方向内限制组件膨胀(以后这称之为“Z方向”)。这个限制的原因是由于例如每个IC芯片粘接到安装衬底上，因而它无法在Z方向移动，因此不能移动的衬底就限制了热膨胀粘合剂的力的作用，由于一般屈服点是高的，所以“被压缩的”粘合剂保持它的粘接点，并在组件上产生物理应力，后者能导致焊点的损环和失效。由温度变化造成的电子组件的膨胀和收缩会导致焊点破裂，这是工业中常见的现象，本发明直接用于解决这些问题。
简单说来，在一个方面本发明包括一个电子组件，它包括一个具有大体上平的面的半导体结构和一块第一集成电路(IC)芯片，后者具有第一热膨胀率和包含一个空穴的大体上平的主面。第一IC芯片的大体上平的主面和半导体结构的大体上平的面平行而相对地放置。一种膨胀材料放置于半导体结构的大体上平的面和第一IC芯片的大体上平的主面之间，并在机械上与它们粘接在一起。该膨胀材料具有一个与第一膨胀率不同的第二热膨胀率。第一IC芯片的大体上平的主面中的空穴提供一个空间，供膨胀材料膨胀进去，以消除组件中的应力，该应力是由膨胀材料和第一IC芯片两者的不同热膨胀的差别所造成的。
作为扩充，半导体结构可以包括第二IC芯片，而半导体结构的大体上平的面包括第二IC芯片的大体上平的主面，此外，第一IC芯片的大体上平的主面可以包括一个非工作面。而第二IC芯片的大体上平的主面可以包括一个工作面，作为进一步的扩充，电子组件可以包括一个机械限制，用于在垂直于第一IC芯片的大体上平的主面的方向内阻止电子组件的膨胀。
在另一方面，本发明包括一个具有多块集成电路(IC)芯片的电子组件。每块IC芯片具有一个大体上平的工作主面和一个大体上平的非工作主面。第一IC芯片的非工作主面具有很多槽，众多IC芯片叠装成电子组件，其中每块芯片的工作主面朝着一个共同方向，此外，在组件中在第二IC芯片的大体上平的工作主面和第一IC芯片的大体上平的非工作主面之间放置了膨胀材料，后者在机械上和上述两个主平面粘结在一起，第一IC芯片的大体上平的非工作主面上的众多的槽提供空间，供膨胀材料膨胀入内，以消除应力，该应力由膨胀材料和第二集成电路芯片的不同热膨胀的差别所造成(该膨胀材料具有第一热膨胀率，而第二IC芯片具有不同的第二热膨胀率)。
作为扩充，电子组件的槽的形状可设计为允许冷却剂流经它们。此外，电子组件还可以包括第三IC芯片。放置在第三IC芯片和第二IC芯片间的膨胀材料将第三IC芯片的大体上平的工作主面和第二IC芯片的大体上平的非工作主面在机械上粘结在一起。第二IC芯片的大体上平的非工作主面具有众多槽。
本发明的另一方面包括一块具有众多叠层集成电路(“IC”)芯片的电子组件，每一块IC芯片具有一个第一大体上平的主面和一个第二大体上平的主面。一种先进的热化合物放置于第一IC芯片的第一大体上平的主面和第二IC芯片的第二大体上平的主面之间，并和它们在机械上粘接起来。该先进的热化合物能导热而在电气上是绝缘的。作为扩充，第一IC芯片的第一大体上平的主面可以具有充有先进热化合物的空穴。
在还有另一个方面，本发明包括一种用于形成电子组件的方法，该方法包括提供具有一个大体上平的面的半导体结构和提供具有一个大体上平并包含空穴的主面的第一IC芯片，此外，第一IC芯片具有第一热膨胀率。其次，半导体结构的大体上平的面和第一IC芯片的大体上平的主面用膨胀材料在机械上粘接在一起。该膨胀材料具有不同于第一速率的第二热膨胀率。第一IC芯片的大体上平的主面上的空穴提供了一个空间，供膨胀材料膨胀入内，以消除应力，该应力系由膨胀材料和第一IC芯片的不同热膨胀的差别所引起。
本发明的另一方面包括一种形成电子组件的方法。该方法包括提供众多叠积而成的IC芯片，每一块IC芯片具有第一大体上平的主面和第二大体上平的主面，第一IC芯片的第一大体上平的主面和第二IC芯片的第二大体上平的主面用先进热化合物在机械上粘接在一起，该热化合物能导热并在电气上绝缘。作为扩充，该先进热化合物可用可流动粘合剂粘接到第一IC芯片的第一大体上平的主面。
有利的是本发明的技术便于用来消除电子组件中的热应力。此外，该技术可用于控制“Z方向”中的组件膨胀，组件的芯片中的空穴(用于消除热应力)可使冷却剂便于流动，因而可以便于对组件进行增强冷却。
在本说明书的末尾部分具体地指出有关本发明的项目内容和明确地提出要求。参照下面的详细描述和附图，可以很好地理解本发明及其目的和优点。
图1是本发明的在平的主(非工作)面中具有槽的集成电路(IC)芯片的透视图；
图2是本发明的由众多的如图1的IC芯片所组成的电子组件的透视图；
图3是图2的电子组件的芯片间粘接处的放大的部分图；
图4是图3的电子组件在将侧面粘接到安装衬底后的透视图；
图5是在出现组件的热膨胀和膨胀层的膨胀后图4的电子组件的芯片间粘接处的放大的部分图；
图6是根据本发明的IC芯片的另一实施例的透视图，该IC芯片在平的主(非工作)面上具有槽，后者并不沿伸至芯片边缘；
图7是本发明的由众多例如图6的IC芯片组成的电子组件的透视图；
图8是本发明的具有在“Z方向”限制芯片移动的带的电子组件的透视图；
图9是本发明的电子组件的透视图，该电子组件的相对侧面上放置有两层弹性限制层；
图10是本发明的使用先进热化合物和粘合层的芯片间粘接处的剖面图；
图11是用于显示本发明中制造电子组件的方法的流程图；以及
图12是用于显示本发明中在芯片间使用先进热化合物制造电子组件的方法的流程图。
此处显示一些用于将由集成电路(IC)芯片叠装成的电子组件中的应力加以消除的最佳实施例。图1是一块IC芯片(11)的部分剖面图，它将被装入一个具有众多叠层集成电路芯片的电子组件中(也即众多芯片叠装成一块电子组件)。芯片可提供任何功能件，例如与电子组件有关的功能件。虽然芯片可包括任何用已知技术在半导体芯片上实现的功能件，但典型的可实现的功能件可包括例如存储器、接口、处理器(例如微处理器)及／或控制功能件。
如图1所示，IC芯片11用新型槽式结构组成。芯片的第一大体上平的主面具有在其中形成的众多槽，这些槽在芯片的非工作面上形成，并延伸进入IC芯片的衬底，可选方案是，可在芯片的绝缘层、或非工作面上淀积的其他层(或甚至于在工作面上类似地形成的保护层)内形成槽。在芯片背面非工作面形成的槽不会影响到大体上平的工作主面13。此处所用和一般技术中所用一样，芯片的“工作”面是用于在其上形成IC元件电路(例如半导体)的面，而IC芯片的“非工作”面则是没有任何如半导体那样的有源结构的面。
众多包括“带槽的”背面的IC芯片(11)叠装成一块电子组件(21)(图2)叠装时使每块芯片的带槽的工作主面粘结到相邻芯片的工作主面，从而使相邻芯片的非工作面和工作面互相面对面。末端集成电路芯片的非工作主面则与端盖17粘接在一起。
如图3所示，膨胀材料层(23)和粘合层(24)在机械上将芯片互相粘接在一起，当芯片最初粘接在一起时，芯片间放置的这些层并不填入槽内(15)另外，膨胀材料层的厚度如此选择，以便在膨胀材料膨胀时，槽能容纳膨胀部分，膨胀材料可以包括市场上现成的具有低杨氏模量的高温膨胀材料，例如Dow Corning公司制造的High Temperature Silicone．粘合材料可以包括任何一种市场上现成的高温可流动粘合材料，例如National Starch ChemicalCompany，Brridgewater，NJ所生产的Thermid
本发明一个实施例的下一个过程步骤是将电子组件粘接到安装衬底上。如图4所示、电子组件的侧面通过焊点27粘接到安装衬底29上。焊点和电子组件和安装衬底上的触点(都没有显示)都粘接在在一起。对应于组件的每一块芯片的金属成分，可用任何常用技术形成触点，例如形成“T连点”。因此每一块IC芯片都单独地粘接到组件上。安装衬底上的触点也可用众所周知的技术形成，例如标准衬底金属化。
将IC芯片粘接到安装衬底上，即将芯片牢固定位。因此在“Z方向”内(垂直于芯片的平的主面的方向)的芯片移动将受到限制。当组件运行而温度因而升高时，芯片和膨胀材料将开始膨胀。然而每一部分按照每一种材料相应的热膨胀率以不同速率膨胀。当膨胀材料膨胀时，它将产生将芯片相互推开的力(在“Z方向”内)。类似地，当芯片在“Z方向”膨胀时，芯片间用于放置膨胀材料的空间将变小。这将挤压膨胀材料，从而在“Z方向”产生附加力。然而由于芯片是粘死在安装衬底上，因此芯片无法移动来吸收相应的力。故而槽15提供一种手段，用于消除产生的应力(图5)。
当应力于“Z方向”内作用时，膨胀材料23受到挤压，并相应地膨胀到众多槽(15)内，如面23′所示。这种流动消除了挤压力，减轻了组件的总应力。在一个实施例中槽是如此设计，在纵的方向延伸跨越每个芯片的非工作面，然而也可用其他方案。事实上，根据本发明的技术，可用很多不同类型空穴来消除应力，例如众多凹穴和不同几何形状(例如图6所示，下面将讨论)。
作为本发明的一个扩充性能实施例，槽的尺寸可选用得便于冷却组件。以前曾用电子组件周围的液体流动或气体流动来冷却组件(例如，在94年5月3日授权的美国专利5，309，318的“热增强型半导体芯片封装”，及其中所引用内容)。本发明中，槽中允许液体或气体(一种“冷却剂”)流经组件，从而进一步增强组件的冷却，用于容纳冷却剂流通的槽的典型尺寸是125-250微米深和500-1000微米宽，当然冷却剂特性不同，尺寸也会变动。使用这类槽后，热量即从组件的每一块芯片内部传走，而不必经过芯片边缘传送再散去。
应注意并不是所有本发明的实施例允许冷却剂流经组件。例如，图6的芯片11的槽16并不延伸到芯片的边缘，因此当用这类芯片组成组件时(图7)，组件侧面并不存在允许冷却剂流经组件的开口。
此处描述的消除应力的技术并不局限于只应用于包括叠层芯片的电子组件。该技术可应用于一个半导体结构(例如一块电子组件、一块芯片或一块衬底)安装在另一个半导体结构上的任何一种情况。例如，一块单片集成电路芯片可粘接到一块安装衬底上。由于衬底、IC芯片和膨胀材料的热膨胀率不同而引起的应力可因膨胀层膨胀进入位于芯片(或衬底)面内的槽中而减轻。可用不同封装技术将芯片紧固在衬底上(这将限制“Z方向”内膨胀，并增强粘合剂的流动)。
一种用于由IC芯片叠装成的电子组件的这类技术示于图8。粘合层41将带层43粘附到电子组件(21)的面上。该带层用于控制电子组件在Z方向的热膨胀。槽(15)和膨胀层(23，图5)一起用于减轻电子组件中由于带43对热膨张施加阻力而引起的应力。不是和瓷是带材料的例子。
图9中是另一限制技术，在电子组件的两个相对的平行的侧面上淀积了限止膨胀层45和47，这类层的一侧是其典型膨胀系数处于3-10PPM／℃范围内的聚酰亚胺膜，该膜粘附于电子组件的侧面，可用众所周知的技术加以淀积，例如自旋溅射、蒸发和滚延，在电子组件21和焊点27间的限制层47用于在焊点附近控制膨胀，以减轻会导致破裂的应力。限制层47包括有穿孔(未示出)，它们是用标准工业技术在绝缘层上蚀刻而成，用于在焊点2)及电子组件上的电接触层(未示出)之间建立电气连接。
还有一种用于限制电子组件膨胀以减轻焊点应力的技术是将粘接到衬底的芯片加以密封。
在另外一个本发明实施例中，如图10所示，槽(15)和芯片间的空间可充有一种先进的热化合物(“ATC”)51。ATC是一各导热而在电气上绝缘的材料，它改善整个电子组件内的热量分布，从而减少总的温升(例如可参看授权1992年3月24日的美国专利5，098，609“稳定的高固体性高热传导性膏剂”，及其中所引用材料)。它也可减轻由于IC芯片在不同地点消耗不同功率而引起的局部热膨胀，图10的槽15增加了ATC和芯片之间的接触面积，因而增强了IC芯片间的热流动，然而，也可在不改变本实施例的工作原理的情况下忽略不用任何槽，一般认为IC芯片11上的所有绝缘层都可用ATC组成，从而在电子组件内部最大程度地分散热量，粘合层24可位于两块IC芯片11之间的任何地点，例如，如图所示位于一块IC芯片的一个主面上。
作为简要归纳，图11的流程图显示了一种用于形成本发明的电子组件的方法，提供的IC芯片具有背面(非工作面)槽(31)。其次，芯片粘接在一起形成一块电子组件(33)。具体说来，使用可流动粘合剂和膨胀材料层将每块芯片的其中有槽的非工作主面和相邻芯片的工作主面粘接起来(相邻芯片的大体上平的主面相对而平行地放置)。当组件构成后，它用焊点连接到安装衬底上，这提供了机械紧固(35)，从而在芯片、粘合剂和包括组件的膨胀材料层进行热膨胀时，使膨胀层膨胀入槽。还可如上面叙述那样，将附加限制层加到电子组件的面上。
在使用先进热化合物的本发明又一个实施例中，图12的流程图显示了一种用于形成这类电子组件的方法，所提供的众多IC芯片具有带有槽的主面(61)。如前面所述，在特定实施例中可忽略不用任何槽。芯片相互间用先进热化合物粘结在一起，从而形成一块电子组件(63)。具体说，如图10所示，每一片带有槽的芯片的非工作主面通过ATC和带槽面上的薄的可流动的粘合层与相邻芯片的工作主面粘结在一起。由于使用ATC得到电子组件的良好热分布，进而在本质上改善了热膨胀，因此不必要使用紧固技术使材料膨胀，然而为了外部电气连接，该组件可通过焊点连接到衬底上。
此处所描述的本发明的技术涉及到电子组件内部和有关连的焊点连接上热应力问题。下面是本发明提供优点的例子。
1．限制电子组件内部所产生的应力，但仍保证IC层之间的良好粘接。
2．在“Z方向”限制组件膨胀。
3．在带有膨胀槽的IC芯片上使用低杨氏模量的膨胀层，从而减轻焊点连接的应力。
4．通过减少电子组件的温度膨胀范围来减轻焊点的应力。一个方法是迫使冷却利流经电子组件内的槽，从而冷却组件。另一个方法是使用一种先进热化合物，以便在整个电子组件内增强热量的均匀分布。
虽然本发明根据一定实施例加以详细描述，但技术熟练的人仍可做出许多更动和修改，相应地，所附权利要求书用来包括所有不背离本发明的真实实质和范围的更动和修改。

Claims (19)

1．一种电子组件，具有半导体结构和第一集成电路IC芯片，其特征在于：
所述半导体结构具有平的面；
所述第一IC芯片具有平的主面，该主面当中含有空穴，所述第一IC芯片的所述平的主面位于与所述半导体结构的所述平的面平行的面对面的位置，所述第一IC芯片具有第一热膨胀率；
一种膨胀材料，位于所述半导体结构的所述平的面和所述第一IC芯片的所述平的主面之间并和这两个所述面在机械上粘接在一起，所述膨胀材料具有第二热膨胀率；以及
其中所述第一IC芯片的第一热膨胀率不同于所述膨胀材料的第二热膨胀率，以及其中所述空穴提供一个空间，供所述膨胀材料膨胀入内，以便消除由于所述膨胀材料和所述第一IC芯片的不同热膨胀的所述差别所引起的应力。
2．权利要求1的电子组件，其特征在于：所述半导体结构包括第二IC芯片，及所述平的面包括第二IC芯片的平的主面。
3．权利要求2的电子组件，其特征在于：第一IC芯片的平的主面包括一个非工作面和第二IC芯片的平的主面包括一个工作面。
4．权利要求1的电子组件，其特征在于：进一步包括一个机械限制装置，用于阻止电子组件在垂直于第一IC芯片的平的主面的方向内的膨胀。
5．权利要求1的电子组件，其特征在于：空穴在第一集成电路芯片上的深度具有第一长度，及膨胀材料的厚度具有第二长度，所述第二长度小于所述第一长度。
6．权利要求1的电子组件，其特征在于：所述第一IC芯片中的所述空穴包括至少一个在所述第一IC芯片中的槽。
7．权利要求1的电子组件，其特征在于：所述第一IC芯片中的所述空穴的尺寸如此确定，以使冷却剂能流经所述第一IC芯片中的空穴。
8．权利要求1的电子组件，其特征在于：所述半导体结构包括一块安装衬底。
9．权利要求1的电子组件，其特征在于：进一步包括一种可流动粘合剂，所述粘合剂位于所述膨胀材料和所述半导体结构的所述平的面之间并在机械上和所述两者粘接在一起。
10．权利要求1的电子组件，其特征在于：进一步包括一种可流动粘合剂，所述粘合剂位于所述膨胀材料和所述第一集成电路芯片的所述平的主面之间并在机械上和所述两者粘接在一起。
11．一种电子组件的形成方法，所述电子组件具有半导体结构和第一集成电路IC芯片，其特征在于，所述方法包括：
(a)提供一个具有平的面的半导体结构；
(b)提供第一集成电路IC芯片，所述第一IC芯片具有包括空穴在其中的平的主面，所述第一IC芯片具有第一热膨胀率；以及
(c)用一种膨胀材料将所述半导体结构的所述平的面与所述第一IC芯片的所述平的主面在机械上粘接在一起，所述膨胀材料具有不同于所述第一热膨胀率的第二热膨胀率，其中所述空穴提供一个空间，供所述膨胀材料膨胀入内，以便消除由于所述膨胀材料和所述第一IC芯片的不同热膨胀的差别而引起的应力。
12．权利要求11的方法，其特征在于：所述提供步骤(a)包括提供具有一个平的主面的第二IC芯片以用作所述半导体结构，所述平的主面包括所述半导体结构的所述平的面。
13．权利要求12的方法，其特征在于：所述提供步骤(a)包括提供具有一个工作面的第二IC芯片以用作所述平的主面，及所述提供步骤(b)包括提供具有一个非工作面的第一IC芯片以用作所述平的主面。
14．权利要求11的方法，其特征在于：进一步包括用一机械限制装置在垂直于所述第一IC芯片的平的主面的方向内阻止电子组件的膨胀。
15．权利要求11的方法，其特征在于：所述提供步骤(b)包括提供所述第一IC芯片，其中一个空穴包括至少一个槽。
16．权利要求11的方法，其特征在于：所述提供步骤(b)包括提供具有空穴的所述第一IC芯片，所述空穴的尺寸如此确定，以便于冷却剂流经所述空穴。
17．权利要求11的方法，其特征在于：所述提供步骤(a)包括提供一块安装衬底，用作所述半导体结构。
18．权利要求11的方法，其特征在于：所述粘接步骤(c)包括使用可流动粘合剂将所述膨胀材料与所述半导体结构的所述平的面在机械上粘结在一起。
19．权利要求11的方法，其特征在于：所述粘结步骤(c)包括使用可流动粘合剂将所述膨胀材料与所述第一IC芯片的所述平的主面在机械上粘接在一起。
CN95107369A 1994-09-26 1995-06-19 用于消除电子组件应力的方法和装置 Expired - Fee Related CN1041579C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US311815 1994-09-26
US08/311,815 US5506753A (en) 1994-09-26 1994-09-26 Method and apparatus for a stress relieved electronic module

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN98106665A Division CN1110094C (zh) 1994-09-26 1998-04-17 用于消除电子组件应力的方法和装置

Publications (2)

Publication Number Publication Date
CN1119788A CN1119788A (zh) 1996-04-03
CN1041579C true CN1041579C (zh) 1999-01-06

Family

ID=23208616

Family Applications (2)

Application Number Title Priority Date Filing Date
CN95107369A Expired - Fee Related CN1041579C (zh) 1994-09-26 1995-06-19 用于消除电子组件应力的方法和装置
CN98106665A Expired - Fee Related CN1110094C (zh) 1994-09-26 1998-04-17 用于消除电子组件应力的方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN98106665A Expired - Fee Related CN1110094C (zh) 1994-09-26 1998-04-17 用于消除电子组件应力的方法和装置

Country Status (5)

Country Link
US (1) US5506753A (zh)
EP (1) EP0706219A1 (zh)
JP (1) JP2818390B2 (zh)
CN (2) CN1041579C (zh)
MY (1) MY113073A (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
FR2756133B1 (fr) * 1996-11-21 1999-06-11 Alsthom Cge Alcatel Assemblage de modules electroniques multi-niveaux
US5870823A (en) * 1996-11-27 1999-02-16 International Business Machines Corporation Method of forming a multilayer electronic packaging substrate with integral cooling channels
US6187412B1 (en) 1997-06-27 2001-02-13 International Business Machines Corporation Silicon article having columns and method of making
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6452265B1 (en) 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
DE10041829B4 (de) * 2000-08-25 2004-11-04 N F T Nanofiltertechnik Gmbh Kühlvorrichtung
US7044212B1 (en) 2000-08-25 2006-05-16 Net Nanofiltertechnik Gmbh Refrigeration device and a method for producing the same
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6831370B2 (en) 2001-07-19 2004-12-14 Micron Technology, Inc. Method of using foamed insulators in three dimensional multichip structures
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6848177B2 (en) 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6620638B1 (en) 2002-06-05 2003-09-16 Micron Technology, Inc. Testing of multi-chip electronic modules
US6927497B2 (en) * 2002-08-22 2005-08-09 Intel Corporation Multi-die semiconductor package
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
US20050046034A1 (en) * 2003-09-03 2005-03-03 Micron Technology, Inc. Apparatus and method for high density multi-chip structures
US7145249B2 (en) * 2004-03-29 2006-12-05 Intel Corporation Semiconducting device with folded interposer
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
US20050285254A1 (en) * 2004-06-23 2005-12-29 Buot Joan R V Semiconducting device having stacked dice
KR20120000282A (ko) * 2010-06-25 2012-01-02 삼성전자주식회사 히트 스프레더 및 그를 포함하는 반도체 패키지
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
WO2012132019A1 (ja) * 2011-03-31 2012-10-04 富士通株式会社 三次元実装半導体装置及びその製造方法
US8367478B2 (en) * 2011-06-02 2013-02-05 International Business Machines Corporation Method and system for internal layer-layer thermal enhancement
US9257359B2 (en) 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
JP6100789B2 (ja) * 2011-10-21 2017-03-22 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． スロット付き基板を用いることによる低い反りのウエハ接合
CN103404248B (zh) * 2012-11-13 2016-06-15 华为技术有限公司 散热器及散热***
US9245813B2 (en) * 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
JP6430153B2 (ja) * 2014-06-10 2018-11-28 国立研究開発法人産業技術総合研究所 半導体装置、インターポーザ及びその製造方法
CN110366355B (zh) * 2019-07-12 2020-06-12 湖南维胜科技有限公司 一种柔性印刷基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0348972A2 (en) * 1988-07-01 1990-01-03 Sharp Kabushiki Kaisha A semiconductor device and a process for manufacturing thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211354A (en) * 1978-04-06 1980-07-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for alleviating thermal stress damage in laminates
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US4778950A (en) * 1985-07-22 1988-10-18 Digital Equipment Corporation Anisotropic elastomeric interconnecting system
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US5195020A (en) * 1987-05-25 1993-03-16 Fujitsu Limited Cooling system used with an electronic circuit device for cooling circuit components included therein having a thermally conductive compound layer and method for forming the layer
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US4952999A (en) * 1988-04-26 1990-08-28 National Semiconductor Corporation Method and apparatus for reducing die stress
US5098609A (en) * 1989-11-03 1992-03-24 The Research Foundation Of State Univ. Of N.Y. Stable high solids, high thermal conductivity pastes
JPH0779144B2 (ja) * 1992-04-21 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 耐熱性半導体チップ・パッケージ
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0348972A2 (en) * 1988-07-01 1990-01-03 Sharp Kabushiki Kaisha A semiconductor device and a process for manufacturing thereof

Also Published As

Publication number Publication date
US5506753A (en) 1996-04-09
CN1206227A (zh) 1999-01-27
EP0706219A1 (en) 1996-04-10
MY113073A (en) 2001-11-30
JP2818390B2 (ja) 1998-10-30
CN1110094C (zh) 2003-05-28
CN1119788A (zh) 1996-04-03
JPH08111502A (ja) 1996-04-30

Similar Documents

Publication Publication Date Title
CN1041579C (zh) 用于消除电子组件应力的方法和装置
KR970000218B1 (ko) 반도체 패키지
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
JP2548602B2 (ja) 半導体実装モジュール
KR100891805B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
EP0933816B1 (en) Hybrid module
JP2509607B2 (ja) 樹脂封止型半導体装置
US7691726B2 (en) Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
JP3084230B2 (ja) ボール・グリッド・アレイ・パッケージ
EP0206696A2 (en) Multi-layer semiconductor device
CN101170095A (zh) 半导体封装件和叠层式半导体封装件
WO1985005733A1 (en) High density ic module assembly
EP1842408A2 (en) Low thermal resistance power module assembly
JPH09129817A (ja) 半導体装置
JP7482259B2 (ja) パワー半導体モジュール
TWI820316B (zh) 半導體封裝
US20060157830A1 (en) Semiconductor package using flexible film and method of manufacturing the same
US20040016979A1 (en) Semiconductor device
CN100517695C (zh) 半导体器件
WO2000002246A1 (en) Double-sided electronic device
JP4062157B2 (ja) 半導体モジュール実装構造
CN2612071Y (zh) 芯片封装结构
CN215451403U (zh) 半导体封装结构
US6846697B2 (en) Integrated circuit packages and the method for making the same
US20230207488A1 (en) Methods and apparatus for using spacer-on-spacer design for solder joint reliability improvement in semiconductor devices

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee