CN215451403U - 半导体封装结构 - Google Patents

Abstract

本申请涉及半导体封装结构。根据本申请的部分实施例的该半导体封装结构包括：第一电子组件及芯片附接层，芯片附接层与第一电子组件堆叠。该芯片附接层包括：芯片附接部分及嵌段部分，芯片附接部分围绕嵌段部分，其中芯片附接部分具有第一热传导率，且嵌段部分具有大于第一热传导率的第二热传导率。该嵌段部分的第一表面与第一电子组件接触。本申请部分实施例提供的半导体封装结构通过采用具有嵌合部分的芯片附接层，能够有效提高电子组件与其接合的电子组件或衬底之间的热传导效率。因此，本申请部分实施例提供的半导体封装结构具有良好的散热性能。

Description

半导体封装结构

技术领域

本申请涉及半导体领域，更具体地，涉及一种半导体封装结构。

背景技术

在半导体封装技术领域中，随着对半导体的使用与性能的研究改进，半导体组件的尺寸走向越来越薄及越来越小。对于电子部件而言，如存储设备、计算设备等，需要在单位体积中提高其电子组件密度，以实现对高计算性能及高容量性能的追求。由于对更高密度半导体封装的需求增加，半导体封装结构中往往需要堆叠更多芯片，这导致半导体封装结构出现热管理问题。

现行的打线接合封装中，如图1所示，半导体封装结构10中芯片103、105、107之间彼此的堆叠、芯片103与衬底100的接合或芯片102与散热器104的附接都需要通过芯片附接层101，例如，芯片贴膜(die attach film，DAF)、覆导线膜(film-over-wire，FOW)或芯片附接结构(die attach，DA)，以进行相互接合或固定。然而，芯片附接层的材料在一般封装材料中往往具有最低的热传导率(约0.2W/mK)。随着堆叠芯片数量的增加，芯片附接层的层数增加所引起的热阻变得更高，导致热串扰、热集中，最终可能导致半导体封装过热。

目前对半导体的研究与改进中，已经为半导体封装结构内部的热管理提供了多种结构上的解决方案，例如散热器、垫片或其他散热路径等。然而，多数散热装置依然需要采用芯片附接层与热集中芯片或衬底进行接合，而芯片附接层本身材料带来的热阻不可避免地抵消了散热器或垫片的部分散热效果。此外，即便采用高导热材料的芯片附接层，现有技术中高导热材料的热传导率约为1.5W/mK，其能够提供的散热效果有限。因此，关于如何避免半导体封装结构内部的热集中现象并提高其热散布，业内还有很多技术问题需要解决。

实用新型内容

本申请实施例的目的之一在于提供一种半导体封装结构，其采用了具有嵌段部分的芯片附接层取代现有的芯片附接层，以降低半导体封装结构的堆叠芯片、电子组件或散热器之间设置的附接结构的热阻，进而提高半导体封装结构整体的热传导效率。

根据本申请的一个方面，本申请提供了一种半导体封装结构，该半导体封装结构包括：第一电子组件及芯片附接层，芯片附接层与第一电子组件堆叠。该芯片附接层包括：芯片附接部分及嵌段部分，芯片附接部分围绕嵌段部分，其中芯片附接部分具有第一热传导率，且嵌段部分具有大于第一热传导率的第二热传导率。该嵌段部分的第一表面与第一电子组件接触。

在一些实施例中，嵌段部分进一步包括相对于其第一表面的第二表面，嵌段部分的第二表面与第二电子组件、散热器或用于支撑第一电子组件的衬底相接触。

在一些实施例中，半导体封装结构进一步包括在芯片附接层中的多个嵌段部分，以平面的角度来看，多个嵌段部分与芯片附接层的总面积比为20％至80％。

在一些实施例中，多个嵌段部分包括高面密度区域和低面密度区域。

在一些实施例中，多个嵌段部分的低面密度区域靠近芯片附接层的角落。

在一些实施例中，多个嵌段部分的高面密度区域对应于第一电子组件的功率集中区域。

在一些实施例中，以平面的角度来看，多个嵌段部分包括四边形、圆形、椭圆形或其组合。

在一些实施例中，嵌段部分由焊料、锡或银组成。

在一些实施例中，第一电子组件包括存储器芯片或专用集成电路芯片。

在一些实施例中，半导体封装结构进一步包括囊封件，该囊封件囊封第一电子组件及芯片附接层，其中嵌段部分通过芯片附接部分与囊封件间隔。

本申请部分实施例提供的半导体封装结构通过采用具有嵌合部分的芯片附接层，能够有效提高电子组件与其接合的电子组件或衬底之间的热传导效率。因此，本申请部分实施例提供的半导体封装结构具有良好的散热性能。

本申请实施例提供的额外层面及优点将部分地在后续说明中描述、显示、或是经由本申请实施例的实施而阐释。

附图说明

在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，在不需要创造性劳动的前提下，依然可以根据这些附图中所例示的结构来获得其他实施例的附图。

图1为根据现有技术中的一种半导体封装结构的纵向截面示意图。

图2为根据本申请一些实施例的半导体封装结构的纵向截面示意图。

图3为根据本申请另一些实施例的半导体封装结构的纵向截面示意图。

图4为根据本申请一些实施例的芯片附接层的俯视示意图。

图5为根据本申请另一些实施例的芯片附接层的俯视示意图。

图6为根据本申请另一些实施例的芯片附接层的俯视示意图。

图7A与7B为根据图本申请一些实施例的芯片附接层与其对应的电子组件表面的俯视示意图。

图8为根据本申请一些实施例的堆叠芯片的纵向截面热阻示意图。

图9A、图9B、图9C、图9D及图9E是根据本申请一些实施例的半导体封装结构的制备过程的流程示意图。

图10A、图10B、图10C、图10D、图10E及图10F是根据本申请一些实施例的半导体封装结构的制备过程的流程示意图。

具体实施方式

本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。

如本文中所使用，术语“约”、“大体上”、“实质上”用以描述及说明小的变化。当与事件或情形结合使用时，术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于数值的±10％的变化范围，例如小于或等于±5％、小于或等于±0.5％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于值的平均值的±10％，那么可认为两个数值“大体上”相同。

再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。

在本申请中，除非经特别指定或限定之外，“设置”、“连接”、“耦合”、“固定”以及与其类似的用词在使用上是广泛地，而且本领域技术人员可根据具体的情况以理解上述的用词可是，比如，固定连接、可拆式连接或集成连接；其也可是机械式连接或电连接；其也可是直接连接或通过中介结构的间接连接；也可是两个组件的内部通讯。

在半导体封装领域中，电子组件或芯片的设置或接合通常需要通过芯片附接层(die attaching layer)来粘结及固定。然而，现有的芯片附接层，例如，芯片贴膜(dieattach film，DAF)、覆导线膜(film-over-wire，FOW)或芯片附接结构(die attach，DA)，所使用的粘结材料多半具有较低的热传导率，约0.2W/mK。即便是改良后的高热传材料，其热传导率也只有1.5W/mK，远低于半导体封装结构中的其他组件材料的热传导率。

由于芯片或电子组件的接合与固定大多需要通过芯片附接层来实施，当采用高密度芯片堆叠结构的半导体封装设计时，多层芯片附接层所带来的高热阻会降低半导体封装中的热传导效率，并导致热串扰、热集中，最终可能导致半导体封装过热。此外，附加的散热器或散热通道多半也是通过芯片附接层与芯片或电子组件相结合，散热器或散热通道所提供的散热效果也会受到芯片附接层的限制而减少。

鉴于上述问题，根据本申请的一个方面，本申请提供了一种芯片附接层，该芯片附接层中包含了嵌合部分与芯片附接部分，并使嵌合部分的热传导率大于芯片附接部分的热传导率，以提高芯片附接层总体的热传导率。相较于现有的芯片附接层，本申请的芯片附接层具有更好的热传导性能。

根据本申请的另一个方面，本申请提供了一种半导体封装结构，该封装结构中采用了上述具有嵌合部分与芯片附接部分的芯片附接层，以提高电子组件与其连接结构之间的热传导性能，进而优化半导体封装结构整体的热管理。

图2及图3为根据本申请一些实施例的半导体封装结构的纵向截面示意图。

如图2所示，根据本申请部分实施例的半导体封装结构20能够包括：多个电子组件、芯片附接层201、301及衬底100。

芯片附接层201、301能够与多个电子组件中的任一者堆叠。芯片附接层201、301包括：嵌段部分2011、3011及芯片附接部分2012、3012。芯片附接部分与嵌段部分分别具有不同的第一热传导率与第二热传导率，而嵌段部分具的第二热传导率大于芯片附接部分的第一热传导率。在一些实施例中，芯片附接部分2012、3012能够粘结及固定与其相邻的电子组件或衬底100。嵌段部分2011、3011的材料可以是本领域中常见的高导热材料，例如，金属材料。在一些实施例中，嵌段部分由焊料、锡或银组成。芯片附接部分2012、3012的材料可以是本领域中常见的粘结材料，例如，高分子粘结剂、树脂材料等。

电子组件能够包含本领域中任何任意类型的管芯或裸片，例如，但不限于，电子组件可为存储器、控制芯片、处理器等。电子组件的设置方式可以包含单独设置的第一芯片102，及堆叠设置的多个芯片，如，第二芯片103、第三芯片105、第四芯片107。在一些实施例中，电子组件包含DRAM芯片或多个NAND芯片。本领域技术人员应理解，堆叠设置的多个芯片能够根据实际封装设计需要采用本领域中合适的方式堆叠，且多个芯片的芯片数量也能够根据实际封装设计需要进行调整，而不受其限制。电子组件中的各个芯片的厚度及尺寸能够根据芯片设计、封装体尺寸等因素而调整。在一些实施例中，电子组件包含高耗能、高产热的电子组件，例如，但不限于，存储器芯片或专用集成电路芯片，通过在高耗能、高产热的电子组件的表面上堆叠具有嵌段部分的芯片附接层能够进一步提高其散热性能。

衬底100可以是本领域中任何常见的衬底结构，例如，印刷电路板(PCB)、中介板等。在某些实施例中，衬底100可包括设置于顶部表面的用于与其它任意类型的电子组件电连接的一或多个结合焊垫。在某些实施例中，衬底100的底部表面可包括根据任何需要所设置的任意形式的连接结构。在某些实施例中，衬底100可包括靠近底部表面设置的用于与位于半导体封装结构20、30外部的其它电子组件电连接的一或多个结合焊垫。在某些实施例中，衬底100可包括多个层，层可包括介电层、金属层、及连接单层或多层的电性连通(via)等本领域常见的衬底组成。在某些实施例中，衬底100可为扇出(fan-out)重分布结构。在某些实施例中，衬底100可由本领域中任意合适类型的衬底材料构成。

在一些实施例中，芯片附接层201、301中的嵌段部分2011具有第一表面2011T、3011T。第一表面2011T、3011T可为实质上平坦的表面。在一些实施例中，嵌段部分2011与第一芯片102相堆叠，其中嵌段部分2011的第一表面2011T与第一芯片102接触。在一些实施例中，嵌段部分3011分别与第二芯片103、第三芯片105、第四芯片107相堆叠，嵌段部分3011的第一表面3011T分别与其相堆叠的第二芯片103、第三芯片105、第四芯片107相接触。

在一些实施例中，嵌段部分进一步包括相对于其第一表面的第二表面2011B、3011B。第二表面2011B、3011B可为实质上平坦的表面。在一些实施例中，嵌段部分2011的第二表面2011B能够与用于支撑第一芯片102的衬底100接触，其中第一芯片102与衬底100之间能够通过具有较高的热传导率的嵌段部分2011连接以形成热传导通道。在一些实施例中，嵌段部分3011的第二表面3011B能够与用于支撑第二芯片103的衬底100接触，其中第二芯片103与衬底100之间能够通过具有较高的热传导率的嵌段部分3011连接以形成热传导通道。在一些实施例中，嵌段部分3011的第二表面3011B能够与相应于第三芯片105底部表面的第二芯片103顶部表面及相应于第四芯片107底部表面的第三芯片105顶部表面接触，其中堆叠的多个芯片中第二芯片103、第三芯片105与第四芯片107之间能够通过具有较高的热传导率的嵌段部分3011连接以形成热传导通道。

应理解，本申请芯片附接层能够根据半导体封装设计需要选择在较高热传输需求的电子组件/封装部件之间设置。在一些实施例中，可以将具有嵌段部分2011、3011的管芯附接层201、301放置在芯片堆叠的特定层而不是每一层。在一些实施例中，通过选择性的设置具有嵌段部分2011、3011的芯片附接层201、301，能够调整并优化半导体封装结构中的热管理。在一些实施例中，具有嵌段部分2011、3011的管芯附接层201、301能够替代半导体封装中的所有常规的DAF/FOW/DA。在一些实施例中，具有嵌段部分2011、3011的管芯附接层201、301能够设置于需要高热导率的散热器上。

在一些实施例中，如图3所示，根据本申请部分实施例的半导体封装结构30能够进一步包括：散热器104。散热器104可以是本领域中任何常见的散热结构。应理解，散热器的形状或结构能够根据实际封装设计需要采用本领域中合适的方式堆叠，而不受其限制。在一些实施例中，散热器104能够包括与半导体封装结构30外部连接的散热结构。

参考图3，在一些实施例中，第一芯片102采用倒装接合至衬底100上，并在第一芯片102暴露的表面上设置了散热器104，第一芯片102与散热器104通过芯片附接层201接合。其中，嵌段部分2011的第二表面2011B与第一芯片102接触，嵌段部分2011的第一表面2011T与散热器104接触，其中第一芯片102与散热器104之间能够通过具有较高的热传导率的嵌段部分2011连接以形成热传导通道。第一芯片102运行所产生的热能够有效的通过嵌段部分2011传导至散热器104中。在一些实施例中，如前所述，堆叠设置的多个芯片中邻近衬底100的第二芯片103与衬底100之间能够选择性采用不具有嵌段部分的芯片附接层。

在一些实施例中，如图2或3所示，半导体封装结构20、30能够进一步包括：囊封件400。囊封件400设置于衬底表面上，囊封件400能够囊封多个电子组件中的任一者及与其相堆叠的芯片附接层201。在一些实施例中，芯片附接层201的芯片附接部分2012、3012能够环绕嵌段部分2011、3011，使其中嵌段部分2011、3011通过芯片附接部分2012、3012与囊封件400间隔，以避免热串扰。囊封件400可以是本领域中任何合适的囊封材料，而不受其限制。

图4-6为根据本申请一些实施例的芯片附接层的俯视示意图。

如图4-6所示，芯片附接层301中能够包含多个嵌段部分3011与芯片附接部分，其中芯片附接部分3012能够环绕并间隔多个嵌段部分3011中的任一者。

在一些实施例中，以平面的角度来看，多个嵌段部分的总面积与芯片附接层的总面积比为20％至80％。在一些实施例中，多个嵌段部分的总面积与芯片附接层的总面积比为30％至50％。应理解，多个嵌段部分的总面积在芯片附接层中的占比，本申请的芯片附接层可以根据嵌段部分及芯片附接部分材料的热传导率，以及芯片附接部分的粘结力进行调整，以优化其热传导效果，并保持芯片附接层一定的粘结能力。

如图5所示，在一些实施例中，本申请的芯片附接层301能够调整嵌段部分3011的分布情况，以形成包含具有较大面积嵌段部分3011分布的高面密度区域601与具有较小面积嵌段部分3011分布的低面密度区域602。在一些实施例中，多个嵌段部分3011的低面密度区域602靠近芯片附接层301的角落区域301C。在电子组件与芯片附接层接合的情况下，芯片附接层中对应于电子组件的角落位置的区域其受到的应力较为集中，因此，往往需要较多芯片附接部分与电子组件接触以提高对电子组件角落部分的粘结力，防止对应的电子组件翘曲或破裂。

如图6所示，在一些实施例中，以平面的角度来看，多个嵌段部分包括四边形、圆形、椭圆形或其组合。应理解，本申请的嵌段部分的结构与形状能够根据其结合对应的电子组件、芯片的热传导性能或粘结性能需要进行调整，而不受其限制。

图7A及7B为根据图本申请一些实施例的芯片附接层与其对应的电子组件表面的俯视示意图。

本申请的芯片附接层能够调整嵌段部分的分布情况，并根据其结合对应的电子组件、芯片的热集中区域设置相对应的嵌段部分，以提高热传输效果。如图7A及7B所示，在一些实施例中，芯片附接层201的多个嵌段部分2011的高面密度区域经设置能够对应于电子组件102的功率集中区域102P。

图8为根据本申请一些实施例的堆叠芯片的纵向截面热阻示意图。

采用常规的芯片附接层的半导体封装结构其运行平均温度远高于采用了本申请提供的芯片附接层的半导体封装结构80，同时常规的半导体封装结构的热分布也更为集中。在多个芯片堆叠的半导体封装结构中，本申请提供的芯片附接层能够有效提高堆叠设置的多个芯片彼此之间的热传导效率，进而降低多个芯片堆的温度。在一些实施例中，采用了本申请提供的芯片附接层的半导体封装结构80的管芯接面温度T_J(Die JunctionTemperature)到封装外壳温度T_C(囊封件400的表面)之间的热阻(Junction–case thermalresistance,R_JC)比采用常规的芯片附接层的半导体封装结构的热阻降低50％。

本申请提供的具有嵌段部分的芯片附接层的制备方式包含：模板印刷(stencilprinting)或填充回焊(reflow)。填充回焊方法需要使用熔点相对较低的材料作为嵌段部分的填料。模板印刷方法则可采用熔点相对较高的材料作为嵌段部分的填料。

图9A、图9B、图9C、图9D及图9E是根据本申请一些实施例的半导体封装结构的采用模板印刷的制备过程的流程示意图。

如图9A所示，在承载板900上涂覆一层芯片附接材料，待该芯片附接材料硬化后形成涂层3010。

如图9B所示，在涂层3010的表面上形成图案化凹槽3011T及保留的芯片附接部分3012。应理解，本领域技术人员可以采用任何合适的方式形成图案化凹槽3011T，例如，但不限于，光蚀、化学腐蚀、热腐蚀、机械刻蚀等。

随后，如图9C所示，使用模板印刷将嵌段部分的填料填入图案化凹槽3011T中，形成具有嵌段部分3011与芯片附接部分3012的芯片附接层。

如图9D所示，将固定在保护胶带1031(BG tape)上的晶圆1030与芯片附接层301接合。

如图9E所示，移除保护胶带1031后，通过裁切、分割工艺，得到切割后的电子组件或芯片103及与其堆叠的芯片附接层301。通过紫外光(UV)处理，降低芯片附接层301与承载板900之间的黏附能力，进而移除承载板900，获得芯片103及与其堆叠的芯片附接层301。随后，可进一步根据半导体封装结构设计，将芯片103及与其堆叠的芯片附接层301在衬底上堆叠设置，以获得如图2所示的半导体封装结构20。

图10A、图10B、图10C、图10D、图10E及图10F是根据本申请另一些实施例的半导体封装结构的采用模板印刷的制备过程的流程示意图。

如图10A所示，在承载板1000上涂覆一层芯片附接材料，待该芯片附接材料硬化后形成涂层2010。

如图10B所示，在涂层2010的表面上形成图案化凹槽2011T及保留的芯片附接部分2012。应理解，本领域技术人员可以采用任何合适的方式形成图案化凹槽2011T，例如，但不限于，光蚀、化学腐蚀、热腐蚀、机械刻蚀等。

随后，如图10C所示，将嵌段部分的填料填入图案化凹槽2011T中。在一些实施例中，嵌段部分的填料可为锡球，锡球的直径大小可依据图案化凹槽2011T的尺寸调整，确保锡球能够填入图案化凹槽3011T中。

如图10D所示，将固定在保护胶带1021(BG tape)上的晶圆1020与芯片附接部分2012接合。

如图10E所示，通过回焊工艺使嵌段部分的填料熔化形成嵌段部分2011与芯片附接部分2012的芯片附接层201，并使嵌段部分2011与晶圆1020相接触。

如图10F所示，移除保护胶带1021后，通过裁切、分割工艺，得到切割后的电子组件或芯片102及与其堆叠的芯片附接层201。回焊温度可降低芯片附接层201与承载板1000之间的黏附能力，进而移除承载板1000，获得芯片102及与其堆叠的芯片附接层201。可选择地，也可如图9E所示，进一步通过紫外光(UV)处理，移除承载板1000。随后，可进一步根据半导体封装结构设计，将芯片102及与其堆叠的芯片附接层201在衬底上堆叠设置，以获得如图2所示的半导体封装结构20。

应注意的是，图9A、图9B、图9C、图9D、图9E的流程示意图以及图10A、图10B、图10C、图10D、图10E、图10F的流程示意图皆可用于形成具有本申请芯片附接层的电子组件，包含本领域中任何任意类型的管芯或裸片，例如，但不限于，电子组件可为存储器、控制芯片、处理器等。本申请的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本申请的教示及揭示而作种种不背离本申请精神的替换及修饰。因此，本申请的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本申请的替换及修饰，并为本申请的权利要求书所涵盖。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：

第一电子组件；及

管芯附接层，所述管芯附接层与所述第一电子组件堆叠，其中所述管芯附接层包括：

管芯附接部分，所述管芯附接部分具有第一热传导率；及

嵌段部分，所述管芯附接部分围绕所述嵌段部分，所述嵌段部分具有大于所述第一热传导率的第二热传导率，

其中，所述嵌段部分的第一表面与所述第一电子组件接触。

2.根据权利要求1所述的半导体封装结构，其特征在于，其中所述嵌段部分进一步包括相对于所述第一表面的第二表面，所述第二表面与第二电子组件、散热器或用于支撑所述第一电子组件的衬底相接触。

3.根据权利要求1所述的半导体封装结构，其特征在于，其进一步包括在所述管芯附接层中的多个所述嵌段部分，以平面的角度来看，所述多个所述嵌段部分与所述管芯附接层的总面积比为20％至80％。

4.根据权利要求3所述的半导体封装结构，其特征在于，其中所述多个所述嵌段部分包括高面密度区域和低面密度区域。

5.根据权利要求4所述的半导体封装结构，其特征在于，其中所述多个所述嵌段部分的所述低面密度区域靠近所述管芯附接层的角落。

6.根据权利要求4所述的半导体封装结构，其特征在于，其中所述多个所述嵌段部分的所述高面密度区域对应于所述第一电子组件的功率集中区域。

7.根据权利要求3所述的半导体封装结构，其特征在于，其中以平面的角度来看，所述多个所述嵌段部分包括四边形、圆形、椭圆形或其组合。

8.根据权利要求1至7中任一权利要求所述的半导体封装结构，其特征在于，所述嵌段部分由焊料、锡或银组成。

9.根据权利要求1至7中任一权利要求所述的半导体封装结构，其特征在于，其中所述第一电子组件包括存储器芯片或专用集成电路芯片。

10.根据权利要求1至7中任一权利要求所述的半导体封装结构，其特征在于，其进一步包括囊封件，所述囊封件囊封所述第一电子组件及所述管芯附接层，其中所述嵌段部分通过所述管芯附接部分与所述囊封件间隔。

Images