CN104111481B - 同步时钟相位差测量***和方法 - Google Patents

Abstract

本发明公开一种同步时钟相位差测量***和方法，其单极性转换单元分别对发射机和接收机的同步信号进行双极性到单极性的转换，上述两个在同一恒温晶振的控制下，同时送入到脉冲计数单元中对两者的相位差进行粗测量及同时送入到量化延时单元中对两者的相位差进行精测量，两者之和即为同步时钟信号的相位差。本发明能够精确的测量煤矿探水雷达的发射机和接收机之间同步时钟信号的相位差，并能对同步时钟相位差的矫正和对后续反演计算精度的提高起到了明显的作用。

Description

同步时钟相位差测量***和方法

技术领域

本发明涉及探水雷达技术领域，具体涉及一种同步时钟相位差测量***和方法。

背景技术

瞬变电磁法测量装置由发射***和接收***两部分组成。发射线圈中通以阶跃电流I，发射电流突然由I下降到零，根据电磁感应理论，发射线圈中电流突然变化必将在其周围产生变化的磁场，该磁场称为一次磁场，一次磁场在周围传播过程中，如遇到地下良导电的地质体，将在其内部激发产生感应电流，又称涡流或二次电流，二次电流随时间变化，因而在其周围又产生新的磁场，称为二次磁场。由于良导电地质体内感应电流的热损耗，二次磁场大致按指数规律随时间衰减，形成瞬变磁场，二次磁场主要来源于良导电地质体的感应电流，因此它包含着与地质体有关的地质信息，通过接收线圈对二次磁场进行观测，并对观测的数据进行分析和处理，对地下地质体的相关物理参数进行解释。

由于煤矿探水雷达利用瞬变电磁法的原理，在发射机关断发射电流的瞬间，接收机采集接收地下介质产生的纯二次场，因此需要发射机和接收机之间必须同频同相的工作，才能获得更为准确的观测数据。虽然煤矿探水雷达的发射机和接收机是通过GPS和恒温晶振的互补协调工作来产生同步时钟的，但是勘探地质的复杂性和未知性，接收机和发射机的同步时钟信号在空间上是分离的，使得发射机和接收机的时钟信号往往不是完全同步的，会产生不可避免的相位差，而这个相位差的大小决定了整个***采样的精度和后续反演算法的准确性。虽然观测人员可以通过示波器来观察发射机和接收机的时钟信号来判断时钟信号是否同步，但是示波器往往只是得到短期的观测数据，且不能对相位差数据进行存储，因而得到的结论并不准确。可见，采用示波器观察发射机和接收机的时钟信号，对于后续发射机和接收机同步时钟的矫正具有一定的局限性。

发明内容

本发明所要解决的技术问题是提供一种同步时钟相位差测量***和方法，其能够精确的测量煤矿探水雷达的发射机和接收机之间同步时钟信号的相位差，并能对同步时钟相位差的矫正和对后续反演计算精度的提高起到了明显的作用。

为解决上述问题，本发明是通过以下技术方案实现的：

同步时钟相位差测量方法，包括如下步骤：

步骤1，将采集到的双极性发射机同步时钟信号和双极性接收机同步时钟信号分别转换为单极性发射机同步时钟信号和单极性接收机同步时钟信号；

步骤2，将恒温晶振输出的频率进行倍频后生成计数脉冲信号，该计数脉冲信号的周期为T；

步骤3，对发射机和接收机的相位差进行粗测量；即

步骤3.1，在单极性发射机同步时钟信号和单极性接收机同步时钟信号中，让先到达的时钟周期信号的上升沿作为每个计数周期的计数开始信号，则另一个时钟周期信号即后到达的时钟周期信号的上升沿作为每个计数周期的计数结束信号；

步骤3.2，计算每个计数周期内计数脉冲信号的完整脉冲个数N；

步骤4，对发射机和接收机的相位差进行精测量；即

步骤4.1，对每个计数周期的计数脉冲信号进行量化延时，以使得每个计数周期的计数脉冲信号的第一个完整脉冲的上升沿或者下降沿与先到达的时钟周期信号的上升沿对齐，并记录每个计数周期的计数脉冲信号所经过的延时器个数n₁；

步骤4.2，对每个计数周期的计数脉冲信号进行量化延时，以使得每个计数周期的计数脉冲信号的最后一个完整脉冲的上升沿或者下降沿与后到达的时钟周期信号的上升沿对齐，并记录每个计数周期的计数脉冲信号所经过的延时器个数n₂；步骤4.3，计算发射机和接收机的相位差ΔT_i，即

当计数脉冲信号在计数开始信号到来时为低电平，计数结束信号到来时为低电平时，则发射机和接收机的相位差ΔT_i为

${\mathrm{\ΔT}}_i=\mathrm{NT}+(\frac{T}{2}-n_{1}t)-(\frac{T}{2}-n_{2}t)---\left(1\right)$

当计数脉冲信号在计数开始信号到来时为低电平，计数结束信号到来时为高电平时，则发射机和接收机的相位差ΔT_i为

${\mathrm{\ΔT}}_i=\mathrm{NT}+(\frac{T}{2}-n_{1}t)-(T-n_{2}t)---\left(2\right)$

当计数脉冲信号在计数开始信号到来时为高电平，计数结束信号到来时为低电平时，则发射机和接收机的相位差ΔT_i为

${\mathrm{\ΔT}}_i=\mathrm{NT}+(T-n_{1}t)-(\frac{T}{2}-n_{2}t)---\left(3\right)$

当计数脉冲信号在计数开始信号到来时为高电平，计数结束信号到来时为高电平时，则发射机和接收机的相位差ΔT_i为

ΔT_i＝NT+(T-n₁t)-(T-n₂t) (4)

式(1)-(4)中，N是完整计数脉冲个数，T是计数脉冲信号的周期，n₁是与先到达的时钟周期信号对齐时、计数脉冲信号所经过的延时器个数，n₂是与后到达的时钟周期信号对齐时、计数脉冲信号所经过的延时器个数，t是延时器的延时时间；

步骤5，将所计算出的发射机和接收机的相位差ΔT_i进行存储。

上述方法，还进一步包括对所计算出的发射机和接收机的相位差ΔT_i进行显示的步骤。

上述方法，还进一步包括对所计算出的发射机和接收机的相位差ΔT_i送入上位机进行同步分析的步骤。

基于上述同步时钟相位差测量方法而设计的同步时钟相位差测量***，主要由第一单极性转换单元、第二单极性转换单元、恒温晶振、锁相环电路、计数脉冲单元、量化延时单元、加法器和存储器；其中发射机同步时钟信号经第一单极性转换单元后分别连接到计数脉冲单元和量化延时单元的一输入端上，接收机同步时钟信号经第二单极性转换单元后分别连接到计数脉冲单元和量化延时单元的另一输入端上；恒温晶振的输出端与锁相环电路的输入端相连，锁相环电路的输出端分别连接计数脉冲单元和量化延时单元的又一输入端；计数脉冲单元的输出端连接到加法器的一输入端，量化延时单元的输出端连接到加法器的另一输入端，加法器的输出端连接存储器。

上述***中，所述第一单极性转换单元和第二单极性转换单元均由导通二极管D1、D2，光耦Opt1、Opt2，与非门NAND1、NAND2，异或门XOR1，上拉电阻R2、R3、R5、R6，以及滤波电容C1、C2组成；双极性的发射机或接收机同步时钟信号的正极分为2路，一路经导通二极管D1连接光耦Opt1的输入端正极，另一路连接光耦Opt2的输入端负极；同步时钟信号的负极分为2路，一路经导通二极管D2连接光耦Opt2的输入端正极，另一路连接光耦Opt1的输入端负极；光耦Opt1的输出端正极同时连接与非门NAND1的2个输入端，光耦Opt1的输出端负极连接接地GND；与非门NAND1的2个输入端经上拉电阻R2连接电源正极VCC，与非门NAND1的输出端经上拉电阻R3连接电源正极VCC，与非门NAND1的输出端经滤波电容C1接地GND；与非门NAND1的输出端连接异或门XOR1的一端；光耦Opt2的输出端正极同时连接与非门NAND2的2个输入端，光耦Opt2的输出端负极连接接地GND；与非门NAND2的2个输入端经上拉电阻R5连接电源正极VCC，与非门NAND2的输出端经上拉电阻R6连接电源正极VCC，与非门NAND2的输出端经滤波电容C2接地GND；与非门NAND2的输出端连接异或门XOR2的一端。

上述***中，所述量化延时单元由多个延时器组成。

上述***中，所述存储器的输出端上还接有一显示器。

上述***中，所述存储器的输出端还与一上位机相连。

本发明的原理是：单极性转换单元分别对发射机和接收机的同步信号进行双极性到单极性的转换，上述两个在同一恒温晶振的控制下，同时送入到脉冲计数单元中对两者的相位差进行粗测量及同时送入到量化延时单元中对两者的相位差进行精测量，粗测量和精测量之和即为同步时钟信号的相位差。

与现有技术相比，本发明具有如下特点：

1、高分辨率和高稳定性，与传统的示波器相比，最高分辨率可以达到200ps，且能对同步时钟信号的相位差可以进行长时间的测量，并对相位差数据进行存储和在LCD上显示；

2、便捷、低功耗，与传统的示波器相比，该同步时钟测量***更加便捷、低功耗，只需若干电池供电即可，且可以在野外没有市电供电的情况下，可以进行长时间的工作；

3、容易实现、成本低，采用FPGA内部的D触发器、延时器和计数脉冲，双极性转换电路、液晶模块和存储模块就可以实现。

附图说明

图1为一种同步时钟相位差测量***框图。

图2为单极性转换单元原理图。

图3为一种同步时钟相位差测量方法流程图。

图4为单极性转换单元波形。

图5为脉冲计数法原理图。

图6为量化延时法原理图。

具体实施方式

一种同步时钟相位差测量***，如图1所示，主要由第一单极性转换单元、第二单极性转换单元、恒温晶振、锁相环电路、计数脉冲单元、量化延时单元、加法器和存储器。其中发射机同步时钟信号经第一单极性转换单元后分别连接到计数脉冲单元和量化延时单元的一输入端上，接收机同步时钟信号经第二单极性转换单元后分别连接到计数脉冲单元和量化延时单元的另一输入端上。恒温晶振的输出端与锁相环电路的输入端相连，锁相环电路的输出端分别连接计数脉冲单元和量化延时单元的又一输入端。计数脉冲单元的输出端连接到加法器的一输入端，量化延时单元的输出端连接到加法器的另一输入端，加法器的输出端连接存储器。此外，为了能够将测量结果进行直观显示，所述存储器的输出端上还接有一显示器。而为了能够对所得测量结果进行进一步处理和分析，所述存储器的输出端还与一上位机相连。

第一单极性转换单元和第二单极性转换单元的结构完全相同，如图2所示，均由导通二极管D1、D2，光耦Opt1、Opt2，与非门NAND1、NAND2，异或门XOR1，上拉电阻R2、R3、R5、R6，以及滤波电容C1、C2组成。如图2所示。双极性的发射机或接收机同步时钟信号的正极分为2路，一路经导通二极管D1连接光耦Opt1的输入端正极，另一路连接光耦Opt2的输入端负极。同步时钟信号的负极分为2路，一路经导通二极管D2连接光耦Opt2的输入端正极，另一路连接光耦Opt1的输入端负极。光耦Opt1的输出端正极同时连接与非门NAND1的2个输入端，光耦Opt1的输出端负极连接接地GND。与非门NAND1的2个输入端经上拉电阻R2连接电源正极VCC，与非门NAND1的输出端经上拉电阻R3连接电源正极VCC，与非门NAND1的输出端经滤波电容C1接地GND。与非门NAND1的输出端连接异或门XOR1的一端。光耦Opt2的输出端正极同时连接与非门NAND2的2个输入端，光耦Opt2的输出端负极连接接地GND。与非门NAND2的2个输入端经上拉电阻R5连接电源正极VCC，与非门NAND2的输出端经上拉电阻R6连接电源正极VCC，与非门NAND2的输出端经滤波电容C2接地GND。与非门NAND2的输出端连接异或门XOR2的一端。

量化延时单元由多个延时器组成。在本发明优选实施例中，选用4级延时器作为示例计算T1。计数脉冲信号经过内部延时器作为D触发器的信号输入，OUTA信号作为D触发器的时钟输入，D触发器在时钟上升沿发生状态转换，输出信号等于输入信号。在延时器链中，每个延时器的延时时间为t＝200ps左右，因此每经过一个延时器，计数脉冲相对于OUTA信号会延时200ps。通过对D触发器的编码，就能知道计数脉冲的不对齐部分是低电平还是高电平。当计数脉冲与OUTA信号不对齐部分是低电平时，延时器链中前n1-1延时器是低电平，第n1个延时器是高电平，则说明计数脉冲经过n1个延时器后，计数脉冲的下降沿与OUTA的上升沿对齐，则时间T1＝n1t。当计数脉冲与OUTA信号不对齐部分是高电平时，延时器链中前n1-1延时器是高电平，第n1个延时器是低电平，则说明计数脉冲经过n1个延时器后，计数脉冲的上升沿与OUTA的上升沿对齐，则时间T1＝n1t。同理可以求得T2。

一种同步时钟相位差测量方法，如图3所示，包括如下步骤：

步骤1，将采集到的双极性发射机同步时钟信号和双极性接收机同步时钟信号分别转换为单极性发射机同步时钟信号和单极性接收机同步时钟信号。

由于发射机同步时钟信号A和接收机同步时钟信号B是双极性的，而FPGA无法处理负电平，因此需要单极性转换单元。单极性转换单元的波形如图4所示。以同步时钟信号A为例。当INA+是正电压，INA-是负电压时，则光耦Opt1导通，光耦Opt2截止，与非门NAND1输出高电平，与非门NAND2输出低电平，经过异或门XOR1后输出高电平。同理：当INA+是负电压，INA-是正电压时，光耦Opt1截止，光耦Opt2导通，与非门NAND1输出低电平，与非门NAND2输出高电平，经过异或门XOR1以后输出高电平，波形图如图3所示。同步时钟信号在每个周期内有两次归零突变，这两次突变控制发射机的发射脉冲和接收机的信号采样脉冲，因此需要测量这两次突变的相位差。

步骤2，将恒温晶振输出的频率进行倍频后生成计数脉冲信号，该计数脉冲信号的周期为T。

双极性信号的同步频率为6.25Hz，转换成单极性信号的频率为12.5Hz。由于单极性转换单元是完全对称的，因此对同步时钟信号造成的延时误差可以忽略不计。恒温晶振输出频率稳定，在短期内稳定度很好，且不受外界温度影响，为FPGA提供精确的时钟。FPGA调用IP核中的锁相环(PLL)，将恒温晶振输出的10MHz频率倍频到100MHz，这样可以有效地降低计数误差，误差为10ns。相位差测量模块对同步时钟信号A、B进行相位差精密测量，包括粗测量和精测量，粗测量为脉冲计数法，精测量为量化延时法，两者之和即为同步时钟信号的相位差。

步骤3，对发射机和接收机的相位差进行粗测量。即

步骤3.1，在单极性发射机同步时钟信号和单极性接收机同步时钟信号中，先到达的时钟周期信号的上升沿作为每个计数周期的计数开始信号，则另一个时钟周期信号即后到达的时钟周期信号的上升沿作为每个计数周期的计数结束信号。

步骤3.2，计算每个计数周期内计数脉冲信号的完整脉冲个数N。

脉冲计数法如图5所示，OUTA的上升沿作为计数器计数开始信号，OUTB的上升沿作为计数器计数结束信号，计数脉冲周期T＝10ns，计数结果为粗测量。T1是计数脉冲与OUTA不对齐的部分，T2是计数脉冲与OUTB不对齐的部分，测量结果为精测量，精测量由FPGA的内部硬件延时器lcell和D锁存器实现，量化延时法如图6所示。

步骤4，对发射机和接收机的相位差进行精测量。即

步骤4.1，对每个计数周期的计数脉冲信号进行量化延时，以使得每个计数周期的计数脉冲信号的第一个完整脉冲的上升沿或者下降沿与先到达的时钟周期信号的上升沿对齐，并记录每个计数周期的计数脉冲信号所经过的延时器个数n₁。

步骤4.2，对每个计数周期的计数脉冲信号进行量化延时，以使得每个计数周期的计数脉冲信号的最后一个完整脉冲的上升沿或者下降沿与后到达的时钟周期信号的上升沿对齐，并记录每个计数周期的计数脉冲信号所经过的延时器个数n₂。

步骤4.3，计算发射机和接收机的相位差ΔT_i，即

当计数脉冲信号在计数开始信号到来时为低电平，计数结束信号到来时为低电平时，则发射机和接收机的相位差ΔT_i为

${\mathrm{\ΔT}}_i=\mathrm{NT}+(\frac{T}{2}-n_{1}t)-(\frac{T}{2}-n_{2}t)---\left(1\right)$

当计数脉冲信号在计数开始信号到来时为低电平，计数结束信号到来时为高电平时，则发射机和接收机的相位差ΔT_i为

${\mathrm{\ΔT}}_i=\mathrm{NT}+(\frac{T}{2}-n_{1}t)-(T-n_{2}t)---\left(2\right)$

当计数脉冲信号在计数开始信号到来时为高电平，计数结束信号到来时为低电平时，则发射机和接收机的相位差ΔT_i为

${\mathrm{\ΔT}}_i=\mathrm{NT}+(T-n_{1}t)-(\frac{T}{2}-n_{2}t)---\left(3\right)$

当计数脉冲信号在计数开始信号到来时为高电平，计数结束信号到来时为高电平时，则发射机和接收机的相位差ΔT_i为

ΔT_i＝NT+(T-n₁t)-(T-n₂t) (4)

式(1)-(4)中，N是完整计数脉冲个数，T是计数脉冲信号的周期，n₁是与先到达的时钟周期信号对齐时、计数脉冲信号所经过的延时器个数，n₂是与后到达的时钟周期信号对齐时、计数脉冲信号所经过的延时器个数，t是延时器的延时时间。

图6中，选用4级延时器作为示例计算T1。计数脉冲信号经过内部延时器作为D触发器的信号输入，OUTA信号作为D触发器的时钟输入，D触发器在时钟上升沿发生状态转换，输出信号等于输入信号。在延时器链中，每个延时器的延时时间为t＝200ps左右，因此每经过一个延时器，计数脉冲相对于OUTA信号会延时200ps。通过对D触发器的编码，就能知道计数脉冲的不对齐部分是低电平还是高电平。当计数脉冲与OUTA信号不对齐部分是低电平时，延时器链中前n1-1延时器是低电平，第n1个延时器是高电平，则说明计数脉冲经过n1个延时器后，计数脉冲的下降沿与OUTA的上升沿对齐，则时间T1＝n1t。当计数脉冲与OUTA信号不对齐部分是高电平时，延时器链中前n1-1延时器是高电平，第n1个延时器是低电平，则说明计数脉冲经过n1个延时器后，计数脉冲的上升沿与OUTA的上升沿对齐，则时间T1＝n1t。同理可以求得T2。

步骤5，将所计算出的发射机和接收机的相位差ΔT_i进行存储和显示，同时还可以将所计算出的发射机和接收机的相位差ΔT_i送入上位机进行同步分析的步骤。

Claims (9)

1.同步时钟相位差测量方法，其特征是包括如下步骤：

步骤1，将采集到的双极性发射机同步时钟信号和双极性接收机同步时钟信号分别转换为单极性发射机同步时钟信号和单极性接收机同步时钟信号；

步骤2，将恒温晶振输出的频率进行倍频后生成计数脉冲信号，该计数脉冲信号的周期为T；

步骤3，对发射机和接收机的相位差进行粗测量；即

步骤3.1，在单极性发射机同步时钟信号和单极性接收机同步时钟信号中，让先到达的时钟周期信号的上升沿作为每个计数周期的计数开始信号，则另一个时钟周期信号即后到达的时钟周期信号的上升沿作为每个计数周期的计数结束信号；

步骤3.2，计算每个计数周期内计数脉冲信号的完整脉冲个数N；

步骤4，对发射机和接收机的相位差进行精测量；即

步骤4.1，对每个计数周期的计数脉冲信号进行量化延时，以使得每个计数周期的计数脉冲信号的第一个完整脉冲的上升沿或者下降沿与先到达的时钟周期信号的上升沿对齐，并记录每个计数周期的计数脉冲信号所经过的延时器个数n₁；

步骤4.2，对每个计数周期的计数脉冲信号进行量化延时，以使得每个计数周期的计数脉冲信号的最后一个完整脉冲的上升沿或者下降沿与后到达的时钟周期信号的上升沿对齐，并记录每个计数周期的计数脉冲信号所经过的延时器个数n₂；

步骤4.3，计算发射机和接收机的相位差△T_i，即

当计数脉冲信号在计数开始信号到来时为低电平，计数结束信号到来时为低电平时，则发射机和接收机的相位差△T_i为

${\mathrm{\ΔT}}_i=NT+(\frac{T}{2}-n_{1}t)-(\frac{T}{2}-n_{2}t)---\left(1\right)$

当计数脉冲信号在计数开始信号到来时为低电平，计数结束信号到来时为高电平时，则发射机和接收机的相位差△T_i为

${\mathrm{\ΔT}}_i=NT+(\frac{T}{2}-n_{1}t)-(T-n_{2}t)---\left(2\right)$

当计数脉冲信号在计数开始信号到来时为高电平，计数结束信号到来时为低电平时，则发射机和接收机的相位差△T_i为

${\mathrm{\ΔT}}_i=NT+(T-n_{1}t)-(\frac{T}{2}-n_{2}t)---\left(3\right)$

当计数脉冲信号在计数开始信号到来时为高电平，计数结束信号到来时为高电平时，则发射机和接收机的相位差△T_i为

△T_i＝NT+(T-n₁t)-(T-n₂t) (4)

式(1)-(4)中，N是完整计数脉冲个数，T是计数脉冲信号的周期，n₁是与先到达的时钟周期信号对齐时、计数脉冲信号所经过的延时器个数，n₂是与后到达的时钟周期信号对齐时、计数脉冲信号所经过的延时器个数，t是延时器的延时时间；

步骤5，将所计算出的发射机和接收机的相位差△T_i进行存储。

2.根据权利要求1所述的同步时钟相位差测量方法，其特征是：还进一步包括对所计算出的发射机和接收机的相位差△T_i进行显示的步骤。

3.根据权利要求1或2所述的同步时钟相位差测量方法，其特征是：还进一步包括对所计算出的发射机和接收机的相位差△T_i送入上位机进行同步分析的步骤。

4.基于权利要求1所述同步时钟相位差测量方法而设计的同步时钟相位差测量***，其特征在于：包括第一单极性转换单元、第二单极性转换单元、恒温晶振、锁相环电路、计数脉冲单元、量化延时单元、加法器和存储器；其中发射机同步时钟信号经第一单极性转换单元后分别连接到计数脉冲单元和量化延时单元的一输入端上，接收机同步时钟信号经第二单极性转换单元后分别连接到计数脉冲单元和量化延时单元的另一输入端上；恒温晶振的输出端与锁相环电路的输入端相连，锁相环电路的输出端分别连接计数脉冲单元和量化延时单元的又一输入端；计数脉冲单元的输出端连接到加法器的一输入端，量化延时单元的输出端连接到加法器的另一输入端，加法器的输出端连接存储器。

5.根据权利要求4所述的同步时钟相位差测量***，其特征在于：所述第一单极性转换单元由导通二极管D1、D2，光耦Opt1、Opt2，与非门NAND1、NAND2，异或门XOR1，上拉电阻R2、R3、R5、R6，以及滤波电容C1、C2组成；双极性的发射机同步时钟信号的正极分为2路，一路经导通二极管D1连接光耦Opt1的输入端正极，另一路连接光耦Opt2的输入端负极；同步时钟信号的负极分为2路，一路经导通二极管D2连接光耦Opt2的输入端正极，另一路连接光耦Opt1的输入端负极；光耦Opt1的输出端正极同时连接与非门NAND1的2个输入端，光耦Opt1的输出端负极连接接地GND；与非门NAND1的2个输入端经上拉电阻R2连接电源正极VCC，与非门NAND1的输出端经上拉电阻R3连接电源正极VCC，与非门NAND1的输出端经滤波电容C1接地GND；与非门NAND1的输出端连接异或门XOR1的一端；光耦Opt2的输出端正极同时连接与非门NAND2的2个输入端，光耦Opt2的输出端负极连接接地GND；与非门NAND2的2个输入端经上拉电阻R5连接电源正极VCC，与非门NAND2的输出端经上拉电阻R6连接电源正极VCC，与非门NAND2的输出端经滤波电容C2接地GND；与非门NAND2的输出端连接异或门XOR2的一端。

6.根据权利要求4所述的同步时钟相位差测量***，其特征在于：所述第二单极性转换单元均由导通二极管D1、D2，光耦Opt1、Opt2，与非门NAND1、NAND2，异或门XOR1，上拉电阻R2、R3、R5、R6，以及滤波电容C1、C2组成；双极性的接收机同步时钟信号的正极分为2路，一路经导通二极管D1连接光耦Opt1的输入端正极，另一路连接光耦Opt2的输入端负极；同步时钟信号的负极分为2路，一路经导通二极管D2连接光耦Opt2的输入端正极，另一路连接光耦Opt1的输入端负极；光耦Opt1的输出端正极同时连接与非门NAND1的2个输入端，光耦Opt1的输出端负极连接接地GND；与非门NAND1的2个输入端经上拉电阻R2连接电源正极VCC，与非门NAND1的输出端经上拉电阻R3连接电源正极VCC，与非门NAND1的输出端经滤波电容C1接地GND；与非门NAND1的输出端连接异或门XOR1的一端；光耦Opt2的输出端正极同时连接与非门NAND2的2个输入端，光耦Opt2的输出端负极连接接地GND；与非门NAND2的2个输入端经上拉电阻R5连接电源正极VCC，与非门NAND2的输出端经上拉电阻R6连接电源正极VCC，与非门NAND2的输出端经滤波电容C2接地GND；与非门NAND2的输出端连接异或门XOR2的一端。

7.根据权利要求4所述的同步时钟相位差测量***，其特征在于：所述量化延时单元由多个延时器组成。

8.根据权利要求4所述的同步时钟相位差测量***，其特征在于：所述存储器的输出端上还接有一显示器。

9.根据权利要求4所述的同步时钟相位差测量***，其特征在于：所述存储器的输出端还与一上位机相连。