CN104067377A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104067377A
CN104067377A CN201380006396.4A CN201380006396A CN104067377A CN 104067377 A CN104067377 A CN 104067377A CN 201380006396 A CN201380006396 A CN 201380006396A CN 104067377 A CN104067377 A CN 104067377A
Authority
CN
China
Prior art keywords
insulating film
semiconductor device
semiconductor substrate
manufacture method
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380006396.4A
Other languages
English (en)
Inventor
程炜涛
天野伸治
冈部好文
志贺智英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN104067377A publication Critical patent/CN104067377A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件的制造方法，包括：施加步骤，向半导体衬底(11)的表面(11a)施加粒子射线和辐射射线的至少之一，在半导体衬底上邻近于所述表面(11a)处形成包括栅极绝缘膜(21)和栅极电极(22)的晶体管；以及退火处理步骤，在施加步骤之后，加热所述半导体衬底(11)从而恢复包含在所述栅极绝缘膜(21)和栅极电极(22)中的晶体缺陷。此外，制造方法包括预退火处理步骤，用于在施加步骤前将包含在栅极绝缘膜(21)和栅极电极(22)中的氢分子和水分子的含量减小到预定浓度。在由这个方法制造的半导体器件中，将存在于栅极绝缘膜(21)中的热稳定缺陷的浓度减小到预定浓度。

Description

半导体器件及其制造方法
相关申请的交叉引用
本公开内容基于于2012年1月23日提交的日本专利申请No.2012-11127和于2012年12约24日提交的No.2012-280404，其公开内容在此通过引用并入本文中。
技术领域
本公开内容涉及一种半导体器件的制造方法，其包括为了寿命控制施加辐射射线和粒子射线的至少之一的步骤，以及由该方法制造的半导体器件。
背景技术
近年来，为了节能已经将具有低功耗的开关器件用于工业设备或家庭电气装置中。作为这样的开关器件，已知了MOS型场效应晶体管(MOSFET)。
由于在高频使用MOSFET，通过执行寿命控制来调整开关速度。寿命控制的方法的示例是诸如铂的重金属的扩散，诸如电子射线的粒子射线的施加，和诸如伽马射线的辐射射线的施加。在使用施加粒子射线的方法或施加辐射射线的方法时，作为目标，晶体缺陷出现在半导体衬底中，导致电子和空穴的俘获。因此，与不施加粒子射线的情况相比，增强了少数载流子的消减，可以缩短寿命。因而，可以通过调整粒子射线的类型、施加粒子射线的能量和施加粒子射线的强度来控制寿命。
但当施加粒子射线或辐射射线时，增大了在栅极绝缘膜与半导体衬底之间的分界面的空穴陷阱能级，因此降低了阈值电压。在施加粒子射线或辐射射线厚，为了寿命控制，在不恢复形成于半导体衬底中的缺陷的温度执行热处理过程，例如在从300到400摄氏度(℃)的温度。借助这个过程，在栅极绝缘膜中不稳定的陷阱能级消失，因此增大了阈值电压。
但因为在施加步骤中产生的陷阱在这个热处理温度不能完全消失，难以将阈值电压升高到施加步骤前的程度。这是因为随着与由施加步骤切割的栅极氧化物膜中的Si-Si键相互作用，氢离子或氢基由于包含在由粒子射线或辐射射线分解的元素中的氢或水分子而产生，且产生了大量空穴陷阱，所述空穴陷阱在晶体缺陷中相对稳定。
专利文献1和2说明了一种方法，通过预先将掺杂到半导体衬底(具体地，沟道区)的杂质的浓度设定为较高程度，在施加粒子射线或辐射射线之前将阈值电压增大到高于期望电压。即通过将沟道区的杂质浓度设定为较高程度来相对于由施加步骤引起的阈值电压的减小量补偿施加步骤后由于热处理引起的阈值电压的增大的不足。
现有技术文献
专利文献
专利文献1：JP 2002-184986 A(对应于美国专利申请公开No.2002/0109183A1)
专利文献2：JP 2000–200792 A
发明内容
在专利文献1、2的方法中，阈值电压中的变化可能增大，由于沟道区的浓度中的增大。此外，存在开关损耗增大的可能性。
鉴于前述问题而作出了本公开内容，它是本公开内容的目的，在制造半导体器件的方法中，其中施加粒子射线和辐射射线的至少之一用于寿命控制，以确保在不增大半导体衬底的杂质浓度的情况下，阈值电压处于施加粒子射线和辐射射线的至少之一之前的程度。此外，本公开内容的目的是提供一种半导体器件，其确保阈值电压处于施加粒子射线和辐射射线的至少之一之前的程度。
根据本公开内容的第一方面，一种半导体器件的制造方法包括：元件形成步骤，在与半导体衬底的表面邻近处形成包括在半导体衬底上的晶体管的元件，所述晶体管具有栅极绝缘膜和栅极电极；施加步骤，在元件形成步骤后，向所述半导体衬底的表面施加粒子射线和辐射射线之一；以及退火处理步骤，在施加步骤后，加热所述半导体衬底以便恢复包含在所述栅极绝缘膜和栅极电极中的晶体缺陷。上述方法进一步包括预退火处理步骤，在施加步骤前，加热所述半导体衬底，从而减小包含在栅极绝缘膜和栅极电极中的氢分子和水分子的含量。
通过使用这个半导体器件的制造方法，可以在施加步骤前，减小包含在栅极绝缘膜和栅极电极中的氢分子或水分子的数量，在施加步骤中，为了寿命控制的目的施加粒子射线或辐射射线。因此，在由施加步骤产生的缺陷中，可以减小对在施加步骤后执行的退火处理步骤稳定的空穴陷阱的成分。即可以极大地减少由于施加步骤而在栅极绝缘膜中产生的稳定空穴陷阱。因而，仅借助退火处理步骤就可以几乎恢复包含在栅极绝缘膜中的缺陷，从而可以将阈值电压恢复到施加步骤前的程度。换句话说，可以借助在施加后执行的退火处理步骤恢复阈值电压，而无需预先将确定阈值电压的半导体衬底的杂质浓度设定为较高程度。
根据本公开内容的第二方面，借助预退火处理步骤，使得包含在栅极绝缘膜和栅极电极中的氢分子和水分子的含量小于6x1021cm-3。
发明人通过计算机***实了阈值电压的偏移量取决于氢分子和水分子的含量(参见图8“实施发明的实施例”，稍后将说明其)。阈值电压的偏移量是在施加步骤与退火处理步骤前阈值电压的差。在此情况下，由于使得包含在栅极绝缘膜和栅极电极中的氢分子和水分子的含量小于6x1021cm-3，与含量等于或大于6x1021cm-3的条件相比，可以有效地减小阈值电压的偏移量。
根据本公开内容的第三方面，借助预退火处理步骤使得包含在栅极绝缘膜和栅极电极中的氢分子和水分子的含量等于或小于1x1021cm-3。
根据阈值电压的偏移电压取决于氢含量的特性(图8)，它是通过发明人的仿真获得的，当使得氢分子和水分子的含量等于或小于1x1021cm-3时，可以使得阈值电压的偏移量基本上为零。即由于施加步骤而在栅极绝缘膜中产生的晶体缺陷可以通过施加后的退火处理步骤恢复。
根据本公开内容的第四方面，在半导体器件的制造方法中，包括晶体管的元件是绝缘栅双极型晶体管(下文中称为IGBT)。根据本公开内容的第五方面，在半导体器件的制造方法中，包括晶体管的元件是双扩散MOS晶体管(下文中称为DMOS)。
根据本公开内容的第六方面，在半导体器件的制造方法中，包括晶体管的元件是具有阻挡金属层的元件。
由于用于元件中的阻挡金属层，通常可以使用与用于布线中的铝或铜具有强亲和力的金属材料。在具有阻挡金属层的元件中，包含在阻挡金属层中的氢在栅极绝缘膜中扩散，由于借助粒子射线或辐射射线的辐射，扩散的氢变为氢离子或氢基。此外，这个氢离子或氢基与已经切入绝缘膜中的键相互作用，从而在栅极绝缘膜中产生稳定的空穴陷阱。在将上述的半导体器件的制造方法用于具有阻挡金属层的元件时，在施加粒子射线或辐射射线之前，可以减小包含在栅极绝缘膜和栅极电极中的氢分子或水分子的含量。借此，在由于施加步骤而产生的缺陷中，可以减小对在施加步骤后执行的退火处理步骤稳定的空穴陷阱成分。即可以使得由于施加步骤而产生的大部分缺陷成为对退火处理步骤不稳定的缺陷。因此，仅借助退火处理步骤就可以修复在栅极绝缘膜和栅极电极中的缺陷，因而可以将元件的阈值电压恢复到施加步骤前的程度。
根据本公开内容的第七方面，阻挡金属层是基于钛的化合物。
基于钛的化合物用于阻挡金属层，但具有氢的高阻塞能力。在将基于钛的化合物用于阻挡金属层时，由于阻塞的氢而产生稳定的空穴陷阱。在使用上述的半导体器件的制造方法时，即使在使用具有氢的高阻塞量的阻挡金属层的情况下，仅借助退火处理步骤也可以修复包含在栅极绝缘膜和栅极电极中的缺陷。即可以将元件的阈值电压恢复到施加步骤前的程度。
根据本公开内容的第八方面，在预退火处理步骤后保持在其中形成元件的半导体衬底处于真空或惰性气体中，直至施加步骤完成。
在此情况下，在直至施加步骤完成的过程中，可以保持减小氢分子或水分子在元件(例如栅极绝缘膜或栅极电极)中的数量的状态。同样在施加步骤中，可以减小氢分子和/或水分子在元件中的扩散。因此，可以减小氢分子和水分子在元件中的总含量，在由于施加步骤而产生的缺陷中，可以减少稳定空穴陷阱的产生。相应地，可以仅借助退火处理步骤修复在栅极绝缘膜和栅极电极中的缺陷，由此可以将元件的阈值电压恢复到施加步骤前的程度。
根据本公开内容的第九方面，在半导体器件的制造方法中，元件形成步骤包括中间层绝缘膜形成步骤，在半导体衬底的表面上形成中间层绝缘膜，以覆盖栅极绝缘膜和栅极电极。在元件形成步骤后执行预退火处理步骤。在预退火处理步骤后，将半导体衬底保持在真空或惰性气体中，直至施加步骤完成。在施加步骤后，执行阻挡金属形成步骤，在中间层绝缘膜上形成阻挡金属层，并执行布线形成步骤，在阻挡金属层上形成布线。
在这个半导体器件的制造方法中，执行预退火处理步骤，从而减小包含在形成元件的组件中的至少栅极绝缘膜、栅极电极和中间层绝缘膜中的氢分子和水分子的总含量。在真空或惰性气体中执行施加步骤。借此，在由于施加步骤而产生的缺陷中，可以减少对在施加步骤后执行的退火处理步骤稳定的空穴陷阱的成分。在施加步骤后形成的包含在阻挡金属层和布线中的氢分子或水分子不会导致稳定的空穴陷阱，除非在阻挡金属形成步骤和布线形成步骤后施加粒子射线或辐射射线。即，即使将包含大量氢分子或水分子的氢阻塞金属用作阻挡金属层，也可以减小效果。因此，可以仅借助退火处理步骤修复在栅极绝缘膜中的缺陷，从而可以将元件的阈值电压恢复到施加步骤前的程度。
根据本公开内容的第十方面，在半导体器件的制造方法中，元件形成步骤包括中间层绝缘膜形成步骤，在半导体衬底的表面上形成中间层绝缘膜，以覆盖栅极绝缘膜和栅极电极。在元件形成步骤后执行预退火处理步骤。在预退火处理步骤后，在真空或惰性气体中，执行阻挡金属形成步骤，在中间层绝缘膜上形成阻挡金属层，并执行布线形成步骤，在阻挡金属层上形成布线。此后，在真空或惰性气体中，执行施加步骤。
在阻挡金属形成步骤和布线形成步骤后执行施加步骤的情况下，当在真空或惰性气体中执行这三个步骤时，可以减小包含在栅极绝缘膜、栅极电极、中间层绝缘膜和阻挡金属层中的氢分子和水分子的总含量。此外，当在氢分子和水分子的总含量较小的状态中执行辐射射线或粒子射线的时间时，减少了稳定空穴陷阱的产生。因此，可以仅借助退火处理步骤修复栅极绝缘膜的缺陷，可以将元件的阈值电压恢复到施加步骤前的程度。
根据本公开内容的第十一方面，半导体器件包括半导体衬底，在所述半导体衬底中形成包括具有栅极电极和栅极绝缘膜的晶体管的元件，且在所述半导体衬底中，栅极绝缘膜中的稳定空穴陷阱的密度等于或小于3x1011cm-3。
由于施加粒子射线或辐射射线以执行元件的寿命控制而在栅极绝缘膜中产生的空穴陷阱导致元件的阈值电压的减小。在空穴陷阱中，借助分解氢分子或水分子而产生的氢离子或氢基导致稳定的陷阱能级。稳定的空穴陷阱对为了恢复阈值电压而执行的热处理是稳定的，不能由不改变受控制的寿命的热处理修复。即，作为上述的半导体，通过减小栅极绝缘膜中稳定空穴陷阱的密度可以增大仅借助在施加粒子射线或辐射射线后执行的热处理就可以修复的晶体缺陷的比率。即，仅借助热处理就可以恢复阈值电压。发明人通过计算机***实了阈值电压的偏移量取决于稳定空穴陷阱的密度的特性(参见图9“实施发明的实施例”，稍后将说明其)。根据计算机仿真，阈值电压的偏移量随稳定空穴陷阱的密度的减小而降低，并变为接近于零。具体地，当栅极绝缘膜中稳定空穴陷阱的密度等于或小于3x1011cm-3时，易于恢复阈值电压。如上所述，稳定空穴陷阱对为了恢复阈值电压而执行的热处理稳定，因而密度很难由于热处理而改变。换句话说，栅极绝缘膜中稳定空穴陷阱的密度等于或小于3x1011cm-3表示在施加粒子射线或辐射射线之前栅极绝缘膜中氢分子或水分子的浓度等于或小于预定浓度。
根据本公开内容的第十二方面，包括晶体管的元件是IGBT。根据本公开内容的第十三方面，包括晶体管的元件是DMOS。
附图说明
依据以下参考附图的详细说明，本公开内容的以上及其他目的、特征和优点会变得更为明显，在附图中：
图1是示出根据第一实施例的半导体器件的示意性结构的横截面图；
图2是用于示出扩散层形成步骤和栅极形成步骤的横截面图；
图3是用于示出预退火处理步骤的横截面图；
图4是用于示出施加步骤的横截面图；
图5是用于示出阻挡金属形成步骤和布线形成步骤的横截面图；
图6是示出在执行预退火处理步骤的情况与不执行预退火处理步骤的情况之间的晶体缺陷的活化能的差的曲线图；
图7是示出集电极电流Ic取决于栅极电压Vg的特性的曲线图；
图8是示出阈值电压Vth的偏移量取决于氢分子和水分子的含量的特性的曲线图；
图9是示出阈值电压Vth的偏移量取决于稳定空穴陷阱密度的特性的曲线图；
图10是用于示出根据第二实施例的阻挡金属形成步骤和布线形成步骤的横截面图；以及
图11是用于示出施加步骤的横截面图。
具体实施方式
用于实施本发明的实施例
下文中将参考附图来说明本公开内容的实施例。应当注意，在附图中，以相同的参考标记标明相同或等效的部分。
(第一实施例)
在本实施例中，将说明一种用于制造作为元件的IGBT的方法，所述元件包括具有栅极绝缘膜和栅极电极的晶体管。
首先，将参考图1来说明根据本实施例的半导体器件的示意性结构。
根据本实施例的半导体器件10具有垂直型绝缘栅双极型晶体管(IGBT)，所述垂直型绝缘栅双极型晶体管具有沟槽栅极结构。在本实施例中，如图1所示的，半导体衬底11使用n导电类型(n-)单晶体硅衬底，其包含作为主成分的硅，并具有1x1014cm-3的杂质浓度。在半导体衬底11的主表面11a上形成具有2x1017cm-3的杂质浓度的p导电类型(p)沟道层12。在沟道层12中，选择性地形成沟槽20，以穿过沟道层12并在预定方向上延伸(在本实施例中，在垂直于纸面的方向上)。以如下方式形成具有沟槽栅极结构的多个栅极电极22，以使得在沟槽20的壁面上形成栅极绝缘膜21，并且通过栅极绝缘膜21将导电材料(例如，具有约1x1020cm-3的杂质浓度的多晶硅)填充到沟槽20中。每一个栅极电极22都在沟槽20的长度方向上延伸。在垂直于长度方向的方向上以预定间距重复形成栅极电极22。借助以如所述的条纹图案布置的栅极电极22，将沟道层12分为多个区域，所述多个区域布置在与栅极电极22的延伸方向垂直的方向上并彼此电气隔离。
在与主表面11a邻近的沟道层12的表面层中，在栅极绝缘膜21的侧表面上的部分处选择性地形成n导电类型(n+)发射极区13，作为杂质浓度高于半导体衬底11的杂质浓度的区域。发射极区13的杂质浓度约为1x1020cm-3。此外，在邻近沟槽20之间和邻近发射极区13之间的区域中形成p导电类型(p+)基极触点区14。基极触点区14的杂质浓度约为1x1020cm-3。
在半导体衬底11的主表面11a上选择性地形成中间层绝缘膜23，用于电气隔离稍后将描述的布线30以及栅极电极22。沿栅极电极22的延伸方向形成中间层绝缘膜23，以覆盖栅极绝缘膜21和栅极电极22。
以如下方式在半导体衬底11的主表面11a上形成布线30，以使得布线30与未示出的栅极布线电气隔离并覆盖中间层绝缘膜23和发射极区13及基极触点区14，所述中间层绝缘膜23和发射极区13及基极触点区14从主表面11a露出。在布线30与中间层绝缘膜23、发射极区13及基极触点区14之间形成阻挡金属层31，以便改进布线30与主表面11a的连接特性。即布线30通过阻挡金属层31电连接到发射极区13和基极触点区14。在本实施例中，布线30和阻挡金属层31组成IGBT的发射极电极。在本实施例中，作为用于形成布线30和阻挡金属层31的材料，例如可以分别使用铝和钛。在本实施例中，借助稍后说明的制造方法使得包含在栅极绝缘膜21中的稳定空穴陷阱的密度约为1x1011cm-3。
另一方面，在与主表面11a相对的半导体衬底11的背面11b的表面层中形成n导电类型(n)缓冲层15和p导电类型(p+)集电极层16。集电极层16在背面11b上露出，集电极电极32形成于整个背面11b上。在本实施例中，缓冲层15的杂质浓度约为3x1016cm-3，集电极层16的杂质浓度约为1x1018cm-3。此外，例如使用铝作为形成集电极电极32的材料。
应当注意，稳定空穴陷阱是由于氢离子或氢基与Si-Si键相互作用而产生的晶格缺陷，所述Si-Si键是以辐射射线等照射而切割的。关于以这个机制产生的稳定空穴陷阱，修复它所需的能量(活化能)高于约0.64eV。(文献：Submicron device II，作者Mitsumasa Koyanagi，第53页，Maruzen)。
接下来，将参考图1-5来说明本实施例的制造方法。
首先，执行扩散层形成步骤和栅极形成步骤。如图2所示的，将诸如硼的杂质掺杂到半导体衬底11的主表面11a的表面层中，以形成p型沟道层12。随后，从邻近于主表面11a的半导体衬底11的表面形成沟槽20，以穿过沟道层12并在预定方向上延伸。此外，例如以氧化硅(SiO2)在沟槽20的内壁上形成栅极绝缘膜21。此后，通过例如填充掺杂的多晶硅在沟槽20的内部形成栅极电极22。此外，通过在邻近沟槽20之间的区域中掺杂硼等来形成基极触点区14。通过掺杂诸如磷的杂质形成多个n+型发射极区13，以使得发射极区13在垂直于沟槽20的延伸方向的方向上邻接在沟槽20的侧表面上，并在沟道层12的表面层上在沟槽20的延伸方向上延伸。形成沟槽20和发射极区13的顺序不限于上述顺序。即可以如下形成沟槽20和发射极区13：在邻近基极触点区14之间的区域中形成发射极区13，以从主表面11a露出并由沟道层12围绕；随后形成沟槽20以穿过发射极区13和沟道层12；且此后形成栅极绝缘膜21和栅极电极22。
接下来，执行中间层绝缘膜形成步骤。如图2所示的，形成中间层绝缘膜23以覆盖栅极绝缘膜21和栅极电极22。沿沟槽20的延伸方向形成中间层绝缘膜23。
在本实施例中，上述步骤对应于元件形成步骤。
接下来，执行预退火处理步骤，从而从栅极绝缘膜21和栅极电极22提取氢或水。如图3所示的，将经过了元件形成步骤的半导体衬底11放置在加热炉100中。在氮气中在380℃到550℃的温度(在本实施例中，例如约380℃)将半导体衬底11加热约一小时。应当注意，预退火处理步骤可以借助灯加热方法来执行。
接下来，执行施加步骤，用于元件的寿命控制。如图4所示的，紧接着预退火处理步骤后，将半导体衬底11放置在真空室200中。向半导体衬底11的主表面11a施加电子射线100，同时将真空室200保持在约1x10-6Pa到1Pa(在本实施例中，例如约1x10-5Pa)的真空度。电子射线300的吸收剂量优选地从40kGy到100kGy，并且在本实施例中例如可以是40kGy。
接下来，执行阻挡金属形成步骤。如图5所示的，形成阻挡金属层31以覆盖从主表面11a露出的发射极区13和基极触点区14，同时与未示出的栅极布线电气隔离。作为形成阻挡金属层31的材料，如上所述的，可以使用氮化钛。阻挡金属层31可以借助溅射技术来累积。
接下来，执行布线形成步骤。如图5所示的，形成布线30以覆盖阻挡金属层31。作为形成布线30的材料，如上所述的，可以使用铝。布线30可以借助溅射技术来累积。
接下来，如图1所示的，执行在与主表面11a相对的半导体衬底11的背面11b上形成缓冲层15、集电极层16和集电极电极32的步骤。首先，通过从背面11b研磨使得半导体衬底11减薄。随后，通过从背面11b掺杂磷等形成缓冲层15。此后，通过从背面11b掺杂硼等形成集电极层16。集电极层16从背面11b露出。此外，通过借助溅射技术在整个背面11b上累积铝等来形成集电极电极32。
尽管没有示出，最后执行退火处理步骤，从而修复由于施加步骤而在栅极绝缘膜21和栅极电极22中产生的晶体缺陷。通过将半导体衬底11放置在加热炉100中(类似于预退火处理步骤)以及通过在加热炉100中在氮气中在300℃到400℃的温度(在本实施例中，例如约330℃)将半导体衬底11加热约一小时来执行热处理器步骤。
借助上述步骤，制作如图1所示的本实施例的半导体器件10。
接下来，将参考图6－9来说明根据本实施例的半导体器件10的效果和半导体器件10的制造方法。
根据本实施例的半导体器件10的制造方法的特征部分在于在将电子射线施加到半导体衬底11的施加步骤之前执行预退火处理步骤。通过执行预退火处理步骤，可以减小作为由于施加步骤而在栅极绝缘膜21中产生的晶体缺陷的热稳定空穴陷阱的比率。
发明人研究了执行预退火处理步骤的情况下的与不执行预退火处理步骤的情况下的栅极绝缘膜21中存在的晶体缺陷的活化能，并获得如图6所示的结果。图6是直线对数图，其中，水平轴表示退火处理步骤的热处理温度的倒数，垂直轴表示相对于从初始阈值电压到退火处理步骤后的阈值电压的变化率(ΔVt-ΔVtshift)，在不执行退火处理步骤的情况下的阈值电压的变化率(ΔVt)。在图6的曲线图中，线的梯度对应于活化能。根据曲线图，会意识到，在不执行预退火处理步骤时存在的具有1.45eV活化能的晶体缺陷在执行预退火处理步骤的情况下难以存在。与不执行预热处理的情况下存在的晶体缺陷相比，在执行预退火处理步骤的情况下存在的具有0.68eV活化能的晶体缺陷(对应于上述具有0.64eV活化能的缺陷)在较低温度在数量上可以减小。即借助退火处理步骤可以易于恢复晶体缺陷。
如上所述，在预退火处理步骤之后执行施加步骤，并随后执行退火处理步骤的情况下，可以恢复在栅极绝缘膜21中产生的几乎所有晶体缺陷。因而，可以将阈值电压恢复到基本上等于施加步骤前的程度的程度。因此，在借助上述方法制造的半导体器件10中，在栅极绝缘膜21中的热稳定缺陷的密度低于不执行预退火处理步骤的情况下的密度。
下文中将说明详细机制。
将参考图7说明在施加步骤之前不执行预退火处理步骤的情况下的阈值电压Vth的变化。图7指示了相对于施加到栅极电极22的栅极电压Vg的流入集电极电极32中的集电极电流Ic的变化(I-V特性)。单点划线(图7中的A)是不执行预退火处理步骤和施加步骤情况下制造的IGBT的I-V特性。即，这个特性曲线A的阈值电压对应于施加步骤前的I阈值电压Vth1。双点划线(图7中的B)是无预退火处理步骤、有施加步骤的情况下制造的IGBT的I-V特性。即，特性曲线B的阈值电压对应于施加步骤后的阈值电压Vth2。实线(图7中的C)是通过在无预退火处理步骤情况下执行施加步骤，并在施加步骤后执行退火处理步骤而制造的IGBT的I-V特性。即，特性曲线C的阈值电压对应于在施加步骤后执行退火处理步骤的情况下的阈值电压Vth3。因此，上述阈值电压Vth的偏移量对应于Vth3-Vth1。
通过执行施加步骤在沟道层12中产生晶体缺陷。由于可以改变栅极绝缘膜21与沟道层12的陷阱能级(可以增大俘获载流子的能级)，可以控制载流子的寿命。另一方面，在栅极绝缘膜21中也产生晶体缺陷。因此，阈值电压Vth减小(从Vth1变为Vth2)，如图7所示的。
在施加步骤前不执行预退火处理步骤的情况下，元件，具体地，栅极绝缘膜21和栅极电极22在施加步骤期间处于包含大量氢分子和水分子的状态中。因此，这些分子由电子射线分解，因而可以产生氢离子或氢基。这个氢离子或氢基与被切割且存在于栅极绝缘膜21中的Si-Si键相互作用，导致稳定空穴陷阱。这个稳定空穴陷阱是热稳定的，不能由退火处理步骤的大致温度修复(300℃到400℃)。因此，尽管阈值电压Vth可以恢复到某程度(从Vth2变为Vth3)，由于热不稳定晶体缺陷在退火处理步骤中被修复，但阈值电压Vth无法恢复到施加步骤之前的程度，即Vth1。
如上所述，阈值电压Vth(Vth3-Vth1＝/0)的偏移的主要原因是包含在栅极绝缘膜21和栅极电极22中的氢分子和水分子。当通过在向半导体衬底11施加电子射线的施加步骤之前执行预退火处理步骤来减小氢分子和水分子的浓度时，可以减小阈值电压Vth的偏移量。
发明人通过计算机***实了阈值电压Vth相对于包含在栅极绝缘膜21和栅极电极22中的氢分子和水分子的含量的偏移量。图8示出了计算机仿真的结果，指示随着氢分子和水分子的含量的降低，阈值电压的偏移量减小。仿真结果指示当使得含量低于6x1021cm-3时，可以有效地减小阈值电压的偏移量。此外，仿真结果指示当使得含量等于或小于1x1021cm-3时，可以使得阈值电压的偏移量基本上为零。
发明人还通过计算机***实了阈值电压Vth相对于制造的IGBT的栅极绝缘膜21中存在的稳定空穴陷阱的密度的偏移量。图9示出了计算机仿真的结果，指示随着稳定空穴陷阱的密度降低，阈值电压的偏移量减小。仿真结果指示当使得稳定空穴陷阱的密度等于或小于3x1011cm-3时，可以有效地减小阈值电压的偏移量。
如上所述，在根据本实施例的半导体器件10的制造方法中，在不将掺杂在半导体衬底11中的杂质的浓度设定为较高程度的情况下，可以确保施加前的阈值电压。在由这个方法制造的半导体器件10中，减小了由于杂质的剂量中的增大引起的阈值电压的变化。
(第二实施例)
在第一实施例中，说明了在预退火处理步骤后立即执行施加步骤的示例。另一方面，在本实施例中，在预退火处理步骤之后，在阻挡金属形成步骤和布线形成步骤后执行施加步骤的示例。
首先，将参考图1-3、10和11说明根据本实施例的半导体器件10的制造方法。
首先，如图2所示的，执行扩散层形成步骤、栅极形成步骤和中间层绝缘膜形成步骤。这些步骤预第一实施例中的相同，因而省略了其详细说明。在本实施例中，这些步骤对应于元件形成步骤。
接下来，如图3所示的，执行预退火处理步骤。预退火处理步骤也与第一实施例的预退火处理步骤相同，因而省略了其详细说明。
接下来，执行阻挡金属形成步骤。在本实施例中，如图10所示的，在紧接着预退火处理步骤后，将半导体衬底11放置在真空室200中。在保持真空室200的内部在约1x10-6Pa到1Pa(在本实施例中，例如约1x10-5Pa)的真空度的同时，借助溅射技术形成阻挡金属层31，以覆盖中间层绝缘膜23和发射极区13及基极触点区14，它们从主表面11a露出。同样在本实施例中，作为形成阻挡金属层的材料，可以使用氮化钛。
接下来，执行布线形成步骤。在本实施例中，如图10所示的，在阻挡金属形成步骤后，在将半导体衬底11保持在真空室200中的状态中形成布线30。作为形成布线30的材料，类似于第一实施例，可以使用铝。可以借助溅射技术来累积铝。
接下来，执行施加步骤。如图11所示的，在阻挡金属形成步骤和布线形成步骤后，在真空室200内部向半导体衬底11的主表面11a施加电子射线300。电子射线的吸收剂量优选地从40kGy到100kGy，在本实施例中例如是40kGy。
此后，在与主表面11a相对的半导体衬底11的背面11b上执行形成缓冲层15、集电极层16和集电极电极32的步骤，随后执行退火处理步骤。这些步骤与第一实施例的步骤相同，因而省略了它们的详细说明。
通过上述步骤，可以制造如图1所示的半导体器件10。
接下来，将说明本实施例的半导体器件10的效果和半导体器件10的制造方法。
与在预退火处理步骤之后立即执行施加步骤的第一实施例不同，按照本实施例的半导体器件10的制造方法，可以在预退火处理步骤后执行阻挡金属形成步骤和布线形成步骤，随后在阻挡金属形成步骤和布线形成步骤后可以执行施加步骤。以此方式，按照本实施例，当在预退火处理步骤与施加步骤之间执行另一个步骤时，优选地在真空或惰性气体中执行该步骤。
在阻挡金属形成步骤中，当在真空或惰性气体中执行借助溅射技术的氮化钛层的形成时，可以形成包含少量氢分子或水分子的阻挡金属层31。同样在布线形成步骤中，当在真空或惰性气体中执行借助溅射技术的铝布线的形成时，可以形成包含少量氢分子或水分子的布线30。因此，可以减少从阻挡金属层31和布线30扩散到栅极绝缘膜21和栅极电极22的氢分子或水分子的数量。因此，在施加步骤中，栅极绝缘膜21中的氢分子或水分子不太可能由电子射线分解，并变为离子或自由基(radical)。因此，可以减少热稳定空穴陷阱的产生。此外，可以通过执行退火处理步骤几乎完全恢复已经借助施加步骤减小的阈值电压Vth。
(第三实施例)
在上述每一个的实施例中，说明了包括具有栅极绝缘膜和栅极电极的晶体管的元件是具有沟槽栅极结构的垂直IGBT的示例。但包括晶体管的元件不限于IGBT。例如，包括晶体管的元件可以是具有沟槽栅极结构的垂直型双扩散MOS(下文中称为DMOS)。
尽管没有示出，但相对于第一实施例或第二实施例中所示的IGBT的结构(图1)，本实施例的半导体器件10被配置为使得集电极层16不形成，且缓冲层15在半导体衬底11的背面11b上露出。在这个结构中，第一实施例或第二实施例的布线30起到在源极侧上的布线的作用(源极电极)，且集电极电极32起到漏极侧上的电极的作用(漏极电极)。
关于制造方法，可以使用第一实施例或第二实施例中所示的方法。可以不形成集电极层16，而可以形成缓冲层15，以在半导体衬底11的背面11b上露出。
本实施例的半导体器件10的效果及其制造方法与上述的每一个实施例的相同，因而省略了其详细说明。
(其他实施例)
在上文中说明了本公开内容的实施例。但本公开内容不限于上文中所述的实施例，而可以在不脱离本公开内容的要旨的情况下，通过以各种方式修改实施例来实施。
在第一实施例中，说明了在施加步骤后，在阻挡金属形成步骤和布线形成步骤后执行退火处理步骤的示例。但可以在任何时机执行退火处理步骤，只要在施加步骤后执行就可以。
在上文所述的每一个实施例中，说明了在预退火处理步骤后，将半导体衬底保持在真空或惰性气体中，直至施加步骤完成的示例。但并非总是必须将半导体衬底保持在真空或惰性气体中。优选地在包含较少氢分子或水分子的环境下，在预退火处理步骤后，直至施加步骤完成执行处理。
在上文所述的每一个实施例中，说明了在预退火处理步骤后，将半导体衬底保持在真空中，直至施加步骤完成的示例。但示例不限于在真空中执行，而可以在诸如氮气或氩气的惰性气体中执行。
在上文所述的每一个实施例中，说明了形成阻挡金属层的材料是氮化钛的示例。但阻挡金属层的材料不限于氮化钛，而可以是钛钨(TiW)或氮化钽(TaN)。
在上文所述的每一个实施例中，作为示例说明了具有阻挡金属层的结构。但结构不限于上文所述的示例，本公开内容可以用于不具有阻挡金属层的结构。
在上文所述的每一个实施例中，作为在施加步骤中施加的粒子射线或辐射射线的示例，施加了电子射线。但在施加步骤中施加的射线不限于电子射线。例如，可以使用诸如氦射线或中子射线的粒子射线，或者诸如伽马射线或X射线的辐射射线。
在上文所述的每一个实施例中，说明了包括具有栅极绝缘膜和栅极电极的晶体管的元件具有沟槽栅极结构的示例。这个元件不限于沟槽栅极类型。例如，元件可以是具有平面栅极结构的IGBT或DMOS。
在上文所述的每一个实施例中，包括具有栅极绝缘膜和栅极电极的晶体管的元件是垂直型元件。但这个元件不限于垂直型元件。例如，元件可以是横向型IGBT或DMOS。
此外，元件不限于在上文所述的每一个实施例中举例说明的IGBT或DMOS。即，本公开内容可以用于具有在半导体衬底的电极之间流动的电流由施加到具有栅极绝缘膜的栅极电极的电压控制的结构的元件，它是所谓的CMOS结构。
而且，本公开内容可以不限于在半导体衬底中单独形成IGBT或DMOS的示例。具体地，本公开内容可以适合于在相同半导体衬底中形成IGBT和二极管(续流二极管：FWD)的结构，它是所谓的RC-IGBT。在RC-IGBT中，He射线通常施加到在其上形成IGBT的栅极绝缘膜的半导体衬底的表面，以便减小FWD的DC损耗。因此，易于在IGBT的栅极绝缘膜中产生晶体缺陷。因而当本公开内容用于RC-IGBT时，可以有效地恢复栅极绝缘膜中的晶体缺陷。即，可以减小IGBT的阈值电压Vth的偏移量，并可以减小FWD的DC损耗。

Claims (13)

1.一种半导体器件的制造方法，包括：
元件形成步骤，所述元件形成步骤在与半导体衬底(11)的表面(11a)邻近处形成包括晶体管的元件，所述晶体管具有栅极绝缘膜(21)和栅极电极(22)；
施加步骤，所述施加步骤从与所述表面(11a)邻近的一侧向所述半导体衬底(11)施加粒子射线和辐射射线的至少之一，所述施加步骤在所述元件形成步骤之后；
退火处理步骤，所述退火处理步骤加热所述半导体衬底(11)，从而恢复包含在所述栅极绝缘膜(21)和所述栅极电极(22)中的晶体缺陷，所述退火处理步骤在所述施加步骤之后，所述制造方法的特征在于，包括：
预退火处理步骤，所述预退火处理步骤加热所述半导体衬底(11)，从而减小包含在所述栅极绝缘膜(21)和所述栅极电极(22)中的氢分子和水分子的含量，所述预退火处理步骤在所述施加步骤之前。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，借助所述预退火处理步骤，使得所述含量小于6x1021cm-3。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于，借助所述预退火处理步骤，使得所述含量等于或小于1x1021cm-3。
4.根据权利要求1至3中任意一项所述的半导体器件的制造方法，其特征在于，所述元件是绝缘栅双极型晶体管。
5.根据权利要求1至3中任意一项所述的半导体器件的制造方法，其特征在于，所述元件是双扩散MOS晶体管。
6.根据权利要求1至5中任意一项所述的半导体器件的制造方法，其特征在于，所述元件具有阻挡金属层(31)。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述阻挡金属层(31)是钛化合物。
8.根据权利要求1至7中任意一项所述的半导体器件的制造方法，其特征在于，在所述预退火处理步骤之后且直至所述施加步骤完成，将在其中已形成元件的所述半导体衬底(11)保持在真空或惰性气体中。
9.根据权利要求7所述的半导体器件的制造方法，其特征在于，
所述元件形成步骤包括中间层膜形成步骤，所述中间层膜形成步骤在所述半导体衬底(11)的表面(11a)上形成中间层绝缘膜(23)，以覆盖所述栅极绝缘膜(21)和所述栅极电极(22)，
在所述元件形成步骤之后执行所述预退火处理步骤，并且
在所述预退火处理步骤之后且直至所述施加步骤完成，将所述半导体衬底(1)保持在真空或惰性气体中，所述制造方法进一步包括：
在所述中间层绝缘膜(23)上形成阻挡金属层(31)的阻挡金属形成步骤以及在所述阻挡金属层上形成布线(30)的布线形成步骤，所述阻挡金属形成步骤和所述布线形成步骤在所述施加步骤之后。
10.根据权利要求7所述的半导体器件的制造方法，其特征在于，
所述元件形成步骤包括中间层膜形成步骤，所述中间层膜形成步骤在所述半导体衬底(11)的表面(11a)上形成中间层绝缘膜(23)，以覆盖所述栅极绝缘膜(21)和所述栅极电极(22)，并且
在所述元件形成步骤后执行所述预退火处理步骤，所述制造方法进一步包括：
在所述预退火处理步骤之后，在真空或惰性气体中，在所述中间层绝缘膜(23)上形成阻挡金属层(31)的阻挡金属形成步骤以及在阻挡金属层(31)上形成布线(30)的布线形成步骤，其中
在所述布线形成步骤之后，在真空或惰性气体中执行所述施加步骤。
11.一种半导体器件，包括：
半导体衬底(11)，所述半导体衬底具有元件，所述元件包括具有栅极电极(22)和栅极绝缘膜(21)的晶体管，所述半导体器件的特征在于，
在所述栅极绝缘膜(21)中的稳定空穴陷阱的密度等于或小于3x1011cm-3。
12.根据权利要求11所述的半导体器件，其特征在于，所述元件是绝缘栅双极型晶体管。
13.根据权利要求11所述的半导体器件，其特征在于，所述元件是双扩散MOS晶体管。
CN201380006396.4A 2012-01-23 2013-01-22 半导体器件及其制造方法 Pending CN104067377A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-011127 2012-01-23
JP2012011127 2012-01-23
JP2012-280404 2012-12-24
JP2012280404A JP5929741B2 (ja) 2012-01-23 2012-12-24 半導体装置の製造方法
PCT/JP2013/000283 WO2013111568A1 (ja) 2012-01-23 2013-01-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN104067377A true CN104067377A (zh) 2014-09-24

Family

ID=48873300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380006396.4A Pending CN104067377A (zh) 2012-01-23 2013-01-22 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20150008478A1 (zh)
JP (1) JP5929741B2 (zh)
CN (1) CN104067377A (zh)
DE (1) DE112013000655T5 (zh)
WO (1) WO2013111568A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663692A (zh) * 2015-02-03 2017-05-10 富士电机株式会社 半导体装置及其制造方法
CN108831832A (zh) * 2018-05-07 2018-11-16 株洲中车时代电气股份有限公司 沟槽台阶栅igbt芯片的制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051067A (ko) * 2013-11-01 2015-05-11 삼성전기주식회사 전력 반도체 소자 및 그의 제조 방법
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP5895950B2 (ja) 2014-01-20 2016-03-30 トヨタ自動車株式会社 半導体装置の製造方法
JP6221974B2 (ja) 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
EP4300549A4 (en) * 2021-03-31 2024-06-19 Huawei Technologies Co., Ltd. FIELD EFFECT TRANSISTOR AND PRODUCTION METHOD THEREOF, AS WELL AS CIRCUIT AND PRINTED CIRCUIT BOARD

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402359A (zh) * 2001-08-28 2003-03-12 三菱电机株式会社 半导体装置
US20070207590A1 (en) * 2006-02-20 2007-09-06 Masahiro Kiyotoshi Manufacturing method of semiconductor device
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
CN102053114A (zh) * 2010-11-02 2011-05-11 北京大学 无衬底引出半导体器件的栅介质层陷阱密度的测试方法
JP2011181840A (ja) * 2010-03-03 2011-09-15 Denso Corp パワー素子を備えた半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728036B2 (ja) * 1987-03-13 1995-03-29 三菱電機株式会社 半導体装置の製造方法
US7880173B2 (en) * 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
US7749879B2 (en) * 2006-08-03 2010-07-06 Micron Technology, Inc. ALD of silicon films on germanium

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402359A (zh) * 2001-08-28 2003-03-12 三菱电机株式会社 半导体装置
US20070207590A1 (en) * 2006-02-20 2007-09-06 Masahiro Kiyotoshi Manufacturing method of semiconductor device
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2011181840A (ja) * 2010-03-03 2011-09-15 Denso Corp パワー素子を備えた半導体装置の製造方法
CN102053114A (zh) * 2010-11-02 2011-05-11 北京大学 无衬底引出半导体器件的栅介质层陷阱密度的测试方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663692A (zh) * 2015-02-03 2017-05-10 富士电机株式会社 半导体装置及其制造方法
CN106663692B (zh) * 2015-02-03 2020-03-06 富士电机株式会社 半导体装置及其制造方法
CN108831832A (zh) * 2018-05-07 2018-11-16 株洲中车时代电气股份有限公司 沟槽台阶栅igbt芯片的制作方法
CN108831832B (zh) * 2018-05-07 2020-08-14 株洲中车时代电气股份有限公司 沟槽台阶栅igbt芯片的制作方法

Also Published As

Publication number Publication date
JP2013175707A (ja) 2013-09-05
JP5929741B2 (ja) 2016-06-08
WO2013111568A1 (ja) 2013-08-01
DE112013000655T5 (de) 2014-11-13
US20150008478A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
CN104067377A (zh) 半导体器件及其制造方法
CN102810566B (zh) 具有高阻断电压能力的功率半导体器件
CN106062960B (zh) 半导体装置及半导体装置的制造方法
EP2215659B1 (en) Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
US7582531B2 (en) Method for producing a buried semiconductor layer
US9640610B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN103946985A (zh) 半导体装置及半导体装置的制造方法
US20150303268A1 (en) Diode and power conversion device
JP2008091705A (ja) 半導体装置及びその製造方法
CN103890920A (zh) 半导体装置以及半导体装置的制造方法
US9397206B2 (en) Semiconductor device and method for manufacturing the same
CN101256948A (zh) 半导体元件的制造方法
CN104078364A (zh) 超接合半导体装置的制造方法
CN101393937A (zh) 半导体装置
EP2706576A2 (en) Diode and power conversion system
TWI502741B (zh) 具有高性能通道之半導體裝置
JP2009194197A (ja) 半導体装置及びその製造方法
JP2011129547A (ja) 半導体装置およびその製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP7045005B2 (ja) 半導体装置
EP2234144A1 (en) Method for manufacturing a power semiconductor device
JP3059423B2 (ja) 半導体装置の製造方法
JP5939362B2 (ja) 半導体装置の製造方法
US20130026569A1 (en) Methods and apparatus related to hot carrier injection reliability improvement
CN103811420A (zh) 一种半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140924