CN104051364A - 芯片布置、芯片封装、以及用于制造芯片布置的方法 - Google Patents

芯片布置、芯片封装、以及用于制造芯片布置的方法 Download PDF

Info

Publication number
CN104051364A
CN104051364A CN201410094901.1A CN201410094901A CN104051364A CN 104051364 A CN104051364 A CN 104051364A CN 201410094901 A CN201410094901 A CN 201410094901A CN 104051364 A CN104051364 A CN 104051364A
Authority
CN
China
Prior art keywords
chip
chamber
electronic device
deployed
embedding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410094901.1A
Other languages
English (en)
Other versions
CN104051364B (zh
Inventor
A.沃尔特
T.迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104051364A publication Critical patent/CN104051364A/zh
Application granted granted Critical
Publication of CN104051364B publication Critical patent/CN104051364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及芯片布置、芯片封装、以及用于制造芯片布置的方法。芯片布置可以包括半导体芯片；至少部分灌封半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。

Description

芯片布置、芯片封装、以及用于制造芯片布置的方法
技术领域
各种方面涉及芯片布置、芯片封装以及用于制造芯片布置的方法。
背景技术
在制造集成电路（IC）中，可以在与其他电子组件集成和/或分配之前封装该IC（其也可以被称为芯片或管芯）。该封装可以包括将芯片灌封在材料中，并且提供封装外部上的电接触以便提供到芯片的接口。除了别的之外，芯片封装可以提供免受周围空气或污染物的保护，提供机械支持，驱散热量并且降低机械损坏。
随着对IC的较大能力和特征需求的增加，包括例如传感器、振荡器和微机电***（MEMs）的芯片可以被包括在IC封装中。这样的芯片例如可能需要自由的净空以便适当地起作用，和/或可能受到IC封装中应力（例如机械应力）的不利影响。因此，当前IC封装可能不适合于这样的芯片，并且可能需要封装这种芯片的新的方式。
发明内容
提供一种芯片布置，其可以包括：半导体芯片；至少部分灌封该半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。
提供一种芯片封装，其可以包括：半导体芯片；至少部分灌封该半导体芯片的灌封层；部署在该灌封层中的腔；以及部署在该腔中并且电耦合到该半导体芯片的电子器件。
提供一种芯片封装，其可以包括：半导体芯片；至少部分灌封该半导体芯片的灌封层；部署在该灌封层中的腔；以及部署在该腔之上并且被配置成密封该腔且电耦合到该半导体芯片的电子器件。
提供一种用于制造芯片布置的方法，其可以包括：提供半导体芯片；形成灌封层以便至少部分地灌封该半导体芯片；在该灌封层中形成腔；以及将电子器件部署在该腔中或之上。
附图说明
在附图中，遍及不同视图相似的参考字符通常指代相同的部分。不必按照比例来绘制附图，而是通常将重点放在图示本发明的原理上。在下面的描述中，参考下面的附图来描述本发明的各种方面，在其中：
图1示出嵌入式晶片级球栅阵列封装的横截面视图。
图2示出芯片布置的横截面视图。
图3示出包括完全部署在腔中的再分布层的芯片布置的横截面视图。
图4示出包括部署在腔中并且将电子器件耦合到再分布层的至少一个倒装芯片互连的芯片布置的横截面视图。
图5示出包括部署在半导体芯片和腔之间的灌封层中的至少一个模制通孔（through-mold-via）的芯片布置的横截面视图。
图6示出包括可以与半导体芯片的表面接触的至少一个倒装芯片互连的芯片布置的横截面视图。
图7示出包括半导体芯片和部署在灌封层的同一侧的腔的芯片布置的横截面视图。
图8示出包括部署在腔之上的电子器件的芯片布置的横截面视图。
图9示出在将电子器件部署在腔之上之前，灌封层、各向异性导电粘合剂以及涂覆有密封层的腔的俯视图。
图10示出包括将电子器件和至少一个模制通孔连接的至少一个接合线的芯片布置的横截面视图。
图11示出用于制造芯片布置的方法。
具体实施方式
下面的详细描述参照附图，该附图以图示的方式示出可以在其中实行本发明的具体细节和方面。足够详细地描述这些方面以使得本领域技术人员能够实行本发明。可以利用其他方面，并且可以在不偏离本发明的范围的情况下做出结构、逻辑和电方面的改变。各种方面不必互相排斥，因为一些方面可以与一个或多个其他方面组合以便形成新的方面。描述针对结构或器件的各种方面，并且描述针对方法的各种方面。可以理解，结合结构或器件描述的一个或多个（例如所有）方面可以被等同地适用于方法，并且反之亦然。
词语“示例性”在这里被用来意指“用作一个示例、实例或例子”。这里描述为“示例性”的任何方面或设计不必被解释为比其他方面或设计更优选或有利。
这里用来描述将一个特征（例如层）形成在一侧或表面“之上”的词语“之上”可以被用来意指该特征（例如层）可以被“直接地”形成在所暗示的侧或表面“上”（例如直接与所暗示的侧或表面接触）。这里用来描述将一个特征（例如层）形成在一侧或表面“之上”的词语“之上”可以被用来意指该特征（例如层）可以被“间接地”形成在所暗示的侧或表面上，其中在所暗示的侧或表面以及所形成的层之间布置一个或多个额外的层。
以相似的方式，这里用来描述部署在彼此之上的特征（例如一层“覆盖”一侧或表面）的词语“覆盖”可以被用来意指该特征（例如层）可以被部署在所暗示的侧或表面之上并且与其直接接触。这里用来描述部署在彼此之上的特征（例如一层“覆盖”一侧或表面）的词语“覆盖”可以被用来意指该特征（例如层）可以被部署在所暗示的侧或表面之上并且与其间接接触，其中在所暗示的侧或表面以及覆盖层之间布置一个或多个额外的层。
这里用来描述一个特征被连接到至少一个其他暗示特征的术语“耦合”和/或“电耦合”和/或“连接”和/或“电连接”不意味着意指该特征和至少一个其他暗示特征必须直接耦合或连接在一起；可以在该特征和至少一个其他暗示特征之间提供介于中间的特征。
可以参考所描述的（多个）图的取向来使用诸如例如“上”、“下”、“顶”、“底”、“左手”、“右手”等等之类的方向性术语。因为可以以许多不同取向来定位（多个）图的部件，方向性术语被用于说明而绝非限制的目的。将要理解，可以在不偏离本发明的范围的情况下做出结构或逻辑上的改变。
可能必须在与其他电子器件（诸如电路板（例如印刷电路板））、其他芯片和/或其他芯片封装集成和/或分配之前封装芯片（其也可以被称为“管芯”）。封装芯片（或管芯）可以包括将芯片灌封在材料（例如塑性材料）中，并且在封装的表面（例如外部表面）提供电接触（例如焊球）。提供在芯片封装表面的电接触（例如焊球）可以为芯片提供接口。例如，封装可以借助于电接触（例如焊球）连接到PCB（印刷电路板）。以另一示例的方式，其他芯片封装和/或电子器件可以经由电接触（例如焊球）连接（例如电连接）到芯片。
图1示出嵌入式晶片级球栅阵列（eWLB）封装100的横截面视图。
eWLB封装100可以包括芯片102（或管芯）、多个焊球106、再分布层108和灌封112。
芯片102（或管芯）可以包括多个导电焊盘104，其可以被形成在芯片102的表面（例如前侧或底表面）上。芯片102可以借助于再分布层（RDL）108电连接到多个焊球106中的至少一个焊球。例如，RDL 108可以再分布和/或再映射从多个导电焊盘104到多个焊球106（其也可以被称为焊球106的球栅阵列（BGA））的电连接。
eWLB封装100可以包括绝缘层110（例如介电层），其可以被配置成将eWLB封装100的表面100a（例如前侧）绝缘（例如电绝缘）。RDL 108可以例如被完全或部分部署在绝缘层110之内。绝缘层110可以包括介电层，该介电层可以被部署在芯片102和RDL 108之间。绝缘层110可以包括焊接停止层，其可以被部署在RDL 108的表面以及介电层背对芯片102的表面处。绝缘层110的介电层可以包括可不同于绝缘层110的焊接停止层的至少一种材料，或者由其组成。可以围绕芯片102形成（例如模制）灌封112（例如包括模制材料（例如聚合物材料）或者由其组成）。例如，灌封112可以被形成在芯片102的背对RDL 108的表面处，并且可以灌封芯片102。例如，灌封112可以被形成在芯片102的背对RDL 108的表面处或其之上，并且形成在芯片102的至少一个侧壁处或其之上。例如，灌封112可以包围芯片102，如图1中所示。以另一示例的方式，灌封112可以从芯片102的背对RDL 108的表面以及从芯片102的所有侧壁包围芯片102.换言之，可以在灌封112中从芯片105侧中的5个来包围芯片102。
eWLB封装100可以形成单个封装，其可以具有由焊球106的BGA提供的接口。例如，可以经由焊球106的BGA与eWLB封装的芯片102交换电信号和/或电势。焊球106的BGA可以电耦合到（例如焊接到）电路板，诸如例如印刷电路板（PCB）。换言之，eWLB封装100可以被放置在电路板（例如PCB）上作为较大电路和/或器件的一部分。
灌封112可以例如保护eWLB封装100的芯片102免受可能存在于周围空气中的污染物和/或湿气。另外地或可替换地，灌封112可以例如保护芯片102免受可能由施加在eWLB封装100上的力引起的机械损坏。
然而，热机械应力可能发生在eWLB封装100的内部。例如，芯片102和/或eWLB封装100的其他部件可能在eWLB封装100的制造期间经受热机械应力。例如，在eWLB封装100的制造期间（例如在灌封112的聚合物的交联期间）可能发生的体积变化可能引起芯片102上的机械应力。
以另一示例的方式，制造eWLB封装100可能需要使用高温度，这可能使芯片102经受热应力。
以又一示例的方式，在eWLB封装100的寿命内由材料（例如灌封112的材料）的老化引起的应力可能引起芯片102上的应力。
此外，eWLB封装100可以被放置在（例如焊接到）电路板（例如PCB）上，并且可能经受由例如施加在电路板上的外部力引起的热机械应力。
灌封112可以包括可以具有高杨氏模量的材料或者可以由其组成。换言之，灌封112可以是刚性的并且可能不能容易弯曲。以另一方式阐述，灌封112可能不是顺应的。因此，灌封112可能不能补偿施加在芯片102上的上述热机械应力，并且这可能导致对芯片102的损坏和/或芯片102的退化的性能。
芯片102可能包括或者可能是在其表面中的一个或多个处需要自由净空（例如间隙）以便例如确保芯片102起作用的电子器件。例如，自由净空（例如间隙）可能允许包括在芯片102中的机械部分的自由移动。以另一示例的方式，自由净空（例如间隙）可能使芯片102与eWLB封装100的其他部件去耦（例如机械和/或声学去耦）。
作为例子，芯片102可以包括或者可以是机械振荡器，其可以包括一个或多个振荡石英晶体和/或表面声波（SAW）结构和/或体声波（BAW）结构。芯片102（例如机械振荡器）可能需要自由净空以便允许振荡石英晶体和/或SAW结构和/或BAW结构的自由移动。此外，如上所述，自由净空可能使芯片102（例如机械振荡器）与其他结构和/或器件声学去耦，因此基本上减小或消除振荡频率的移位和/或阻尼。
因为eWLB封装100的灌封112可以包围（例如完全包围）芯片102（例如从其侧中的五个），所以eWLB封装100可能不适合于封装可能需要自由净空（例如间隙）的芯片。另外地或可替换地，eWLB封装100可能不适合于封装可能对施加于其上的机械应力敏感的芯片。此外或者可替换地，eWLB封装100可能不适合于封装可能需要机械和/或声学去耦以用于适当起作用的芯片。
因为eWLB封装100可能不适合于封装可能需要自由净空（例如间隙）和/或可能对机械应力敏感和/或可能需要机械和/或声学去耦以用于适当起作用的芯片，这样的芯片（例如也可能被称为敏感芯片）可能被分开封装。例如，分开地封装敏感芯片的开放腔封装可能被用来例如提供机械去耦和/或净空。以另一示例的方式，敏感芯片的敏感结构（例如振荡石英晶体和/或SAW结构和/或BAW结构）可能从敏感芯片的主体去耦（例如借助于一个或多个气隙）。通过将分开封装的敏感芯片和印刷电路板（PCB）或模块板上的至少一个其他器件和/或芯片组装以及经由电互连连接它们，分开封装的敏感芯片可能随后与至少一个其他器件和/或芯片集成。
上面识别的方法可能导致较高制造成本。例如，分开封装敏感芯片可能增加总制造成本。以另一示例的方式，用于敏感芯片的开放腔封装可能自身是昂贵的和/或可能需要更多制造工艺步骤。
上面识别的方法可能导致差的电性能。例如，可能将分开封装的敏感芯片与PCB或模块板上的至少一个其他器件和/或芯片连接（例如电连接）的电互连可能比例如SiP（***级封装）更长。这可能导致电互连的较低可靠性。此外，较长电互连可能具有增加的电阻和/或容量和/或感应性，并且因此具有差的电性能。
上面识别的方法可能导致增加的不动产使用。例如，可能需要PCB或模块板上的更多面积以便将分开封装的敏感芯片与至少一个其他器件和/或芯片集成。这可以与用于最小化不动产使用和用于在单个IC封装中提供更大能力和特征的工业需求进行对比。
鉴于上述分开封装敏感芯片的不合意效果，可以识别到下述需要：
可能存在对这样的需要：将可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的芯片与芯片布置（例如eWLB封装）中的至少一个其他器件封装和/或集成，以实现例如SiP（***级封装）。
可能存在对能够在芯片布置（例如eWLB封装）中集成可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的芯片的芯片封装和/或芯片布置的需要。
可能存在对能够基本上减小或消除芯片布置（例如eWLB封装）中的机械应力的芯片封装和/或芯片布置的需要，所述机械应力可能被施加于可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的芯片。
可能存在这样的需要：保护和/或密封芯片布置中（例如在eWLB封装中）的可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的芯片免于水、湿气、污染物或周围空气中可能存在的、可能对芯片有害的其他元素。
图2示出芯片布置200的横截面视图。
芯片布置200可以例如被配置为芯片封装。芯片布置200可以例如被配置为嵌入式晶片级球栅阵列（eWLB）封装。芯片布置200可以例如被配置为***级封装（SiP）。
芯片布置200可以包括半导体芯片202、灌封层204和电子器件206。
作为示例仅示出一个半导体芯片202，然而，半导体芯片202的数目可以大于1，并且可以例如是2、3、4、5等等。以相同的方式，作为示例仅示出一个电子器件206，然而，电子器件206的数目可以大于1，并且可以例如是2、3、4、5等等。
半导体芯片202可以包括或者可以是在逻辑应用和/或存储器应用和/或功率应用中使用的芯片（或管芯），尽管在其他应用中使用的芯片也是可能的。半导体芯片202可以包括半导体衬底，其可以包括半导体材料或者由其组成。该半导体材料可以包括或者可以是从材料组中选择的至少一种材料，该组包括：硅、锗、氮化镓、砷化镓以及碳化硅，尽管其他材料也是可能的。
半导体芯片202可以包括第一表面202a（例如背侧或顶面）、与第一表面202a相对的第二表面202b（例如前侧或底面）、以及至少一个侧壁202c。半导体芯片202可以包括形成在例如第二表面202b（例如前侧或底面）处的至少一个焊盘202d。在另一示例中，至少一个焊盘202d可以被形成（例如额外形成）在半导体芯片202的第一表面202a（例如背侧或顶面）处（未示出，参见例如图5）。半导体芯片202的至少一个焊盘202d可以例如为半导体芯片202提供接口（例如电接口）。换言之，可以经由至少一个焊盘202d与半导体芯片202交换信号（例如电信号、电源电势、地电势等等）。
芯片布置200可以包括第一再分布层（RDL）210-1。第一RDL 210-1可以例如是芯片布置200的前侧RDL。半导体芯片202可以被部署在第一RDL 210-1之上，如图2中所示。例如，半导体芯片202的第二表面202b（例如前侧或底面）可以面对第一RDL 210-1（例如前侧RDL）。第一RDL 210-1（例如前侧RDL）可以例如被连接（例如电连接）到半导体芯片202的至少一个焊盘202d。
第一RDL 210-1可以包括至少一种导电材料或者可以由该至少一种导电材料组成。该至少一种导电材料可以选自导电材料组，该组包括：金属或金属合金，尽管其他导电材料也是可能的。例如，第一RDL 210-1可以包括（或者由其组成）：铜、铝、钛、钨、镍、钯、金或包括以下金属中的一个或多个的金属合金：铜、铝、钛、钨、镍、钯和金。
可以例如通过以下工艺中的至少一个来形成第一RDL 210-1：喷溅、抗蚀剂沉积、抗蚀剂构造、电镀、抗蚀剂剥离、刻蚀、化学镀、注胶（dispensing）、以及印刷，尽管其他工艺也是可能的。
芯片布置200可以包括多个焊球212。该多个焊球212也可以被称为焊球212的球栅阵列（BGA）。可以例如通过以下工艺中的至少一个来形成该多个焊球212：预形成焊球的应用、印刷（例如焊膏印刷工艺）、焊料喷射、以及注胶，尽管其他工艺也是可能的。
半导体芯片202可以借助于第一RDL 210-1（例如前侧RDL）连接（例如电连接）到多个焊球212的至少一个焊球。例如，第一RDL 210-1（例如前侧RDL）可以再分布和/或再映射从半导体芯片202的至少一个焊盘202b到多个焊球212的至少一个焊球的电连接。
芯片布置200可以包括形成在半导体芯片202的第二表面202b（例如前侧或底面）处的绝缘层214（例如介电层）。第一RDL 210-1（例如前侧RDL）可以例如被完全或部分部署在绝缘层214（例如介电层）内。绝缘层214的背对半导体芯片202的表面214a（例如底面）可以例如是芯片布置200的一侧。例如，图2中示出的绝缘层214的表面214a可以是芯片布置200的前侧。在这样的示例中，绝缘层214可以例如被称为芯片布置200的前侧绝缘层（例如前侧介电层）。
芯片布置200可以包括灌封层204。半导体芯片202可以被部署在灌封层204的第一侧204a（例如前侧或底面）处。例如，半导体芯片202可以被部署在灌封层204之内，以使得半导体芯片202的第二表面202b（例如前侧或底面）可以至少基本上与灌封层204的第一侧204a（例如前侧或底面）齐平，如图2中所示。例如，半导体芯片202的第二表面202b（例如前侧或底面）和灌封层204的第一侧204a（例如前侧或底面）可以充分齐平，以允许形成第一RDL 210-1（例如借助于一个或多个晶片工艺）。以另一示例的方式，半导体芯片202的第二表面202b（例如前侧或底面）可以从灌封层204的第一侧204a（例如前侧或底面）偏移范围从约-5μm到约15μm的距离（例如约-5μm，例如约5μm，例如约15μm）。正的距离值可以指示半导体芯片202从灌封层204伸出，而负的距离值可以指示半导体芯片202凹进灌封层该距离。
灌封层204可以灌封（例如部分或完全灌封）半导体芯片202。例如，灌封层204可以被形成在半导体芯片202的第一表面202a（例如背侧或顶面）和至少一个侧壁202c处或之上。例如，灌封层204可以被形成在半导体芯片202的第一表面202a（例如背侧或顶面）和所有四个侧壁202c处或之上。因此，灌封层204可以从第一表面202a（例如背侧或顶面）以及从至少一个侧壁202c（例如从所有四个侧壁202c）包围半导体芯片202。
灌封层204可以包括模制材料，或者可以由其组成。换言之，灌封层204可以包括可以被模制（例如借助于模制工艺）的材料，或者可以由其组成。灌封层204可以包括不同于半导体芯片202的材料或者可以由其组成。
灌封层204可以包括选自材料组的至少一种材料（或者由其组成），该材料组包括：塑性材料、陶瓷材料、硅和玻璃材料，尽管其他材料也是可能的。以示例的方式，灌封层204可以包括塑性材料（例如热固性聚合物，例如环氧树脂或带填料的环氧树脂，例如模塑化合物，例如热固性模塑化合物）或者由其组成。以另一示例的方式，灌封层204可以包括塑性材料（例如热塑性塑料，诸如例如高纯度含氟聚合物）或者可以由其组成。
灌封层204可以具有容纳区204-R，其可以被配置成容纳器件（例如电子器件）。灌封层204的容纳区204-R可以包括腔204-RC。该容纳区204-R的腔204-RC可以例如被部署在灌封层204的与第一侧204a（例如前侧或底面）相对的第二侧204b（例如背侧或顶面）处，如图2中所示。
如上所述，半导体芯片202可以被部署在灌封层204的第一侧204a（例如前侧或底面）处。因此，可能部署在灌封层204的第二侧204b（例如背侧或顶面）处的腔204-RC可以例如被部署在半导体芯片202之上（或至少部分在半导体芯片202之上），如图2中所示。然而，腔204-RC也可以侧向地邻近半导体芯片202部署（参见例如下面关于图2的描述）。
芯片布置200可以包括电子器件206，其可以被部署在容纳区204-R中。例如，电子器件206可以被部署在灌封层204的容纳区204-R的腔204-RC中，如图2中所示。
电子器件206可以例如包括或者可以是振荡器（例如机械振荡器）。电子器件206可以例如包括或者可以是微机电***芯片（MEMS芯片）。电子器件206可以例如包括或者可以是传感器。电子器件206可以例如包括或者可以是半导体芯片（或管芯）。电子器件206可以例如包括或者可以是可能对应力（例如机械应力）敏感和/或可能需要自由净空（例如间隙）以便适当地起作用的器件。电子器件206可以例如包括或者可以是无源电部件（例如电阻器和/或电容器和/或电感器）。
部署在容纳区204-R的腔204-RC中的电子器件206可以与腔204-RC的至少一个侧壁204-RCW间隔开。换言之，在腔204-RC的至少一个侧壁204-RCW和电子器件206之间可能存在间隙（例如气隙）。例如，如图2中所示，电子器件206可以与腔204-RC的多于一个侧壁204-RCW（例如与腔204-RC的所有侧壁）间隔开。将电子器件206与腔204-RC的至少一个侧壁204-RCW间隔开可以使电子器件206从灌封层204去耦（例如机械去耦）。换言之，电子器件206和灌封层204之间的空间（例如气隙）的提供可以缓冲（例如屏蔽或保护）电子器件206免于灌封层204中可能出现的应力（例如机械应力）。
部署在容纳区204-R的腔204-RC中的电子器件206可以进一步从灌封层204去耦。例如，电子器件206可以借助于机械去耦材料216附接到腔204-RC的壁。换言之，介于电子器件206和腔204-RC的壁之间的机械去耦材料216可以缓冲电子器件206免于灌封层204中可能出现的机械应力。如这里所使用的，腔204-RC的壁可以包括腔204-RC的表面204-RCS（例如底和/或顶）和/或腔204-RC的至少一个侧壁204-RCW。例如，如图2中所示，电子器件206可以经由机械去耦材料216附接到腔204-RC的表面204-RCS（例如底）。
机械去耦材料216可以包括或者可以是粘合剂（例如软质粘合剂）。机械去耦材料216（例如粘合剂，例如软质粘合剂）可以通过以下工艺中的至少一种形成在（例如施加于）腔204-RC的壁（例如表面204-RCS）处：层压、印刷和注胶，尽管其他工艺也是可能的。
可替换地，或除此之外，机械去耦材料216（例如粘合剂，例如软质粘合剂）可以例如被形成在（例如施加于或沉积在）电子器件206的一侧206b处。具有机械去耦材料216的电子器件206可以随后被部署在腔206-RC中。
芯片布置200可以包括盖子，其可以（例如经由粘合剂220，例如软质粘合剂）附接到灌封层204。粘合剂220的材料可以与机械去耦材料216相同，或者可以不同。盖子218可以关闭（例如密封）容纳区204-R的腔204-RC并且可以例如密封部署在腔204-RC中的电子器件206。盖子218可以例如密封电子器件206（例如保护电子器件206）免受水、湿气、污染物或周围空气中可能存在的、可能对电子器件206有害的其他元素的影响。以另一示例的方式，盖子218可以例如为电子器件206提供真空密封（即气密密封）。以另一示例的方式，盖子218可以保护电子器件206免受例如在芯片布置200的电测试期间和/或芯片布置200的板组装时和/或可能在制造芯片布置200的同时发生的后续工艺流程步骤期间发生的机械损坏的影响。
如上所述，电子器件206可以是可能需要自由净空（例如间隙）以便适当地起作用（例如以允许机械部件自由移动）的器件（例如机械振荡器）。例如，电子器件206可能在形成于电子器件206的有源侧206a的有源区处（例如之上）需要自由净空（例如间隙）。因此，电子器件206的有源侧206a可能面对盖子218，并且可能在电子器件206（例如电子器件206的有源侧206a）和盖子218之间部署间隙G。换言之，腔204-RC可以被盖子218关闭（例如密封），以使得例如在盖子218和电子器件206（例如电子器件206的有源侧206a）之间存在间隙G。电子器件206和盖子218之间的间隙G（例如气隙）的提供可以提供对电子器件206的机械去耦。换言之，间隙G可能充当针对在盖子218中可能出现的机械应力的缓冲。
如上所述，在腔204-RC的至少一个侧壁204-RCW和电子器件206之间可能存在间隙（例如气隙）。例如，电子器件206可能与腔204-RC的所有侧壁间隔开。在这样的示例中，在电子器件206的所有四个侧壁处可能存在间隙（例如气隙）。此外，在电子器件206和盖子218之间可能存在间隙G（例如气隙）。在这样的示例中，在电子器件的有源侧206a处可能存在间隙（例如气隙）。在电子器件206的有源侧206a和所有四个侧壁处的间隙（例如气隙）可以提供电子器件206的五个侧处的机械去耦。此外，介于电子器件206和腔204-RC的壁之间的机械去耦材料216可以在电子器件206的第六侧（例如侧206b）处提供机械去耦。
盖子218可以包括（或者可以由其组成）选自材料组的至少一种材料，该组包括：玻璃材料、陶瓷材料、聚合物材料和金属或金属合金，尽管其他材料也是可能的。例如，盖子218可以包括（或者可以由其组成）玻璃材料、陶瓷材料和/或金属或金属合金，其可以例如使得盖子218能够充当电子器件206的真空密封（即气密密封）。
除了由盖子218提供的密封之外或者作为对其替换，腔204-RC的至少一个壁可以至少部分被涂覆有密封层或密封材料。例如，腔204-RC的表面204-RCS（例如底）和/或至少一个侧壁204-RCW可以被涂覆（例如部分或全部涂覆）有密封材料（图2中没有示出的密封材料）。密封材料可以例如包括或者可以是可以保护电子器件206免受水和湿气影响的不可渗透或致密材料（例如防水材料）。密封材料可以提供腔204-RC的较好密封以及例如腔204-RC中电子器件206的灌封。
密封材料（或密封层）可以包括（或者由其组成）选自材料组的至少一种材料，该组包括：陶瓷材料、聚合物材料、金属或金属合金、以及液晶聚合物材料，尽管其他材料也是可能的。例如，密封层可以包括金属（例如铜）或者由金属（例如铜）组成。在这样的示例中，密封层中可能需要避免电短路。因此，密封层可以例如包括或者可以是完全或部分部署在绝缘层之上或以内的RDL（例如单层RDL或多层RDL）。以另一示例的方式，密封层可以包括聚合物（例如聚对二甲苯，例如具有约1μm的厚度的聚对二甲苯层）或者可以由其组成。
芯片布置200可以包括第二RDL 210-2a、210-2b。该第二RDL 210-2a、210-2b可以例如是芯片布置200的背侧RDL。
第二RDL 210-2a、210-2b（例如背侧RDL）可以至少部分部署在腔204-RC中。例如，如图2中所示，第二RDL 210-2a、210-2b的第一部件210-1a可以被部署在腔204-RC中，并且第二RDL 210-2a、210-2b的第二部件210-2b可以被部署在可能在腔204-RC之外的灌封层204的第二侧204b（例如背侧或顶面）之上。换言之，芯片布置200中示出的第二RDL 210-2a、210-2b可以部分部署在腔204-RC中。
第二RDL 210-2a、210-2b可以包括至少一种导电材料或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组包括：金属或金属合金，尽管其他导电材料也是可能的。例如，第二RDL 210-2可以包括（或者由其组成）：铜、铝、钛、钨、镍、钯、金或包括以下金属中的一个或多个的金属合金：铜、铝、钛、钨、镍、钯和金。
可以例如通过以下工艺中的至少一个来形成第二RDL 210-2a、210-2b：喷溅、抗蚀剂沉积、抗蚀剂构造、电镀、抗蚀剂剥离、刻蚀、化学镀、注胶、以及印刷，尽管其他工艺也是可能的。
第二RDL 210-2a、210-2b可以例如经由可以部署在腔204-RC中的至少一个接合线221耦合（例如电耦合）到电子器件206（例如电子器件20的有源侧206a）。
至少一个接合线221可以包括至少一种导电材料（例如金属和/或金属合金），或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组包括铝、铜和金，尽管其他导电材料也是可能的。
经由至少一个接合线221将电子器件206（例如电子器件206的有源侧206a）连接（例如电连接）到第二RDL 210-2a、210-2b可以例如提供电子器件206从其周围事物（例如冲灌封层204和/或第二RDL 210-2a、210-2b）的良好机械去耦。
如上所述，粘合剂220（例如软质粘合剂）可以将灌封层204附接到盖子218（例如包括金属或金属合金，或者由金属或金属合金组成）。粘合剂220还可以例如充当绝缘（例如电绝缘）。例如，图2中示出的粘合剂220可以使盖子218（例如包括金属或金属合金，或者由金属或金属合金组成）从腔204-RC之外的第二RDL 210-2a、210-2b的第二部件210-2b绝缘（例如电绝缘）。因此，粘合剂220可以例如是非导电的粘合剂。
芯片布置200可以包括部署在灌封层204中的至少一个通孔222。在下文中，假设灌封层204包括模制材料（模塑化合物）或者由其制成。因此，部署在灌封层204中的至少一个通孔222也可以在下文中被称为模制通孔（TMV）222（类似地，图3和图5中示出的通孔322、522也可以被称为TMV）。然而，如将容易理解地并且如上文所述地，灌封层204可以包括其他材料或者可以由其他材料制成。
至少一个TMV 222可以包括至少一种导电材料（例如金属和/或金属合金），或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组包括：铝、铜、金、钛、钨、钯、银和焊料合金（例如Sn-Ag-Cu焊料合金），尽管其他导电材料也是可能的。该至少一种导电材料可以包括或者可以是导电膏或导电粘合剂。例如，该导电膏或导电粘合剂可以包括填充有导电颗粒（例如金属颗粒，例如银颗粒）的至少一种聚合物，或者可以由其组成。
可以通过例如下述工艺中的至少一个来形成至少一个TMV 222：钻孔（例如激光和/或机械钻孔）和刻蚀（例如干法和/或湿法刻蚀）。可以例如通过镀工艺（例如电镀和/或化学镀工艺）、印刷工艺、注胶工艺和球落（ball drop）和回流工艺（尽管其他工艺也是可能的）来使至少一个TMV 222填充有上面识别的导电材料中的至少一种。例如，在至少一个TMV 222包括导电膏或导电粘合剂或者由其组成的情况下，可以执行印刷和/或注胶工艺。以另一示例的方式，在至少一个TMV 222包括被配置为预形成的焊球的焊料合金或由其组成的情况下，可以执行球落和回流工艺。
部署在灌封层204中的至少一个TMV 222可以从灌封层204的第一侧204a（例如前侧或底面）延伸到第二侧204b（例如背侧或顶面），如图2中所示。至少一个TMV 222可以被耦合（例如电耦合）到第二RDL 210-2a、210-2b（例如背侧RDL）。例如，图2中示出的至少一个TMV 222可以从灌封层204的第一侧204a（例如前侧或底面）延伸到第二RDL 210-2a、210-2b的第二部件210-2b（例如背侧RDL），该第二部件210-2b可以被部署在可能在腔204-RC之外的灌封层204的第二侧204b（例如背侧或顶面）之上。
第一RDL 210-1（例如前侧RDL）和第二RDL 210-2a、210-2b（例如背侧RDL）可以经由至少一个TMV 222连接（例如电连接）。因此，电子器件206（例如电子器件206的有源侧206a）可以经由例如至少一个接合线221、第二RDL 210-2a、210-2b（例如背侧RDL）、至少一个TMV 222和第一RDL 210-1（例如前侧RDL）耦合（例如电耦合）到半导体芯片202、以及多个焊球212。
由芯片布置200提供的效果可以是封装和/或集成可能对热机械应力敏感和/或可能需要芯片封装（例如eWLB封装）中的自由净空（例如间隙）的器件（例如电子器件206）的能力。
由芯片布置200提供的效果可以是封装和/或集成可能对热机械应力敏感和/或可能需要与芯片封装（例如eWLB封装）中至少一个其他器件（例如半导体芯片202）的自由净空（例如间隙）以便实现例如SiP（***级封装）的器件（例如电子器件206）的能力。
由芯片布置200提供的效果可以是显著减小或消除芯片封装（例如eWLB封装）中的可能施加给可能对热机械应力敏感和/或可能需要自由净空（例如间隙）的器件（例如电子器件206）的机械应力。
由芯片布置200提供的效果可以是保护和/或密封可能对热机械应力敏感和/或可能需要针对水、湿气、污染物或周围空气中可能存在的可能对器件有害的其他元素的自由净空（例如间隙）的器件（例如电子器件206）。
图3示出包括完全部署在腔204-RC中的第二RDL 210-2的芯片布置300的横截面视图。
图3中的与图2中相同的参考标记表示与图2中的相同或相似的元素。因此，这里将不再详细描述那些元素，对上面的描述进行参考。上面关于图2中示出的芯片布置200描述的各种效果可能对图3中示出的芯片布置300也类似地有效。下面描述图3和图2之间的差异。
如图3中所示，第二RDL 210-2可以被部署（例如完全部署）在腔204-RC中。换言之，第二RDL 210-2可能不具有可能部署在腔204-RC之外的部件。
图3中示出的至少一个TMV 322可以耦合（例如电耦合）到第二RDL 210-2（例如背侧RDL）。因为第二RDL 210-2可以被部署（例如完全部署）在腔204-RC中，所以芯片布置300的至少一个TMV 322可以从灌封层204的第一侧204a（例如前侧或底面）延伸到腔204-RC。例如，图3中示出的至少一个TMV 322可以从灌封层204的第一侧204a（例如前侧或底面）延伸到第二RDL 210-2（例如背侧RDL），其可以被部署（例如完全部署）在腔204-RC中。
至少一个TMV 322可以包括至少一种导电材料（例如金属或金属合金）或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组由铝、铜、金、钛、钨、钯、银和焊料合金（例如Sn-Ag-Cu焊料合金）组成，尽管其他导电材料也是可能的。该至少一种导电材料可以包括或者可以是导电膏或导电粘合剂。例如，该导电膏或导电粘合剂可以包括填充有导电颗粒（例如金属颗粒，例如银颗粒）的至少一种聚合物，或者可以由其组成。
可以通过例如下述工艺中的至少一个来形成至少一个TMV 322：钻孔（例如激光和/或机械钻孔）和刻蚀（例如干法和/或湿法刻蚀）。可以例如通过镀工艺（例如电镀和/或化学镀工艺）、印刷工艺、注胶工艺和球落和回流工艺来使至少一个TMV 322填充有上面识别的导电材料中的至少一种，尽管其他工艺也是可能的。例如，在至少一个TMV 322包括导电膏或导电粘合剂或者由其组成的情况下，可以执行印刷和/或注胶工艺。以另一示例的方式，在至少一个TMV 322包括被配置为预形成的焊球的焊料合金或由其组成的情况下，可以执行球落和回流工艺。
作为第二RDL 210-2被部署（例如完全部署）在腔204-RC中的结果，与芯片布置200的至少一个TMV 222相比而言，芯片布置300的至少一个TMV 322可以具有更短的高度H。如这里所使用的，可以在垂直于灌封层204的第一侧204a（例如前侧或底面）的方向上测量至少一个TMV 322或TMV 222的高度H。
作为第二RDL 210-2被部署（例如完全部署）在腔204-RC中的结果，芯片布置300的至少一个TMV 322可以具有比芯片布置200的至少一个TMV 222更小的纵横比。TMV的纵横比可以被计算为TMV的高度H与TMV的宽度W的比。换言之，TMV的纵横比可以被计算为H:W。
芯片布置300的至少一个TMV 322的较小纵横比（H:W）和/或较短高度H可以提供第一RDL 210-1（例如前侧RDL）和第二RDL 210-2（例如背侧RDL）之间的更可靠连接（例如电连接）。此外，与芯片布置200的至少一个TMV 222相比，芯片布置300的至少一个TMV 322可能更容易制造（例如借助于电镀）。例如，与芯片布置200的至少一个TMV 222相比，（例如利用金属或金属合金，例如铜）来填充芯片布置300的至少一个TMV 322可能更容易。
因此，图3中示出的电子器件206（例如电子器件206的有源侧206a）可以经由例如至少一个接合线221、第二RDL 210-2（例如背侧RDL）、至少一个TMV 322（例如具有较短高度H和/或较小纵横比H:W）和第一RDL 210-1（例如前侧RDL）耦合（例如电耦合）到半导体芯片202，以及多个焊球212。
如上文关于与2所述的那样，粘合剂220（例如软质粘合剂）可以例如从盖子218（例如包括金属或金属合金或者由其组成）绝缘（例如电绝缘）腔240-RC之外的第二RDL 210-2的第二部件210-2b。在图3中示出的芯片布置300中，第二RDL 210-2可以完全部署在腔204-RC中。因此，粘合剂220可能例如不需要用于绝缘（例如电绝缘）目的。在这样的示例中，盖子218可以在不使用粘合剂220的情况下附接到灌封层204并且密封腔204-RC。可替换地，与图2的芯片布置200中相似地，粘合剂220可以被提供以便附接盖子218。
图4示出包括部署在腔204-RC中并将电子器件206耦合到第二RDL 210-2a、210-2b的至少一个倒装芯片互连421的芯片布置400的横截面视图。
图4中的与图2中相同的参考标记表示与图2中的相同或相似的元素。因此，这里将不再详细描述那些元素，对上面的描述进行参考。上面关于图2中示出的芯片布置200描述的各种效果可能对图4中示出的芯片布置400也类似地有效。下面描述图4和图2之间的差异。
与图2中示出的芯片布置200形成对比，图4中示出的芯片布置400示出第二RDL 210-2a、210-2b可以经由例如可能部署在腔204-RC中的至少一个倒装芯片互连421耦合（例如电耦合）到电子器件206（例如电子器件206的有源侧206a）。换言之，可以用至少一个倒装芯片互连421来代替芯片布置200的至少一个接合线221。
至少一个倒装芯片互连421可以包括选自导电材料组的至少一种导电材料，或者可以由其组成，该组由金属或金属合金组成。例如，至少一个倒装芯片互连421可以由焊接材料（例如锡、银和铜的合金）组成。以另一示例的方式，至少一个倒装芯片互连421可以包括例如利可能用焊料覆盖的支柱（例如金属或金属合金支柱，例如铜支柱）。以还有另一示例的方式，至少一个倒装芯片互连421可以包括柱形凸块（例如金属柱形凸块，例如金柱形凸块）。
至少一个倒装芯片互连421可以例如形成在电子器件206的与有源侧206a相对的侧206b处。在至少一个倒装芯片互连421包括或是柱形凸块（例如金属柱形凸块，例如金柱形凸块）的示例中，可以借助于NCA（非导电粘合剂）、ICA（各向同性导电粘合剂）以及ACA（各向异性导电粘合剂）中的至少一个来实现倒装芯片连接。具有至少一个倒装芯片互连421的电子器件206可以随后部署在腔204-RC中（例如部署在置于腔204-RC中的第二RDL 210-2a、210-2b的第一部件210-2a之上），以使得电子器件206的有源区206a面对盖子218。例如，至少一个倒装芯片互连421可以借助于焊接工艺附接到第二RDL 210-2a、210-2b的第一部件210-2a。在这样的示例中，可以将助焊剂或焊接膏施加到第二RDL 210-2a、210-2b的第一部件210-2a。以另一示例的方式，可以借助于利用NCA、ICA或ACA的粘合剂接合来完成倒装芯片连接。
可替换地，在将电子器件206放置在腔204-RC中之前，至少一个倒装芯片互连421可以例如被部署在腔204-RC中（例如部署在置于腔204-RC中的第二RDL 210-2的第一部件210-2a之上）。该电子器件206随后可以被部署在（例如放置在）腔204-RC中并且在至少一个倒装芯片互连421之上，以使得电子器件206的有源区206a面对盖子218。
至少一个倒装芯片互连421可以经由形成在电子器件206的与有源侧206a相对的侧206b处的至少一个倒装芯片接口423（例如至少一个焊盘）来连接（例如电连接）到电子器件206。至少一个通孔425（例如硅通孔（TSV）和/或TMV）可以将电子器件206的有源侧206a连接（例如电连接）到至少一个倒装芯片接口423。
因此，图4中示出的电子器件206（例如电子器件206的有源侧206a）可以经由例如至少一个通孔425、至少一个倒装芯片互连421、第二RDL 210-2a、210-2b（例如背侧RDL）、至少一个TMV 222和第一RDL 210-1（例如前侧RDL）耦合（例如电耦合）到半导体芯片202，以及到多个焊球212。
如图4中所示，芯片布置400可以包括部署在腔204-RC中的绝缘层427，其可以绝缘（例如电绝缘）形成在至少一个倒装芯片互连421和第二RDL 210-2a、210-2b之间的连接。
图5示出包括部署在半导体芯片202和腔204-RC之间的灌封层204中的至少一个TMV 522的芯片布置500的横截面视图。
图5中的与图4中相同的参考标记表示与图4中的相同或相似的元素。因此，这里将不再详细描述那些元素，对上面的描述进行参考。上面关于图4中示出的芯片布置400描述的各种效果可能对图5中示出的芯片布置500也类似地有效。下面描述图5和图4之间的差异。
如图5中所示，第二RDL 210-2可以被部署（例如完全部署）在腔204-RC中。换言之，第二RDL 210-2可能不具有可能部署在腔204-RC之外的部件。
如上文所述的那样，第二RDL 210-2可以经由例如至少一个倒装芯片互连421耦合（例如电耦合）到电子器件206。此外，第二RDL 210-2可以耦合（例如电耦合）到可能部署在灌封层204中的至少一个TMV 522。如图5中所示，至少一个TMV 522可以被部署在半导体芯片202和腔204-RC之间的灌封层204中。
至少一个TMV 522可以包括至少一种导电材料（例如金属和/或金属合金），或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组包括：铝、铜、金、钛、钨、钯、银和焊料合金（例如Sn-Ag-Cu焊料合金），尽管其他导电材料也是可能的。该至少一种导电材料可以包括或者可以是导电膏或导电粘合剂。例如，该导电膏或导电粘合剂可以包括填充有导电颗粒（例如金属颗粒，例如银颗粒）的至少一种聚合物，或者可以由其组成。
可以通过例如下述工艺中的至少一个来形成至少一个TMV 522：钻孔（例如激光和/或机械钻孔）和刻蚀（例如干法和/或湿法刻蚀）。可以例如通过镀工艺（例如电镀和/或化学镀工艺）、印刷工艺、注胶工艺和球落和回流工艺来使至少一个TMV 522填充有上面识别的导电材料中的至少一种，尽管其他工艺也是可能的。例如，在至少一个TMV 322包括导电膏或导电粘合剂或者由其组成的情况下，可以执行印刷和/或注胶工艺。以另一示例的方式，在至少一个TMV 322包括被配置为预形成焊球的焊料合金或由其组成的情况下，可以执行球落和回流工艺。
至少一个TMV 522可以例如提供电子器件206和半导体芯片202之间的连接（例如电连接）。如上所述，至少一个焊盘202e可以被形成（例如额外形成）在半导体芯片202的第一表面202a（例如背侧或顶面）处。因此，至少一个TMV 522可以经由形成在半导体芯片202的第一表面202a（例如背侧或顶面）处的至少一个焊盘202e来耦合（例如电耦合）到半导体芯片202。
该半导体芯片202可以包括形成在半导体芯片202内的至少一个通孔527，如图5中所示。在下文中，假设半导体芯片202是硅芯片。因此，至少一个通孔527在下文中还可以被称为硅通孔（TSV）527。然而，如将容易理解且上文所述的那样，半导体芯片202可以包括其他材料或可以由其他材料制成。
至少一个TSV 527可以包括至少一种导电材料（例如金属和/或金属合金），或者可以由其组成。该至少一种导电材料可以选自导电材料组，该组由铝、铜、金、钛和钨组成，尽管其他导电材料也是可能的。
可以通过例如下述工艺中的至少一个来形成至少一个TSV 527：钻孔（例如激光和/或机械钻孔）和刻蚀（例如干法和/或湿法刻蚀）。可以例如通过镀工艺（例如电镀和/或化学镀工艺）来使至少一个TSV 527填充有上面识别的导电材料中的至少一种。
至少一个TSV 527可以连接（例如电连接）形成在半导体芯片202的第一表面202a（例如背侧或顶面）处的至少一个焊盘202e和形成在半导体芯片202的第二表面202b（例如前侧或底面）处的至少一个焊盘202d。
因此，电子器件206（例如电子器件206的有源侧206a）可以经由例如至少一个通孔425、至少一个倒装芯片互连421、第二RDL 210-2（背侧RDL）、至少一个TMV 522、至少一个TSV 527和第一RDL 210-1（例如前侧RDL）耦合（例如电耦合）到半导体芯片202、以及多个焊球212。
图6示出包括可能与半导体芯片202的第一表面202a（例如背侧或顶面）接触的至少一个倒装芯片互连421的芯片布置600的横截面视图。
图6中的与图5中相同的参考标记表示与图5中的相同或相似的元素。因此，这里将不再详细描述那些元素，对上面的描述进行参考。上面关于图5中示出的芯片布置500描述的各种效果可能对图6中示出的芯片布置600也类似地有效。下面描述图5和图6之间的差异。
芯片布置600可以包括例如至少一个倒装芯片互连421和半导体芯片202之间的连接（例如电连接），例如直接连接。例如，至少一个倒装芯片互连421可以与半导体芯片202的第一表面202a（例如背侧或顶面）接触。例如，至少一个倒装芯片互连421可以与形成在半导体芯片202的第一表面202a（例如背侧或顶面）处的至少一个焊盘202e接触。因此，图6中示出的芯片布置600可能不需要第二RDL 210-2和/或至少一个TMV 522来再分布和/或再映射从至少一个倒装芯片互连421到半导体芯片202的电连接。形成在灌封层204（例如借助于钻孔，例如激光钻孔）中的一个或多个开口（例如小开口）可能允许至少一个倒装芯片互连421与例如形成在半导体芯片202的第一表面202a（例如背侧或顶面）处的至少一个焊盘202e接触。例如一个或多个开口可以被形成在腔204-RC的壁（例如表面204-RCS（例如底）），并且通过该一个或多个开口，至少一个倒装芯片互连421可以接触形成在半导体芯片202的第一表面202a（例如背侧或顶面）处的至少一个焊盘202e。在一个或多个开口具有高纵横比（例如至少约0.3的纵横比、例如至少约0.5的纵横比、例如至少约0.7的纵横比）的示例中，一个或多个开口可以填充有焊料，例如在球落和回流工艺中。以另一示例的方式，具有高纵横比的该一个或多个开口可以填充有焊料膏，例如在膏注胶和回流工艺中。
因此，电子器件206（例如电子器件206的有源侧206a）可以经由例如至少一个通孔425、至少一个倒装芯片互连421、至少一个TSV 527和第一RDL 210-1（例如前侧RDL）耦合（例如电耦合）到半导体芯片202、以及多个焊球212。
图7示出包括半导体芯片202和部署在灌封层204的同一侧处的腔204-RC的芯片布置700的横截面视图。
图7中的与图2中相同的参考标记表示与图2中的相同或相似的元素。因此，这里将不再详细描述那些元素，对上面的描述进行参考。上面关于图2中示出的芯片布置200描述的各种效果可能对图7中示出的芯片布置700也类似地有效。下面描述图7和图2之间的差异。
如上所述，半导体芯片202可以被部署在灌封层204的第一侧204a（例如前侧或底面）处，并且灌封层204可以具有可能包括腔204-RC的容纳区204-R。
与图2中示出的芯片布置200形成对比，芯片布置700的容纳区204-R的腔204-RC可以例如被部署在灌封层204的第一侧204a（例如前侧或底面）处。换言之，半导体芯片202和腔204-RC可以被部署在灌封层204的同一侧（例如第一侧204a，例如前侧或底面）。例如，芯片布置700的腔204-RC可以横向邻近半导体芯片202部署。
如上所述，第一RDL 210-1a、210-1b（例如前侧RDL）可以例如连接（例如电连接）到半导体芯片202。作为半导体芯片202和腔204-RC被部署在灌封层204的同一侧（例如前侧）的结果，第一RDL 210-1a、210-1b（例如前侧RDL）可以例如被用来将电子器件206连接（例如电连接）到例如半导体芯片202和/或多个焊球212。换言之，第二RDL 210-2（例如背侧RDL）和至少一个TMV 222可能不需要将半导体芯片202耦合（例如电耦合）到电子器件206。
第一RDL 210-1a、210-1b可以至少部分部署在腔204-RC中，并且可以电耦合到电子器件206。例如，如图7中所示，第一RDL 210-1a、210-1b（例如前侧RDL）可以包括可能部署在腔204-RC中的第一部件210-1a和可能部署在腔204-RC之外的第二部件210-1b。该第一RDL 210-1a、210-1b（例如前侧RDL）的第一部件210-1a可以耦合（例如电耦合）到电子器件206。
如图7中所示，该第一RDL 210-1a、210-1b（例如该第一RDL 210-1a、210-1b的第一部件210-1a）可以例如经由可能部署在腔204-RC的至少一个接合线221耦合（例如电耦合）到电子器件206（例如到电子器件206的有源侧206a）。
因此，电子器件206（例如电子器件206的有源侧206a）可以经由例如至少一个接合线221和第一RDL 210-1a、210-1b（例如前侧RDL）耦合（例如电耦合）到半导体芯片202、以及多个焊球212。
可替换地，该第一RDL 210-1a、210-1b（例如该第一RDL 210-1a、210-1b的第一部件210-1a）可以例如经由可能部署在腔204-RC中的至少一个倒装芯片互连（图7中未示出）耦合（例如电耦合）到电子器件206（例如到电子器件206的有源侧206a）。在这样的示例中，电子器件206（例如电子器件206的有源侧206a）可以例如经由至少一个倒装芯片互连和第一RDL 210-1a、210-1b（例如前侧RDL）耦合（例如电耦合）到半导体芯片202、以及多个焊球212。腔204-RC可以在灌封层204的第一侧204a（例如前侧或底面）处打开。例如，在芯片布置700中盖子218可以被省略。
图8示出包括部署在腔204-RC之上的电子器件206的芯片布置800的横截面视图。
图8中的与图2中相同的参考标记表示与图2中的相同或相似的元素。因此，这里将不再详细描述那些元素，对上面的描述进行参考。上面关于图2中示出的芯片布置200描述的各种效果可能对图8中示出的芯片布置800也类似地有效。下面描述图8和图2之间的差异。
如图8中所示，电子器件206可以例如被部署在腔204-RC之上并且可以被配置成密封腔204-RC，而不是被部署在腔204-RC之中。换言之，电子器件可以充当腔204-RC的盖子。
电子器件206的有源侧206a可以例如面对腔204-RC。因此，可以（例如通过腔204-RC）来密封电子器件206的有源侧206a以免受损坏。如上所述，腔204-RC的至少一个壁可以至少部分涂覆有密封材料（例如金属或金属合金）以便灌封（例如保护）电子器件206。例如，腔204-RC（例如腔204-RC的表面204-RCS和至少一个侧壁204-RCW）可以被涂覆有密封材料702（例如液晶聚合物（LCP）或聚对二甲苯），或金属或金属合金，例如铜或铜合金）以用于灌封（例如保护）电子器件206。密封材料702可以提供腔204-RC的更好密封和/或腔204-RC中的电子器件206（例如电子器件206的有源侧206a）的灌封。
部署在腔204-RC之上的电子器件206可以例如沿着腔204-RC的周边被附接到灌封层204。
电子器件206可以包括形成在电子器件206的表面（例如有源侧206a）处的至少一个凸块705。至少一个凸块705可以例如连接（例如电连接）到形成在电子器件206的有源侧206a处的电路。至少一个凸块705可以耦合到第二RDL 210-2。至少一个凸块705可以是电子器件206和第二RDL 210-2之间的倒装芯片互连的一部分。该倒装芯片互连可以进一步包括粘合剂703。该粘合剂703可以横向包围至少一个凸块705。
粘合剂703可以是ACA（各向异性导电粘合剂）。在这种情况下，粘合剂的一部分可以被部署在至少一个凸块705和第二RDL 210-2之间，如图8中所示。一旦将电子器件206放置在腔204-RC至上，粘合剂703的部署在至少一个凸块705和第二RDL 210-2之间的部分就可能已经被至少一个凸块705压缩，其中压缩或热压缩使得部署在至少一个凸块705和第二RDL 210-2之间的粘合剂703的部件在至少一个凸块705和第二RDL 210-2之间进行电接触。
在另一示例中，粘合剂703可以是NCA（非导电粘合剂）。在这种情况下，至少一个凸块705可以与第二RDL 210-2接触（例如直接物理接触），在至少一个凸块705和第二RDL 210-2之间不部署粘合剂703的材料（图8中未示出）。
例如，至少一个凸块705可以是可能已经借助于焊接附接到第二RDL 210-2的焊接凸块，并且在电子器件206和灌封层204之间沿着腔204-RC的周边的间隙可能没有已经填充满粘合剂703，例如借助于注胶。
沿着腔204-RC的周边注胶的粘合剂703的量（例如体积）可能足够小以避免粘合剂703被部署在腔204-RC中或填充腔204-RC。
芯片布置800可以包括形成在第二RDL 210-2的至少一个部件之上以及灌封层204的第二侧204b的至少一部分之上的绝缘层720。该绝缘层720可以例如绝缘（例如电绝缘）第二RDL 210-2和/或至少一个TMV 222。
图9示出图8的芯片布置的示例的俯视图，其包括在将电子器件206部署在腔204-RC之上之前的灌封层204、粘合剂703以及涂覆有密封层702的腔204-RC。
根据图8中示出的示例，粘合剂703是ACA（各向异性导电粘合剂）。
例如，在将电子器件206部署在腔204-RC之上之前，可以利用密封层702来涂覆腔204-RC的表面204-RCS（例如底）和/或腔204-RC的至少一个侧壁204-RCW。
粘合剂703可以沿着腔204-RC的周边形成（例如沉积和/或注胶），并且形成（例如沉积和/或注胶）在第二RDL 210-2（例如背侧RDL）的至少一个部件之上，该至少一个部件可以被部署在灌封层204的第二侧204b处并且在腔204-RC之外，如图8中所示。第二RDL 210-2可以耦合（例如电耦合）到图8中示出的至少一个TMV 222。一旦将电子器件206放置在腔204-RC之上，粘合剂703（各向异性导电粘合剂）的一部分就可能被至少一个凸块705压缩或热压缩，并且被压缩的部分可以将至少一个凸块705电连接到第二RDL 210-2并且因此电连接到至少一个TMV 222。
因此，电子器件206（例如电子器件206的有源侧206a）可以经由例如至少一个凸块705、粘合剂703、第二RDL 210-2（例如背侧RDL）、至少一个TMV 222和第一RDL 210-1（例如前侧RDL）耦合（例如电耦合）到半导体芯片202、以及多个焊球212。
图10示出包括连接电子器件206和至少一个TMV 222的至少一个接合线1021的芯片布置1000的横截面视图。
图10中的与图8中相同的参考标记表示与图8中的相同或相似的元素。因此，这里将不再详细描述那些元素，对上面的描述进行参考。上面关于图8中示出的芯片布置800描述的各种效果可能对图10中示出的芯片布置1000也类似地有效。下面描述图10和图8之间的差异。
可以用至少一个接合线1021来代替芯片布置800的例如将电子器件206连接（例如电连接）到至少一个TMV 222的至少一个凸块705，如图10中所示。因此，至少一个接合线1021可以耦合（例如电耦合）到电子器件206和至少一个TMV 222。例如，至少一个接合线1021可以借助于形成在电子器件206内的至少一个通孔（例如TSV）1025耦合（例如电耦合）到电子器件206（例如电子器件206的有源侧206a）。以另一示例的方式，至少一个接合线1021可以借助于第二RDL 210-2（例如背侧RDL）耦合（例如电耦合）到至少一个TMV 222，该第二RDL 210-2（例如背侧RDL）可以部署在灌封层204的第二侧204b处并且在腔204-RC之外，如图10中所示。
因此，电子器件206（例如电子器件206的有源侧206a）可以经由例如至少一个通孔（例如TSV）1025、至少一个接合线1021、第二RDL 210-2（例如背侧RDL）、至少一个TMV 222和第一RDL 210-1（例如前侧RDL）耦合（例如电耦合）到半导体芯片202、以及多个焊球212。
图2到图10中示出的上述芯片布置可以例如被组合到一起以形成其他芯片布置。例如，芯片布置可以包括部署在腔204-RC中的第一电子器件和可能部署在腔204-RC之上并且被配置成密封腔204-RC（以及因此部署在腔204-RC中的第一电子器件）的第二电子器件。
图11示出用于制造芯片布置的方法1100。
该方法1100可以例如被用来制造图2到图10中示出的芯片布置和/或可能通过组合图2到图10中示出的芯片布置的特征而获得的其他芯片布置中的至少一个。
用于制造芯片布置的方法1100可以包括：提供半导体芯片（在1102中）；形成灌封层以至少部分灌封该半导体芯片（在1104中）；在灌封层中形成腔（在1106中）；以及将电子器件部署在腔中或之上（在1108中）。
如上文关于图2到图10所述的那样，灌封层可以包括或者可以是模制材料（即可以被模制的材料）。因此，1104中的形成灌封层可以包括模制工艺。
可以例如在1104中的形成灌封层期间形成腔。例如，可以在模制工艺期间使用合适成形的模制工具（例如具有合适成形的突出的模制工具）来形成腔。换言之，在灌封层中形成腔可以包括在模制工艺期间使用预定模制工具来形成腔，其中模制工具可以具有与腔形状相反的形状。
以另一示例的方式，可以在形成灌封层之后通过移除材料来形成腔。换言之，形成腔可以包括或者可以是减去工艺。例如，在灌封层中形成腔可以包括在形成灌封层之后通过移除灌封层的材料来形成腔。可以例如借助于下述工艺中的至少一个来移除灌封层的材料：烧蚀（ablation）（例如激光烧蚀）、铣削、钻孔（例如激光和/或机械钻孔）、刻蚀（例如干法和/或湿法刻蚀），尽管其他工艺也是可能的。
以还有另一示例的方式，可以通过在形成灌封层时（例如在eWLB重构期间）将牺牲材料嵌入灌封层中，以及随后移除牺牲材料例如以使腔打开来在灌封层中形成腔。例如，牺牲材料可以具有腔的形状。可以通过例如溶解（例如选择性地溶解）牺牲材料以使得灌封层保持不损坏来移除牺牲材料。
根据这里所说的各种示例，可以提供芯片布置。该芯片布置可以包括：半导体芯片；至少部分灌封该半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及部署在该容纳区中的电子器件。
该电子器件可以被部署在腔中。
该芯片布置还可以包括附接到灌封层并且密封腔的盖子。
该盖子可以经由粘合剂附接到灌封层。
该盖子可以包括选自材料组的至少一种材料或者可以由其料组成，该组包括：玻璃材料、陶瓷材料、金属或金属合金、以及聚合物材料。
该电子器件的有源区可以面对盖子。
该芯片布置还可以包括部署在电子器件和盖子之间的间隙。
该电子器件可以与腔的至少一个侧壁间隔开。
该电子器件可以与腔的侧壁间隔开。
该电子器件可以经由机械去耦材料附接到腔的壁。
该机械去耦材料可以包括或者可以是粘合剂。
该电子器件可以被部署在腔之上并且可以被配置成密封腔。
该电子器件的有源侧可以面对腔。
该电子器件可以电耦合到半导体芯片。
该腔可以被部署在半导体芯片之上。
该灌封层可以包括与半导体芯片不同的材料，或者可以由其组成。
该灌封层可以包括模制材料，或者可以由其组成。
该腔的至少一个壁可以至少部分涂覆有密封材料。
该密封材料可以包括选自下述材料组的至少一种材料，或者可以由其组成，该组包括：陶瓷材料、金属或金属合金、以及聚合物材料。
该半导体芯片可以被部署在灌封层的第一侧，并且该腔可以被部署在灌封层的与第一侧相对的第二侧处。
该半导体芯片和腔可以被部署在灌封层的同一侧处。
该芯片布置还可以包括电耦合到电子器件的再分布层。
该再分布层可以至少部分部署在腔中。
该芯片布置还可以包括部署在腔中并且将电子器件电耦合到再分布层的至少一个接合线。
该芯片布置还可以包括部署在灌封层中并且电耦合到再分布层的至少一个通孔。
该半导体芯片可以被部署在灌封层的第一侧处，该腔可以被部署在灌封层的与第一侧相对的第二侧处，并且电子器件可以被部署在腔中，并且芯片布置还可以包括至少部分部署在腔中并且电耦合到电子器件的再分布层，以及部署在灌封层中并且电耦合到再分布层中的至少一个通孔。
至少一个通孔可以从灌封层的第一侧延伸到灌封层的第二侧。
该再分布层的第一部件可以被部署在腔中，该再分布层的第二部件可以被部署在腔之外灌封层的第二侧之上，并且该至少一个通孔可以从灌封层的第一侧延伸到再分布层的第二部件。
该至少一个通孔可以从灌封层的第一侧延伸到腔。
该再分布层可以被部署在腔中，并且该至少一个通孔可以从灌封层的第一侧延伸到部署在腔中的再分布层。
该芯片布置还可以包括部署在腔中并且将电子器件电耦合到再分布层的至少一个接合线。
该芯片布置还可以包括部署在腔中并且将电子器件电耦合到再分布层的至少一个倒装芯片互连。
该半导体芯片可以被部署在灌封层的第一侧处，该腔可以被部署在灌封层的与第一侧相对的第二侧处，并且该电子器件可以被部署在腔中并且芯片布置还可以包括部署在半导体芯片和腔之间的灌封层中并且电耦合到半导体芯片和电子器件的至少一个通孔。
该芯片布置还可以包括部署在腔中并且电耦合到该至少一个通孔和电子器件的再分布层。
该芯片布置还可以包括部署在腔中并且将电子器件电耦合到再分布层的至少一个倒装芯片互连。
该半导体芯片可以被部署在灌封层的第一侧处，该腔可以被部署在灌封层的与第一侧相对的第二侧，并且该电子器件可以部署在腔中，并且芯片布置还可以包括部署在半导体芯片和电子器件之间并且将电子器件电耦合到半导体芯片的至少一倒装芯片互连。
该至少一个倒装芯片互连可以与半导体芯片的背侧接触。
该腔可以横向邻近半导体芯片部署。
该半导体芯片和腔可以被部署在灌封层的同一侧处，并且电子器件可以被部署在腔中，并且芯片布置还可以包括至少部分部署在腔处且电耦合到电子器件的再分布层。
该再分布层可以电耦合到半导体芯片。
该芯片布置还可以包括部署在腔中并且将电子器件电耦合到再分布层的至少一个接合线。
该芯片布置还可以包括部署在腔中并且将电子器件电耦合到再分布层的至少一个倒装芯片互连。
该电子器件可以沿着腔的周边附接到灌封层。
该电子器件可以借助于各向异性导电粘合剂沿着腔的周边附接到灌封层。
该电子器件可以借助于可能沿着腔的周边部署的至少一个焊接倒装芯片互连（例如多个焊接倒装芯片互连）连接到再分布层。
可以在电子器件和灌封层之间沿着腔的周边部署未填满层。该未填满层可以填充电子器件和灌封层之间的间隙。该至少一个焊接倒装芯片互连可以被未填满层包围。
该半导体芯片可以被部署在灌封层的第一侧处，并且该腔可以被部署在灌封层的与第一侧相对的第二侧处，并且该芯片布置还可以包括部署在灌封层中并且从灌封层的第一侧延伸到灌封层的第二侧的至少一个通孔，以及电耦合到电子器件和该至少一个通孔的至少一个接合线。
该芯片布置还可以包括部署在灌封层的第二侧之上并且电耦合到至少一个接合线和 至少一个通孔的再分布层。
该电子器件可以包括或者可以是下述各项中的至少一个：半导体芯片、微机电***、振荡器和传感器。
该芯片布置可以被配置为芯片封装。
该芯片布置可以被配置为嵌入式晶片级球栅阵列封装。
根据这里描述的各种示例，可以提供一种芯片封装。该芯片封装可以包括：半导体芯片；至少部分灌封该半导体芯片的灌封层；部署在该灌封层中的腔；以及部署在该腔中并且电耦合到该半导体芯片的电子器件。
该半导体芯片可以被部署在芯片封装的前侧处并且该腔可以被部署在芯片封装的后侧处。
该半导体芯片和腔可以被部署在封装的前侧处。
该芯片封装还可以包括沿着腔的周边附接到灌封层的盖子。
该芯片封装可以被配置为嵌入式晶片级球栅阵列封装。
根据这里描述的各种示例，可以提供一种芯片封装。该芯片封装可以包括：半导体芯片；至少部分灌封该半导体芯片的灌封层；部署在该灌封层中的腔；以及部署在该腔之上并且被配置成密封该腔且电耦合到该半导体芯片的电子器件。
该电子器件的有源侧可以面对腔。
该半导体芯片可以被部署在芯片封装的前侧处，并且该腔可以被部署在芯片封装的后侧处。
该腔的至少一个壁可以至少部分涂覆有密封材料。
该芯片封装可以被配置为嵌入式晶片级球栅阵列封装。
根据这里描述的各种示例，可以提供一种嵌入式晶片级球栅阵列（eWLB）封装。该eWLB封装可以包括：半导体芯片；至少部分灌封该半导体芯片的灌封材料；部署在该灌封层中的腔；以及部署在该腔中并且电耦合到该半导体芯片的电子器件。
根据这里描述的各种示例，可以提供一种用于制造芯片布置的方法。该方法可以包括：提供半导体芯片；形成灌封层以便至少部分地灌封该半导体芯片；在该灌封层中形成腔；以及将电子器件部署在该腔中或之上。
形成灌封层可以包括模制工艺，或者可以由其组成。
在灌封层中形成腔可以包括在模制工艺期间使用可预定的模制工具形成腔，或可以由其组成。
在灌封层中形成腔可以包括在形成灌封层之后通过移除灌封层的材料来形成腔，或者可以由其组成。
在灌封层中形成腔可以包括当形成灌封层时将牺牲材料嵌入灌封层中以及随后移除该牺牲材料，或者可以由其组成。
该牺牲材料可以具有腔的形状。
在这里所述的芯片布置或芯片封装或方法中的一个的上下文中描述的各种示例和方面可以类似地对于这里所述的其他芯片布置或芯片封装或方法也有效。
尽管已经参考该公开内容的这些方面特别示出并描述了各种方面，但是本领域技术人员应该理解，在不偏离如由所附权利要求限定的本公开内容的精神和范围的情况下，可以在其中做出形式和细节的各种改变。因此本公开内容的范围由所附权利要求指示，并且因此意图涵盖进入该权利要求的等同物的含义和范围内的所有改变。

Claims (27)

1.一种芯片布置，其包括：
半导体芯片；
至少部分灌封半导体芯片的灌封层，该灌封层具有被配置成容纳电子器件的容纳区，该容纳区包括腔；以及
部署在该容纳区中的电子器件。
2.根据权利要求1所述的芯片布置，其中，
该电子器件被部署在腔中。
3.根据权利要求2所述的芯片布置，
还包括附接到灌封层并且密封腔的盖子。
4.根据权利要求3所述的芯片布置，其中，
电子器件的有源区面对盖子。
5.根据权利要求3所述的芯片布置，
还包括部署在电子器件和盖子之间的间隙。
6.根据权利要求3所述的芯片布置，其中，
电子器件与腔的至少一个侧壁间隔开。
7.根据权利要求2所述的芯片布置，其中，
电子器件经由机械去耦材料附接到腔的壁。
8.根据权利要求1所述的芯片布置，其中，
电子器件部署在腔之上并且被配置成密封腔。
9.根据权利要求8所述的芯片布置，其中，
电子器件的有源侧面对腔。
10.根据权利要求1所述的芯片布置，其中，
电子器件电耦合到半导体芯片。
11.根据权利要求1所述的芯片布置，其中，
腔的至少一个壁至少部分涂覆有密封材料。
12.根据权利要求1所述的芯片布置，其中，
半导体芯片部署在灌封层的第一侧处，并且腔部署在灌封层的与第一侧相对的第二侧处。
13.根据权利要求1所述的芯片布置，其中，
半导体芯片和腔部署在灌封层的同一侧处。
14.根据权利要求1所述的芯片布置，
还包括电耦合到电子器件的再分布层。
15.根据权利要求14所述的芯片布置，其中，
再分布层至少部分部署在腔中。
16.根据权利要求14所述的芯片布置，
还包括部署在腔中并且将电子器件电耦合到再分布层的至少一个接合线。
17.根据权利要求14所述的芯片布置，
还包括部署在灌封层中并且电耦合到再分布层的至少一个通孔。
18.根据权利要求14所述的芯片布置，
还包括部署在腔中并且将电子器件电耦合到再分布层的至少一个倒装芯片互连。
19.根据权利要求8所述的芯片布置，其中，
电子器件沿着腔的周边附接到灌封层。
20.根据权利要求19所述的芯片布置，其中，
电子器件借助于各向异性导电粘合剂沿着腔的周边附接到灌封层。
21.根据权利要求1所述的芯片布置，
被配置为芯片封装。
22.一种芯片封装，其包括：
半导体芯片；
至少部分灌封半导体芯片的灌封层；
部署在灌封层中的腔；以及
部署在腔中并且电耦合到半导体芯片的电子器件。
23.根据权利要求22所述的芯片封装，
还包括沿着腔的周边附接到灌封层的盖子。
24.一种芯片封装，其包括：
半导体芯片；
至少部分灌封半导体芯片的灌封层；
部署在灌封层中的腔；以及
部署在腔之上并且被配置成密封腔且电耦合到半导体芯片的电子器件。
25.根据权利要求24所述的芯片封装，其中，
电子器件的有源侧面对腔。
26.一种用于制造芯片布置的方法，该方法包括：
提供半导体芯片；
形成灌封层以便至少部分地灌封半导体芯片；
在灌封层中形成腔；以及
将电子器件部署在腔中或之上。
27.根据权利要求26所述的方法，其中，
形成灌封层包括模制工艺。
CN201410094901.1A 2013-03-15 2014-03-14 芯片布置、芯片封装、以及用于制造芯片布置的方法 Active CN104051364B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/832,200 US20140264808A1 (en) 2013-03-15 2013-03-15 Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
US13/832200 2013-03-15

Publications (2)

Publication Number Publication Date
CN104051364A true CN104051364A (zh) 2014-09-17
CN104051364B CN104051364B (zh) 2018-05-15

Family

ID=51504029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410094901.1A Active CN104051364B (zh) 2013-03-15 2014-03-14 芯片布置、芯片封装、以及用于制造芯片布置的方法

Country Status (3)

Country Link
US (1) US20140264808A1 (zh)
KR (2) KR20140113479A (zh)
CN (1) CN104051364B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104495741A (zh) * 2014-12-30 2015-04-08 华天科技（昆山）电子有限公司 表面传感芯片封装结构及制作方法
CN104538373A (zh) * 2014-12-30 2015-04-22 华天科技（昆山）电子有限公司 三维集成传感芯片封装结构及封装方法
CN104600058A (zh) * 2015-02-03 2015-05-06 华天科技（昆山）电子有限公司 多芯片半导体封装结构及制作方法
CN105460884A (zh) * 2014-09-25 2016-04-06 英飞凌科技股份有限公司 封装布置、封装以及制造封装布置的方法
CN105590869A (zh) * 2014-10-24 2016-05-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN106876290A (zh) * 2017-03-10 2017-06-20 三星半导体(中国)研究开发有限公司 晶圆级扇出型封装件及其制造方法
CN107230641A (zh) * 2016-03-24 2017-10-03 英飞凌科技股份有限公司 具有嵌入导电层和增强密封的模制腔封装体
CN107265393A (zh) * 2016-04-04 2017-10-20 英飞凌科技股份有限公司 包含mems管芯的半导体设备
CN111384003A (zh) * 2018-12-27 2020-07-07 财团法人工业技术研究院 电子元件封装结构及其制造方法
CN111492476A (zh) * 2017-10-10 2020-08-04 Z格鲁公司 具有引线框架的灵活且集成的模块封装的组装
CN113366627A (zh) * 2019-02-14 2021-09-07 株式会社村田制作所 电子部件模块的制造方法以及电子部件模块

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8828807B1 (en) 2013-07-17 2014-09-09 Infineon Technologies Ag Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9099454B2 (en) 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
US8912641B1 (en) * 2013-09-09 2014-12-16 Harris Corporation Low profile electronic package and associated methods
US9443789B2 (en) * 2013-09-11 2016-09-13 Harris Corporation Embedded electronic packaging and associated methods
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
TWI620707B (zh) * 2014-03-11 2018-04-11 立錡科技股份有限公司 微機電模組以及其製造方法
KR20150139660A (ko) * 2014-06-03 2015-12-14 삼성전자주식회사 전자소자 패키지
KR101688077B1 (ko) * 2015-01-08 2016-12-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
DE102015102535B4 (de) 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
CN205542769U (zh) * 2015-11-30 2016-08-31 奥特斯(中国)有限公司 电子装置和电子设备
US10446504B2 (en) * 2017-05-18 2019-10-15 Xintec Inc. Chip package and method for forming the same
US20190006331A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
US11536800B2 (en) 2017-12-22 2022-12-27 Hrl Laboratories, Llc Method and apparatus to increase radar range
US11527482B2 (en) 2017-12-22 2022-12-13 Hrl Laboratories, Llc Hybrid integrated circuit architecture
KR102530319B1 (ko) * 2018-12-07 2023-05-09 삼성전자주식회사 전도성 필라를 갖는 반도체 패키지 및 그 제조 방법
JP7406314B2 (ja) * 2019-06-24 2023-12-27 キヤノン株式会社 電子モジュール及び機器
US11383970B2 (en) * 2019-07-09 2022-07-12 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and related methods
DE102019120886A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Halbleitergehäuse mit einem Hohlraum in seinem Gehäusekörper
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11942386B2 (en) * 2020-08-24 2024-03-26 Texas Instruments Incorporated Electronic devices in semiconductor package cavities
WO2022203690A1 (en) * 2021-03-26 2022-09-29 Hrl Laboratories, Llc Hybrid integrated circuit architecture

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313598B1 (en) * 1998-09-11 2001-11-06 Hitachi, Ltd. Power semiconductor module and motor drive system
US20030057550A1 (en) * 2000-12-22 2003-03-27 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US20110241197A1 (en) * 2010-04-01 2011-10-06 Horst Theuss Device and Method for Manufacturing a Device
CN102646668A (zh) * 2011-02-17 2012-08-22 三星电子株式会社 具有基板穿孔的中间体的半导体封装及其制造方法
CN202423279U (zh) * 2011-12-29 2012-09-05 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造
CN102983125A (zh) * 2012-11-27 2013-03-20 北京半导体照明科技促进中心 Led封装、其制作方法及包含其的led***

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861670A (en) * 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
US4965227A (en) * 1987-05-21 1990-10-23 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5666272A (en) * 1994-11-29 1997-09-09 Sgs-Thomson Microelectronics, Inc. Detachable module/ball grid array package
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP3414696B2 (ja) * 2000-05-12 2003-06-09 日本電気株式会社 半導体装置のキャリア基板の電極構造
US8937393B2 (en) * 2007-05-03 2015-01-20 Stats Chippac Ltd. Integrated circuit package system with device cavity
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
GB2485830A (en) * 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements
KR101321282B1 (ko) * 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
US8513057B2 (en) * 2011-09-16 2013-08-20 Stats Chippac Ltd. Integrated circuit packaging system with routable underlayer and method of manufacture thereof
EP3056467B1 (en) * 2013-02-20 2017-05-24 Harman Becker Automotive Systems GmbH Circuit board comprising spatial light modulator
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
US9252127B1 (en) * 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9548289B2 (en) * 2014-09-15 2017-01-17 Mediatek Inc. Semiconductor package assemblies with system-on-chip (SOC) packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313598B1 (en) * 1998-09-11 2001-11-06 Hitachi, Ltd. Power semiconductor module and motor drive system
US20030057550A1 (en) * 2000-12-22 2003-03-27 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US20110241197A1 (en) * 2010-04-01 2011-10-06 Horst Theuss Device and Method for Manufacturing a Device
CN102646668A (zh) * 2011-02-17 2012-08-22 三星电子株式会社 具有基板穿孔的中间体的半导体封装及其制造方法
CN202423279U (zh) * 2011-12-29 2012-09-05 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造
CN102983125A (zh) * 2012-11-27 2013-03-20 北京半导体照明科技促进中心 Led封装、其制作方法及包含其的led***

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105460884A (zh) * 2014-09-25 2016-04-06 英飞凌科技股份有限公司 封装布置、封装以及制造封装布置的方法
US9718678B2 (en) 2014-09-25 2017-08-01 Infineon Technologies Ag Package arrangement, a package, and a method of manufacturing a package arrangement
CN105590869A (zh) * 2014-10-24 2016-05-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
US10574209B2 (en) 2014-10-24 2020-02-25 Semiconductor Manufacturing International (Shanghai) Corporation Wafer level packaging approach for semiconductor devices
US11336257B2 (en) 2014-10-24 2022-05-17 Semiconductor Manufacturing International (Shanghai) Corporation Wafer level packaging for semiconductor devices
CN104495741A (zh) * 2014-12-30 2015-04-08 华天科技（昆山）电子有限公司 表面传感芯片封装结构及制作方法
CN104538373B (zh) * 2014-12-30 2017-05-03 华天科技（昆山）电子有限公司 三维集成传感芯片封装结构及封装方法
CN104538373A (zh) * 2014-12-30 2015-04-22 华天科技（昆山）电子有限公司 三维集成传感芯片封装结构及封装方法
CN104495741B (zh) * 2014-12-30 2018-05-01 华天科技（昆山）电子有限公司 表面传感芯片封装结构及制作方法
CN104600058B (zh) * 2015-02-03 2017-02-22 华天科技（昆山）电子有限公司 多芯片半导体封装结构及制作方法
CN104600058A (zh) * 2015-02-03 2015-05-06 华天科技（昆山）电子有限公司 多芯片半导体封装结构及制作方法
CN107230641A (zh) * 2016-03-24 2017-10-03 英飞凌科技股份有限公司 具有嵌入导电层和增强密封的模制腔封装体
CN107265393A (zh) * 2016-04-04 2017-10-20 英飞凌科技股份有限公司 包含mems管芯的半导体设备
CN106876290A (zh) * 2017-03-10 2017-06-20 三星半导体(中国)研究开发有限公司 晶圆级扇出型封装件及其制造方法
US10580742B2 (en) 2017-03-10 2020-03-03 Samsung Electronics Co., Ltd. Wafer level fan-out package and method of manufacturing the same
US10461044B2 (en) 2017-03-10 2019-10-29 Samsung Electronics Co., Ltd. Wafer level fan-out package and method of manufacturing the same
CN111492476A (zh) * 2017-10-10 2020-08-04 Z格鲁公司 具有引线框架的灵活且集成的模块封装的组装
CN111384003A (zh) * 2018-12-27 2020-07-07 财团法人工业技术研究院 电子元件封装结构及其制造方法
CN113366627A (zh) * 2019-02-14 2021-09-07 株式会社村田制作所 电子部件模块的制造方法以及电子部件模块

Also Published As

Publication number Publication date
KR102073443B1 (ko) 2020-02-04
US20140264808A1 (en) 2014-09-18
KR20150079541A (ko) 2015-07-08
CN104051364B (zh) 2018-05-15
KR20140113479A (ko) 2014-09-24

Similar Documents

Publication Publication Date Title
CN104051364B (zh) 芯片布置、芯片封装、以及用于制造芯片布置的方法
US10777502B2 (en) Semiconductor chip, package structure, and pacakge-on-package structure
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
CN104229720B (zh) 芯片布置及用于制造芯片布置的方法
US7723831B2 (en) Semiconductor package having die with recess and discrete component embedded within the recess
KR101640076B1 (ko) 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
CN104051395A (zh) 芯片堆叠封装及其方法
US9718678B2 (en) Package arrangement, a package, and a method of manufacturing a package arrangement
US20060022325A1 (en) Cap wafer, semiconductor package, and fabricating method thereof
KR102223245B1 (ko) 패키징된 반도체 디바이스
US10651150B2 (en) Multichip module including surface mounting part embedded therein
KR101059629B1 (ko) 반도체 패키지 제조방법
CN105731354A (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
CN107265393A (zh) 包含mems管芯的半导体设备
TW201709477A (zh) 用以製造具有多層模製導電基板和結構之半導體封裝的方法
CN106672888A (zh) 封装集成电路管芯的方法和器件
EP2790214B1 (en) Device with a micro- or nanoscale structure
KR20140104473A (ko) Mems 칩 스케일 패키지
CN113410215B (zh) 半导体封装结构及其制备方法
US20170133305A1 (en) 3d system-level packaging methods and structures
TW202106605A (zh) 感測器及其封裝組件
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法
CN102176446B (zh) 一种三维高集成度***级封装结构
TW200837846A (en) Vertical integration of passive component in semiconductor device package for high electrical performance
KR20100078958A (ko) 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Neubiberg, Germany

Applicant after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Applicant before: Intel Mobile Communications GmbH

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant