CN102624380A - 三位可逆三值-二值逻辑转换器 - Google Patents

三位可逆三值-二值逻辑转换器 Download PDF

Info

Publication number
CN102624380A
CN102624380A CN2012101075951A CN201210107595A CN102624380A CN 102624380 A CN102624380 A CN 102624380A CN 2012101075951 A CN2012101075951 A CN 2012101075951A CN 201210107595 A CN201210107595 A CN 201210107595A CN 102624380 A CN102624380 A CN 102624380A
Authority
CN
China
Prior art keywords
reversible
value
transducer
door
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101075951A
Other languages
English (en)
Other versions
CN102624380B (zh
Inventor
管致锦
徐明强
程学云
张海豹
鲁灿钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong University filed Critical Nantong University
Priority to CN201210107595.1A priority Critical patent/CN102624380B/zh
Publication of CN102624380A publication Critical patent/CN102624380A/zh
Application granted granted Critical
Publication of CN102624380B publication Critical patent/CN102624380B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种三位可逆三值-二值转换电路。本发明使用三值可逆逻辑门和二值可逆逻辑门构造出可逆三值-二值转换器（TBC）和可逆逻辑减一转换器（MC），并在此基础上将上述可逆逻辑部件级联，构造出基于可逆逻辑的三位三值-二值转换器。本发明是一种基于可逆逻辑的三位三值-二值转换器，在完成三值-二值逻辑转换的同时，避免了***中因逻辑信息位的丢失产生的能量损耗，减少了***能耗。

Description

三位可逆三值-二值逻辑转换器
技术领域
本发明设计使用三值可逆逻辑门和二值可逆逻辑门构造出可逆三值-二值转换器（TBC）和可逆逻辑减一转换器（MC），并在此基础上将上述可逆逻辑部件级联，构造出基于可逆逻辑的三位三值-二值转换器。
背景技术
可逆计算是一种计算模型。从某种意义上讲，计算的过程就是对数值按照一定的规则进行转换演算。与传统的不可逆计算不同，可逆计算在整个计算的过程中都是可逆的，即由计算中的任何一步中间结果可以反演算回它的前一步或者最初值，一般情况下，不可逆计算无法做到。
随着信息技术的发展，一方面芯片的集成度越来越高，单位面积中器件数量不断增大，产生的热量也会越来越多，最终将达到芯片所能承受的极限；另一方面芯片功能也会受到量子效应的干扰，这些问题将成为严重制约硅芯片发展的瓶颈。1961年，Landauer在其论文中指出，不可逆计算每一次运算都会引起比特位的丢失，而每丢失一比特信息就会有kTln2（大约3 10-21J）热能散发(其中k是Boltzmann常量，T是热力学温度)。这种热量的散发对于每一个信息位看起来很小，但是随着芯片的集成度越来越高也不可以忽略不计。1973年，Bennett提出并证明了可逆计算在逻辑上是可行的。可逆计算由于没有比特位的丢失，可以很好的解决由比特位丢失引起的热能散发的问题，从而大大降低计算机的逻辑上的能耗。1980年，Toffoli等人提出了几种实现可逆计算的逻辑门。
在二值逻辑中，每一个命题皆取真假二值之一为值 ，每一命题或者真或者假 。但实际上，一个命题可以不是二值的。命题可以有三值，推而广之，还可以有四值，五值。因此，对每一自然数n，有n值，以至于无穷多值。研究这类命题之间逻辑关系的理论，即为多值逻辑。
与二值可逆逻辑不同，三值可逆逻辑存在三个不同的逻辑，即0、1和2。依次类推可以有四值可逆逻辑，五值可逆逻辑等。三值可逆逻辑具有一些二值可逆逻辑没有的特点，在进行可逆逻辑操作时不会丢失信息且消耗非常小的热能，对研究多值可逆逻辑具有重要意义。
发明内容
本发明的目的是提供一种可逆的三值-二值转换器(TBC)和二值可逆减一转换器（MC），用可逆逻辑电路来解决的三值-二值转换问题。
   本发明通过以下的技术方案实现的：
1位可逆三-二转换器（Ternary-Binary Converter）的构造：
在三值逻辑中有0,1,2这三种数字状态，在二值逻辑中只有0,1这两种数字状态，所以1位三值数值需要2位二值数值表示，对于1位三值数值和2位二值数值之间的对应关系，如表1所示。
Figure 631709DEST_PATH_IMAGE001
使用三值可逆逻辑门实现该转换功能，需要添加1位常量输入0，则可逆的三值-二值转换器如表2所示，根据表2，只需要2个控制循环1门就可以很快构造出满足其函数功能的三值可逆电路图，即1位可逆三-二转换器（Ternary-Binary Converter），如图1所示，将其封装成一个可逆逻辑器件TBC，则生成如图2所示。值得注意的是1位可逆三-二转换器TBC是一个三值可逆转换部件，但其输出只包含0和1这两种数字信息，即三值数值信息经过TBC门后的输出信息为二值数值信息，可以直接连接二值可逆电路。
2位可逆三-二转换器：
对于两位以上的三-二转换，首先需要分析它们的逻辑转换关系，如表3所示。
Figure 499488DEST_PATH_IMAGE003
从表3中，很明显(00)3=(0000)2，(01)3=(0001)2，(02)3=(0010)2，而(10)3，(11)3，(12)3与(0100)2，(0101)2，(0110)2在数值上分别相差1，而(20)3，(21)3，(22)3，与(1000)2，(1001)2，(1010)2在数值上分别相差2，它们是由A1引起的误差，即(1 A0)3=(01 b1 b0)2-1，(2 A0)3=(10 b1 b0)2-2，两者之间的关系如表4所示。
Figure 178337DEST_PATH_IMAGE004
为了实现该逻辑上减一的功能，需要构造一个可逆逻辑减一转换器MC（Minus1Converter），添加映射（b2b1b0），（011）到（011），（111）到（110），这样将导致函数不可逆，所以还需要添加一个常量输入0，其实现可逆逻辑电路如图3所示，将其封装成一个可逆逻辑减一转换器，则如图4所示。
由于当A1=2时，需要修正数值，使数值比原来的要少2，由于当A1=1时，需要修正数值，使数值比原来的要少1，将输入线适当的级联可逆逻辑减一转换器MC如图5，可以修改其输出值，如图5，当x4=1时，
(y4y3y2y1y0)2=(x4x3x2x1x0)2-4
如图6，当x3=1时，
(y4y3y2y1y0)2=(x4x3x2x1x0)2-2
如图7，当x2=1时，
(y4y3y2y1y0)2=(x4x3x2x1x0)2-1
这样，只要将图6的电路和图7的电路串联就可以得到两位三-二可逆转换器，如图8所示，需要注意的是在电路串联时，必须将图7的电路先于图6的电路。在图6中，因为x3x2由A1经过TBC转化而来，所以x3和x2只有一个是0，另一个必为1，将图6的MC置于图7的MC前，经过图6的MC后，x2有可能会由0变成1，从而导致图7的MC又起到作用，而最终的结果有可能减3而不是减2或减1。如果将图7的MC置于图6的MC前，就不会发生此冲突。
将两位可逆三-二转化器扩展到三位，则当A2=0时，逻辑转换电路功能不变；当A2=1时，
Figure 932667DEST_PATH_IMAGE005
为了方便描述，将转换图中输入信号经过TBC后用竖直的虚线分层描述，第一层为0层，每经过一个MC后层数加1 。将图5中的MC加入转换电路中，得到图9所示。
由图9输入（A20A10A0）经过TBC后输出位（x4x3x2x1x0），经过0层，1层，2层，3层的数据变化如表5所示。
Figure 669678DEST_PATH_IMAGE006
这样只要在图9的转换电路第三层后级联图5的可逆逻辑门MC（x4 ，x3 ，x2）后便可完成，当A2=1时的可逆逻辑转换，如图10所示。
当A2=2时，由于x4 x5不能同时为1，即x5=1，x4=0， 
(10x3x2x1x0)2-(2A1A0)3=(100000)2-(200)3+{(x3x2x1x0)2-(A1A0)3}
                            =14+{(x3x2x1x0)2-(A1A0)3}
对于由{(x3x2x1x0)2-(A1A0)3}引起的差，经过图10的可逆逻辑电路可以消除。而剩余的差14，通过在图10后的可逆逻辑电路添加MC（x5 ，x4 ，x1），MC（x5 ，x4 ，x2），MC（x5 ，x4 ，x3），可以得到三位可逆三-二转换逻辑电路，如图11所示，从表6中可以看出，由x5引起的误差总是14。从而完成3位三-二可逆转换功能。
综上所述，该3位三-二可逆逻辑转换器通过3个可逆三值-二值转换器(TBC)和7个二值可逆减一转换器（MC）级联而成。
该转换电路实现的次序依次为：x5和x4作为第1个可逆三值-二值转换器的常量输入位和变量输入位A1；x3和x2作为第2个可逆三值-二值转换器的常量输入位和变量输入位A1；x1和x0作为第3个可逆三值-二值转换器的常量输入位和变量输入位A0；第1个可逆减一转换器的三个变量输入分别为x4，x3，x2；第2个可逆减一转换器的三个变量输入分别为x2，x1，x0；第3个可逆减一转换器的三个变量输入分别为x3，x2，x1；第4个可逆减一转换器的三个变量输入分别为x4，x3，x2；第5个可逆减一转换器的三个变量输入分别为x5，x4，x1；第6个可逆减一转换器的三个变量输入分别为x5，x4，x2；第7个可逆减一转换器的三个变量输入分别为x5，x4，x3。
本发明是一种基于可逆逻辑的三位三值-二值转换器，在完成三值-二值逻辑转换的同时，避免了***中因逻辑信息位的丢失产生的能量损耗，减少了***能耗。
附图说明
图1：1位可逆三-二转换器实现电路；
图2：1位可逆三-二转换器结构图；
图3：可逆逻辑减一转换器实现电路；
图4：可逆逻辑减一转换器结构图；
图5：单个MC门级联电路1；
图6：单个MC门级联电路2；
图7：单个MC门级联电路3；
图8：2位可逆三-二转换逻辑电路；
图9：可逆三-二转换逻辑电路1；
图10：可逆三-二转换逻辑电路2；
图11：三位可逆三值-二值转换逻辑器实现电路。
具体实施方式
整个三位可逆三值-二值转换电路主要由两种转换器组成，分别是可逆三-二转换器（TBC）和可逆减一转换器（MC）。
本申请主要介绍其实现的可逆级联电路。
一位三值-二值转换器（TBC）由1个2控制循环1门（2-Control  Cycle 1，C2C1）和1个1控制循环1门（1-Control Cycle 1，C2C1）级联构造出来。该三值-二值转换器有两个输入和两个输出。两个输入由常量输入0和变量输入A组成，两个输出为P和Q。第一个可逆门为2控制循环1门，控制位为A，目标位为常量输入位；第二个可逆门为1控制循环1门，控制位为常量输入位，目标位为A。
二值可逆减一转换器（MC）由1个CNOT门，2个Toffoli门和4个4-Toffoli门级联而成。该转换器有四个输入四个输出，其中三个输入x2x1x0，和一个常量输入0，三个输出y2y1y0，和一个垃圾输出G。第一个门为CNOT门，控制位为x2，目标位为x0；第二个门为Toffoli门，控制位为x2和x0，目标位为x1；；第三个门为4-Toffoli门，控制位为x0，x1和常量输入位，目标位为x2；第四个门为4-Toffoli门，控制位为x0，x1和x2，目标位为常量输入位；第五个门为Toffoli门，控制位为x1和常量输入位，目标位为x2；第六个门为4-Toffoli门，控制位为x0，x2和常量输入位，目标位为x1；第七个门为4-Toffoli门，控制位为x1，x2和常量输入位，目标位为x0。
两位三值-二值可逆逻辑转换电路由两个可逆三值-二值转换器（TBC）和两个二值可逆减一转换器级联而成。该可逆电路有四个输入信号分别为x3，x2，x1和x0，其中两个常量输入x3=0，x1=0。四个输出信号分别为y3，y2，y1和y0。该转换电路实现的次序依次为：x3和x2作为第1个可逆三值-二值转换器的常量输入位和变量输入位A1；x1和x0作为第2个可逆三值-二值转换器的常量输入位和变量输入位A0；第1个可逆减一转换器的三个变量输入分别为x2，x1，x0；第2个可逆减一转换器的三个变量输入分别为x3，x2，x1。
三位三值-二值可逆逻辑转换电路由三个可逆三值-二值转换器（TBC）和七个二值可逆减一转换器（MC）级联而成。该可逆电路有六个输入信号分别为x5，x4，x3，x2，x1和x0，其中三个常量输入x5=0，x3=0，x1=0，三个变量输入分别为x4= A2，x2= A1，x0= A0。六个输出信号分别为y5，y4，y3，y2，y1和y0。该转换电路实现的次序依次为：x5和x4作为第1个可逆三值-二值转换器的常量输入位和变量输入位A1；x3和x2作为第2个可逆三值-二值转换器的常量输入位和变量输入位A1；x1和x0作为第3个可逆三值-二值转换器的常量输入位和变量输入位A0；第1个可逆减一转换器的三个变量输入分别为x4，x3，x2；第2个可逆减一转换器的三个变量输入分别为x2，x1，x0；第3个可逆减一转换器的三个变量输入分别为x3，x2，x1；第4个可逆减一转换器的三个变量输入分别为x4，x3，x2；第5个可逆减一转换器的三个变量输入分别为x5，x4，x1；第6个可逆减一转换器的三个变量输入分别为x5，x4，x2；第7个可逆减一转换器的三个变量输入分别为x5，x4，x3。
本发明是一种基于可逆逻辑的三位三值-二值转换器，在完成三值-二值逻辑转换的同时，避免了***中因逻辑信息位的丢失产生的能量损耗，减少了***能耗。

Claims (6)

1.一种三位可逆三值-二值逻辑转换器，其特征在于：所述三位可逆三值-二值逻辑转换器由三个可逆三值-二值转换器和七个二值可逆减一转换器级联而成，所述三位可逆三值-二值逻辑转换器有六个输入信号分别为x5、x4、x3、x2、x1和x0，其中三个常量输入x5=0，x3=0，x1=0，三个变量输入分别为x4= A2，x2= A1，x0= A0；六个输出信号分别为y5、y4、y3、y2、y1和y0；所述三位可逆三值-二值逻辑转换器实现的次序依次为：x5和x4作为第1个可逆三值-二值转换器的常量输入位和变量输入位A1；x3和x2作为第2个可逆三值-二值转换器的常量输入位和变量输入位A1；x1和x0作为第3个可逆三值-二值转换器的常量输入位和变量输入位A0；第1个可逆减一转换器的三个变量输入分别为x4，x3，x2；第2个可逆减一转换器的三个变量输入分别为x2，x1，x0；第3个可逆减一转换器的三个变量输入分别为x3，x2，x1；第4个可逆减一转换器的三个变量输入分别为x4，x3，x2；第5个可逆减一转换器的三个变量输入分别为x5，x4，x1；第6个可逆减一转换器的三个变量输入分别为x5，x4，x2；第7个可逆减一转换器的三个变量输入分别为x5，x4，x3。
2.根据权利要求1所述的三位可逆三值-二值逻辑转换器，其特征在于：在所述三位可逆三值-二值逻辑转换器的输入端，除去三个常量输入0以外的三个输入A2、A1和A0，经过三位三值-二值可逆逻辑转换电路可以得到六位输出信号分别为y5、y4、y3、y2、y1和y0 ，他们在数值上存在着如下等价关系：(y5y4y3y2y1y0)2=(A2A1A0)3。
3.根据权利要求1所述的三位可逆三值-二值逻辑转换器，其特征在于：所述可逆的三值-二值转换器由1个2控制循环1门和1个1控制循环1门级联构造出来，所述可逆的三值-二值转换器有两个输入和两个输出，两个输入由常量输入0和变量输入A组成，两个输出为P和Q；第一个可逆门为2控制循环1门，控制位为A，目标位为常量输入位，第二个可逆门为1控制循环1门，控制位为常量输入位，目标位为A。
4.根据权利要求3所述的三位可逆三值-二值逻辑转换器，其特征在于：
当A=0时，两个输出信号为：P=0，Q=0；
当A=1时，两个输出信号为：P=0，Q=1；
当A=2时，两个输出信号为：P=1，Q=0。
5.根据权利要求1所述的三位可逆三值-二值逻辑转换器，其特征在于：所述二值可逆减一转换器由1个CNOT门、2个Toffoli门和4个4-Toffoli门级联而成，所述二值可逆减一转换器有四个输入四个输出，其中三个输入x2、x1、x0，和一个常量输入0，三个输出y2、y1、y0，和一个垃圾输出G；第一个门为CNOT门，控制位为x2，目标位为x0；第二个门为Toffoli门，控制位为x2和x0，目标位为x1；第三个门为4-Toffoli门，控制位为x0、x1和常量输入位，目标位为x2；第四个门为4-Toffoli门，控制位为x0、x1和x2，目标位为常量输入位；第五个门为Toffoli门，控制位为x1和常量输入位，目标位为x2；第六个门为4-Toffoli门，控制位为x0、x2和常量输入位，目标位为x1；第七个门为4-Toffoli门，控制位为x1、x2和常量输入位，目标位为x0。
6.根据权利要求5所述的三位可逆三值-二值逻辑转换器，其特征在于：当x2=1时，输出信号所表示的二进制数值(y2y1y0)2=(x2x1x0)2-1；当x2=0时, 输出信号所表示的二进制数值(y2y1y0)2=(x2x1x0)2。
CN201210107595.1A 2012-04-13 2012-04-13 三位可逆三值-二值逻辑转换器 Expired - Fee Related CN102624380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210107595.1A CN102624380B (zh) 2012-04-13 2012-04-13 三位可逆三值-二值逻辑转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210107595.1A CN102624380B (zh) 2012-04-13 2012-04-13 三位可逆三值-二值逻辑转换器

Publications (2)

Publication Number Publication Date
CN102624380A true CN102624380A (zh) 2012-08-01
CN102624380B CN102624380B (zh) 2014-05-07

Family

ID=46564082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210107595.1A Expired - Fee Related CN102624380B (zh) 2012-04-13 2012-04-13 三位可逆三值-二值逻辑转换器

Country Status (1)

Country Link
CN (1) CN102624380B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050305A (zh) * 2013-07-03 2014-09-17 浙江工商大学 一种tc-bc转换的电路单元
CN104052434A (zh) * 2013-07-03 2014-09-17 浙江工商大学 一种时钟变换电路
CN104467758A (zh) * 2014-11-14 2015-03-25 浙江工商大学 一种qb31的电路单元
CN106019982A (zh) * 2016-05-18 2016-10-12 中国航空工业集团公司西安飞机设计研究所 一种控制***的逻辑转换控制方法
CN109376867A (zh) * 2018-09-17 2019-02-22 合肥本源量子计算科技有限责任公司 两量子比特逻辑门的处理方法及装置
CN109687848A (zh) * 2018-11-28 2019-04-26 宁波大学 一种逻辑功能可配置的可逆触发器及其配置方法
CN112949862A (zh) * 2021-02-19 2021-06-11 卜登立 一种新型的基于esop表示模型的可逆电路综合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118608A (zh) * 2007-08-23 2008-02-06 清华大学 任意量子比特门的分解方法
CN101776934A (zh) * 2010-01-28 2010-07-14 华东交通大学 进位产生和传递函数发生器及可逆最优加法线路设计方法
US20110304493A1 (en) * 2010-06-11 2011-12-15 Texas Instruments Incorporated Ternary search sar adc

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118608A (zh) * 2007-08-23 2008-02-06 清华大学 任意量子比特门的分解方法
CN101776934A (zh) * 2010-01-28 2010-07-14 华东交通大学 进位产生和传递函数发生器及可逆最优加法线路设计方法
US20110304493A1 (en) * 2010-06-11 2011-12-15 Texas Instruments Incorporated Ternary search sar adc

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
倪丽惠等: "基于可逆函数复杂性的正反控制门可逆网络综合", 《计算机科学》 *
朱文颖等: "基于正反控制门的可逆逻辑综合", 《计算机工程》 *
管致锦等: "基于正反控制模型的可逆逻辑综合", 《计算机学报》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050305A (zh) * 2013-07-03 2014-09-17 浙江工商大学 一种tc-bc转换的电路单元
CN104052434A (zh) * 2013-07-03 2014-09-17 浙江工商大学 一种时钟变换电路
CN104052434B (zh) * 2013-07-03 2016-09-28 浙江工商大学 一种时钟变换电路
CN104050305B (zh) * 2013-07-03 2016-12-28 浙江工商大学 一种tc‑bc转换的电路单元
CN104467758A (zh) * 2014-11-14 2015-03-25 浙江工商大学 一种qb31的电路单元
CN104467758B (zh) * 2014-11-14 2017-09-26 浙江水利水电学院 一种qb31的电路单元
CN106019982A (zh) * 2016-05-18 2016-10-12 中国航空工业集团公司西安飞机设计研究所 一种控制***的逻辑转换控制方法
CN109376867A (zh) * 2018-09-17 2019-02-22 合肥本源量子计算科技有限责任公司 两量子比特逻辑门的处理方法及装置
CN109376867B (zh) * 2018-09-17 2021-05-07 合肥本源量子计算科技有限责任公司 两量子比特逻辑门的处理方法及装置
CN109687848A (zh) * 2018-11-28 2019-04-26 宁波大学 一种逻辑功能可配置的可逆触发器及其配置方法
CN112949862A (zh) * 2021-02-19 2021-06-11 卜登立 一种新型的基于esop表示模型的可逆电路综合方法
CN112949862B (zh) * 2021-02-19 2022-07-05 卜登立 一种新型的基于esop表示模型的可逆电路综合方法

Also Published As

Publication number Publication date
CN102624380B (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
CN102624380B (zh) 三位可逆三值-二值逻辑转换器
Sim et al. Scalable stochastic-computing accelerator for convolutional neural networks
CN106127301A (zh) 一种随机神经网络硬件实现装置
CN103092560B (zh) 一种基于Bypass技术的低功耗乘法器
CN102916687A (zh) 基于cmos工艺的三值时钟发生器
Xia et al. Asynchronous domino logic pipeline design based on constructed critical data path
Ni et al. A general method of constructing the reversible full-adder
CN109407550A (zh) 一种保守超混沌***的构建及其fpga电路实现
Russo et al. DNN model compression for IoT domain-specific hardware accelerators
Suleimenov et al. Formalization of ternary logic for application to digital signal processing
CN115017850A (zh) 一种数字集成电路优化方法
CN104967442B (zh) 基于可逆逻辑的8421bcd码同步十进制加/减法计数器
Fouladinia et al. Decimal to excess-3 and excess-3 to decimal code converters in QCA nanotechnology
CN213934855U (zh) 一种基于随机计算的神经网络随机数发生器共享电路
Zhou et al. Optimization approaches for designing a novel 4-bit reversible comparator
CN101783670A (zh) 一种可重构动态逻辑门电路
Rangaraju et al. Design of efficient reversible multiplier
CN102916691A (zh) 基于可逆逻辑的bcd码十进制计数器
Reddy et al. Design of combinational arithmetic circuits using quantum dot cellular automata
Zhang et al. A novel CONV acceleration strategy based on logical PE set segmentation for row stationary dataflow
CN103684368B (zh) 通用可逆比较交换器
CN102541815B (zh) 一种基于概率计算的正余弦信号的产生方法
Tzimpragos et al. In-sensor classification with boosted race trees
CN102684680A (zh) 四位三值可逆全加器
Zhenbin et al. General logical expression of k-valued and mix-valued pseudo-logical functions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140507

Termination date: 20170413

CF01 Termination of patent right due to non-payment of annual fee