CN103985347B - 电荷分享装置、数据驱动电路及显示装置的驱动方法 - Google Patents
电荷分享装置、数据驱动电路及显示装置的驱动方法 Download PDFInfo
- Publication number
- CN103985347B CN103985347B CN201410225199.8A CN201410225199A CN103985347B CN 103985347 B CN103985347 B CN 103985347B CN 201410225199 A CN201410225199 A CN 201410225199A CN 103985347 B CN103985347 B CN 103985347B
- Authority
- CN
- China
- Prior art keywords
- data
- charge sharing
- line
- polarity
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005070 sampling Methods 0.000 claims abstract description 16
- 230000009471 action Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 abstract description 27
- 230000007704 transition Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 27
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种电荷分享装置、数据驱动电路及显示装置的驱动方法,该显示装置包含多个像素,多条数据线以及数据驱动器,该数据驱动器包含第一闩锁器输出第一取样数据信号至第二闩锁器,该第二闩锁器输出第二取样数据信号,第一电荷分享线,及第二电荷分享线,该方法包含:当所述多个像素其中之一的极性改变时,该数据驱动器执行第一电荷分享动作,以输出第一校正数据信号至耦接于该像素的数据线;及当输出至该像素的该第一取样数据信号与输出至该像素的该第二取样数据信号其两者的最高有效位元相异时,该数据驱动器执行第二电荷分享动作,以输出一第二校正数据信号至该数据线。本发明可降低数据线与像素的电位变化时所耗费的时间与耗电量。
Description
技术领域
本发明公开一种显示装置的驱动方法,尤指一种数据驱动器的驱动方法。
背景技术
现有技术中,耦接于显示装置的各数据线的各个像素,于操作时各自具有一共电压信号,可用以界定其极性,举例而言,若一像素的共电压信号大于预定电平,则该像素为正极性;若像素的共电压信号小于预定电平,则该像素为负极性。为避免电荷累积造成的显示不良,显示面板的数据线必须于一图框周期(frame period)结束时执行极性转态,即将数据线及其耦接的像素的极性由正转负、或由负转正。
然而,由于现今目前显示装置的解析度需求提高,数据线的数据电位由原本的电位转至目标电位的充放电时间不足,且过于耗电,因此,降低数据电压充放电时间及降低数据驱动器的耗电量实为本发明所欲解决的问题之一。
请参考图1,图1为现有技术中执行电荷分享时的波形示意图。图1中,第一数据线电位VY1与第二数据线电位VY2为二相邻数据线各自的电位,其中当共电压信号POL尚未转态时,第一数据线电位VY1为正极性且第二数据线电位VY2为负极性;当共电压信号POL转态(例如由低电压电平至高电压电平)即表示数据线的极性转态发生,此时从一图框周期进入一新的图框周期,第一数据线电位VY1由正极性转为负极性,且第二数据线电位VY2由负极性转为正极性;当检测到共电压信号POL发生转态,控制信号STB被致能位于高电压电平时(即图2的时段t1),则导通开关,将第一数据线电位VY1与第二数据线电位VY2耦接到电荷分享线,使第一数据线电位VY1与VY2的电位迅速被拉至一电荷分享电位,如图2所示,该电荷分享电位为电源电压的半值HAVDD,然后第一数据线电位VY1与第二数据线电位VY2再根据数据驱动器输入的数据,将其电位拉至各自的目标电位即第一数据线目标电位Vtarget-Y1与第二数据线目标电位Vtarget-Y2。执行此电荷分享可于极性转态时,缩短第一数据线电位VY1与第二数据线电位VY2从原本的电位分别被拉到第一数据线目标电位Vtarget-Y1与第二数据线目标电位Vtarget-Y2的时间,进而达到省电的功效。然而,在现有技术中,仅于数据线及与其耦接的像素的极性转态时执行电荷分享,但如图1中时段t2与时段t3中所示的第一数据线电位VY1及第二数据线电位VY2的电位变化时,因该时段并未发生极性转态,故无法采用电荷分享方法减短电位变化的时间,因此无法以电荷分享方法达到省电的功效,尤其在第一数据线电位VY1及第二数据线电位VY2的电位变化较大时,因从原本电位拉至目标电位耗时将更久,故更加耗电。
发明内容
为了克服现有技术的缺陷,本发明一实施例公开了一电荷分享装置,电连接一数据驱动器与一数据线,该电荷分享装置包含一数据检测单元,一第一电荷分享线,一第二电荷分享线及一数据信号电荷分享单元。该数据检测单元,判断来自该数据驱动器的一第一取样数据信号及一第二取样数据信号的最高有效位元值(MSB)是否相同。该数据信号电荷分享单元,用以从该数据驱动器接收一数据信号,电连接于该数据检测单元、该第一电荷分享线及该第二电荷分享线。其中,当该第一取样数据信号的最高有效位元与该第二取样数据信号的最高有效位元不同时,即根据连接于该数据线的一像素的一共电压信号的极性选择性地导通该数据线及该第一电荷分享线或该第二电荷分享线其中之一,以输出一校正数据信号至该数据线。
本发明另一实施例公开了一数据驱动电路,电连接于一数据线,该数据驱动器包含一第一闩锁器,一第二闩锁器,一数字模拟转换器,一数据检测单元,一第一电荷分享线,一第二电荷分享线及一数据信号电荷分享单元。该第一闩锁器,用以输出一第一取样数据信号。该第二闩锁器,电连接于该第一闩锁器,用以输出一第二取样数据信号。该数字模拟转换器,电连接该第二闩锁器,用以输出一数据信号至耦接于该数据线的一像素。该数据检测单元,耦接于该第一闩锁器及该第二闩锁器,用以判断该第一取样数据信号与该第二取样数据信号的位元值。该数据信号电荷分享单元,耦接于该数据线、该数据检测单元、该第一电荷分享线及该第二电荷分享线。其中,当该第一取样数据信号的最高有效位元与该第二取样数据信号的最高有效位元不同时,根据该像素的该共电压信号的极性选择性地导通该第一电荷分享线或该第二电荷分享线其中之一,且电连接该数据线。
本发明另一实施例公开了一种显示装置的驱动方法,该显示装置包含多个像素,多条数据线以及一数据驱动器。该数据驱动器用以输出多个数据信号。该数据驱动器包含一第一闩锁器,一第二闩锁器与至少一电荷分享线。该第一闩锁器输出一第一取样数据信号至该第二闩锁器。该第二闩锁器输出一第二取样数据信号。该方法包含:当该第一取样数据信号的最高有效位元与所述多个像素之一的该第二取样数据信号的最高有效位元不同时,执行该数据信号与所述多个电荷分享线其中之一的电荷分享,以输出一第一校正数据信号至所述多个数据线其中之一。
使用本发明实施例公开的数据驱动器与显示装置的驱动方法,当欲显示至像素的数据电压的最高有效位元发生变化执行电荷分享,可降低数据线与像素的电位变化时所耗费的时间与耗电量。
附图说明
图1为现有技术中执行电荷分享时的波形示意图。
图2为本发明实施例中数据驱动器的功能方块示意图。
图3为本发明实施例中数据驱动器的功能方块示意图。
图4为本发明实施例中数据线CH4a及其耦接的像素与数据线CH4b及其耦接的像素的示意图。
图5为本发明实施例中数据线CH4a、数据线CH4b及数据驱动器中相关的信号电位的波形示意图。
图6为本发明实施例可适用的逐行转换方式的像素极性排列方式示意图。
图7为相对应于图6的逐行转换像素极性排列方式的信号转换波形图。
图8为本发明实施例可适用的图框转换方式的像素极性排列方式示意图。
图9为对应于图8的图框转换像素极性排列方式的信号转换波形图。
图10为本发明实施例可适用的点转换方式的像素极性排列方式示意图。
图11为对应于图10的点转换像素极性排列方式的信号转换波形图。
图12为本发明实施例可适用的2V+1转换方式的像素极性排列方式示意图。
图13为对应于图12的2V+1转换像素极性排列方式的信号转换波形图。
图14为本发明实施例中公开的显示装置的驱动方法的流程图。
图15为本发明另一实施例中公开的显示装置的驱动方法的流程图。
其中,附图标记说明如下:
600、800、1000、1200 显示装置
CH2a、CH4a、CH4b、CH1至CH6 数据线
610、810、1010、1210、410、420 像素
POL 共电压信号
POL’ 现有共电压信号
VY1 第一数据线电位
VY2 第二数据线电位
HAVDD 电源电压的半值
AVDD 电源电压
Vtarget-Y1 第一数据线目标电位
Vtarget-Y2 第二数据线目标电位
STB 控制信号
t1、t2、t3、t51至t59 时段
200 数据驱动器
C1、C2、C3 电容
Latch_1 第一闩锁器
Latch_2 第二闩锁器
DAC 数字模拟转换器
S1 第一取样数据信号
S2 第二取样数据信号
DS 数据信号
DTDU 数据检测单元
DTDU_c、DTDU_c_4a、DTDU_c_4b 数据变化幅度信号
CS_P 第一电荷分享线
CS_N 第二电荷分享线
CS、CS1至CS6 电荷分享单元
CS_Switch、CS_Switch_1 至 数据信号电荷分享单元
CS_Switch_6、CS_Switch_4a、
CS_Switch_4b
POLU 极性转态检测单元
POL_c、POL_c_4a、POL_c_4b 极性转态信号
SW1 第一开关
SW2 第二开关
SW11、SW21 第一端
SW12、SW22 第二端
SW13、SW23 控制端
L1 第一逻辑单元
L2 第二逻辑单元
COMP 极性比较器
COMP1 第一输入端
COMP2 第二输入端
COMP_c、COMP_c_4a、COMP_c_4b 极性比较信号
OR1、OR2 或门
AND1、AND2 与门
INV 反相器
Vthreshold 预定电平
VCS_P 第一电荷分享电位
VCS_N 第二电荷分享电位
Vn1、Vn2、Vn3、Vp1、Vp2、Vp3 电位
1410至1470、1530至1570 步骤
GND 地端电平
具体实施方式
由上述现有技术及图1可知,根据现有技术,数据线及耦接至数据线的像素的极性转态时,可执行电荷分享以使数据线及其耦接的像素的电位改变过程加速并达到省电的效果,然而,于数据线及耦接至数据线的像素的极性未转态时,就无法执行电荷分享,然而本发明实施例公开的数据驱动器与显示装置的驱动方法于当欲显示至像素的数据信号的最高有效位元(Most Significant Bit;MSB)发生变化时,即执行电荷分享,换句话说,在像素的共电压信号的极性并未改变时亦可执行电荷分享,因此可降低数据线与像素的电位改变时所耗费的时间与耗电量。
请参考图2。图2为本发明实施例的数据驱动器200的功能方块示意图。如图2所示,数据驱动器200电连接于数据线CH2a,该数据驱动器200包含第一闩锁器Latch_1,第二闩锁器Latch_2,数字模拟转换器DAC,数据检测单元DTDU(Data Transition Detect Unit),第一电荷分享线CS_P,第二电荷分享线CS_N,电荷分享单元CS,及数据信号电荷分享单元CS_Switch,其中第一闩锁器Latch_1,用以输出第一取样数据信号S1;第二闩锁器Latch_2,电连接于第一闩锁器Latch_1,根据第一取样数据信号S1输出第二取样数据信号S2;数字模拟转换器DAC,电连接第二闩锁器Latch_2,用以输出数据信号DS至耦接于数据线CH2a的像素(未示于图2);数据检测单元DTDU,耦接于第一闩锁器Latch_1及第二闩锁器Latch_2,用以判断第一取样数据信号S1与第二取样数据信号S2的位元值;电荷分享单元CS,耦接于第一电荷分享线CS_P及第二电荷分享线CS_N;及数据信号电荷分享单元CS_Switch,耦接于该数据线CH2a、数据检测单元DTDU、该第电荷分享线CS_P及第二电荷分享线CS_N,用以当该像素的共电压信号的极性改变,导通该电荷分享单元CS及数据信号电荷分享单元CS_Switch;及当第一取样数据信号S1的最高有效位元(Most Significant Bit;MSB)与第二取样数据信号S2的最高有效位元不同时(由数据检测单元DTDU进行比较,当第一取样数据信号S1的最高有效位元与第二取样数据信号S2的最高有效位元不同时,数据检测单元DTDU即输出例如值为1的数据变化幅度信号DTDU_c),并于控制信号STB(未示于图2)被致能位于高电压电平时,根据该像素的该共电压信号的极性选择性地导通第一电荷分享线CS_P或第二电荷分享线CS_N其中之一与数据线CH2a的电连接:根据本发明实施例,若此时该像素的该共电压信号的极性为正极性,则导通第一电荷分享线CS_P与数据线CH2a的电连接;若此时该像素的该共电压信号的极性为负极性,则导通第二电荷分享线CS_N与数据线CH2a的电连接。数据驱动器200也包括极性转态检测单元POLU,其可检测共电压信号POL是否产生转态(如低电压电平转为高电压电平,或反之),也就是可检测数据线CH2a及其耦接的像素的共电压信号的极性是否转态,若是,极性转态检测单元POLU则输出值例如为1的极性转态信号POL_c至电荷分享单元CS与数据信号电荷分享单元CS_Switch,以导通电荷分享单元CS,与数据信号电荷分享单元CS_Switch内部的开关(下文将叙述)。其中,上述的控制信号STB为用以控制电荷分享的时段的同步信号,但根据本发明实施例,亦可另选择外部控制信号控制电荷分享的时段,本发明不以此为限。此外,如图2所示,根据本发明实施例,于第一电荷分享线CS_P与地端之间可耦接一电容C1,于第二电荷分享线CS_N与地端之间可耦接一电容C2,且于第一电荷分享线CS_P与第二电荷分享线CS_N之间可耦接一电容C3,用以使电压电平更为稳定。
请参考图3,图3为本发明实施例中数据驱动器200的局部电路示意图。由图3可见,数据信号电荷分享单元CS_Switch包含第一开关SW1,第二开关SW2,第一逻辑单元L1,第二逻辑单元L2与极性比较器COMP。
第一开关SW1包含第一端SW11,耦接于第一电荷分享线CS_P;第二端SW12,耦接于数据线CH2a;及控制端SW13。第二开关SW2,包含第一端SW21,耦接于第二电荷分享线CS_N;第二端SW22,耦接于数据线CH2a;及控制端SW23。第一逻辑单元L1,其输出端耦接于第一开关SW1的控制端SW13,用以根据数据线CH2a的极性是否转态、第一取样数据信号S1与第二取样数据信号S2的差异是否大于一预定值、及数据线CH2a的极性控制该第一开关SW1是否导通。第二逻辑单元L2,耦接于第二开关SW2的控制端SW23,用以根据数据线CH2a的极性是否转态、第一取样数据信号S1与第二取样数据信号S2的差异是否大于该预定值、及数据线CH2a的极性控制第二开关SW2是否导通。
关于如何检测数据线CH2a的极性(也就是数据线CH2a耦接的像素的极性)是否发生转态,可由图3所示的本发明实施例中的极性转态检测单元POLU执行检测。极性转态检测单元POLU包含一闩锁器,可接收最新的共电压信号POL及输出经极性转态检测单元POLU执行闩锁后再释放的现有共电压信号POL’,并以异或门(XOR gate)比较共电压信号POL与现有共电压信号POL’并输出极性转态信号POL_c,若共电压信号POL与现有共电压信号POL’并不相等,表示共电压信号POL由高电压电平(正极性)降至低电压电平(负极性),或由低电压电平(负极性)升至高电压电平(正极性),则极性转态信号POL_c的值即由0转1,由于极性转态信号POL_c输出至电荷分享单元CS与数据信号电荷分享单元CS_Switch,故当极性转态信号POL_c的值即由0转1,电荷分享单元CS与数据信号电荷分享单元CS_Switch可被通知数据线CH2a的极性(即数据线CH2a耦接的像素的极性)已发生转态。共电压信号POL可例如由显示装置内的图形处理单元输出,其于一图框周期结束进入下一图框周期时发生转态,及根据耦接于数据线的像素需设定的极性而转态。
根据本发明实施例,当数据线CH2a的极性转态时,也就是耦接于数据线CH2a的像素的共电压信号由正极性转为负极性时,或由负极性转为正极性时,则电荷分享单元CS、第一开关SW1与第二开关SW2均导通,使第一电荷分享线CS_P、第二电荷分享线CS_N与数据线CH2a都互相耦接,此称为第一电荷分享动作。而当数据线CH2a的极性并未转态,也就是耦接于数据线CH2a的像素的共电压信号保持在正极性或负极性时,数据检测单元DTDU会比较第一取样数据信号S1与第二取样数据信号S2,当第一取样数据信号S1的最高有效位元(MostSignificant Bit;MSB)与第二取样数据信号S2的最高有效位元相异时,根据本发明一实施例,即表示第一取样数据信号S1与第二取样数据信号S2的差异大于预定值,也就是代表数据线CH2a上的电位变化较大,数据检测单元DTDU即会输出例如为1的数据变化幅度信号DTDU_c。根据图2与图3所示的本发明实施例,当数据线CH2a的极性并未发生转态且数据线CH2a上的电位变化较大时,若数据线CH2a属于正极性,则导通第一开关SW1导通第一电荷分享线CS_P与数据线CH2a之间的电连接;若数据线CH2a属于负极性,则导通第二开关SW2导通第二电荷分享线CS_N与数据线CH2a之间的电连接。其中,数据线CH2a的极性为正极性或负极性,由极性比较器COMP判断,由图3所示的本发明实施例可见,极性比较器COMP具有第一输入端COMP1,耦接于数字模拟转换器DAC的输出端,用以接收数据信号DS,第二输入端COMP2,耦接至一预定电平,若数据信号DS的电位大于该预定电平,则判断数据线CH2a的极性为正极性,极性比较器COMP会据以输出例如值为1的极性比较信号COMP_c;若数据信号DS的电位小于该预定电平,则判断数据线CH2a的极性为负极性,极性比较器COMP会据以输出例如值为0的极性比较信号COMP_c。根据本发明实施例,上述用以界定数据线CH2a为正极性或负极性的“预定电平”,可例如为半灰阶伽马电压(VGMMAN/2)、电源电压的半值,或由使用者依照实验统计结果或产品规格需求订定。其中,半灰阶伽马电压(VGMMAN/2)表示相对应于半灰阶的像素电压,举例而言,当一显示装置的灰阶可分为256阶时,则N为256,半灰阶伽马电压(VGMMAN/2)即为256阶灰阶中的第128阶灰阶相对应的像素电压。
于图3可见,第一逻辑单元L1包含或门OR1,或门OR1包含第一输入端,用以接收极性转态信号POL_c,以得知数据线CH2a与耦接于数据线CH2a的像素的极性是否转态;第二输入端;及输出端,耦接于第一开关SW1的控制端SW13;第一逻辑单元L1亦包含与门AND1,包含第一输入端,耦接于数据检测单元DTDU以接收数据变化幅度信号DTDU_c;第二输入端,耦接于极性比较器COMP;及输出端,耦接于或门OR1的第二输入端。第二逻辑单元L2包含或门OR2,其中或门OR2包含第一输入端,用以接收极性转态信号POL_c,以得知数据线CH2a与耦接于数据线CH2a的像素的极性是否转态;第二输入端;及输出端,耦接于第二开关SW2的控制端SW23;第二逻辑单元L2亦包含与门AND2,其包含第一输入端,耦接于数据检测单元DTDU以接收数据变化幅度信号DTDU_c;第二输入端;及输出端,耦接于或门OR2的第二输入端;第二逻辑单元L2亦包含反相器INV,反相器INV包含输入端,耦接于极性比较器COMP;及输出端,耦接于与门AND2的第二输入端。由图3所示的本发明实施例中的第一逻辑单元L1与第二逻辑单元L2可知:
(a)当数据线CH2a及其耦接的像素的极性转态时,则极性转态信号POL_c的值为1,则电荷分享单元CS、第一开关SW1与第二开关SW2均导通;
(b)当数据线CH2a及其耦接的像素的极性未转换,且数据变化幅度信号DTDU_c的值为0,则表示第一取样数据信号S1与第二取样数据信号S2的差异小于预定值,也就是代表数据线CH2a上的电位变化较小,则不会导通第一开关SW1,亦不会导通第二开关SW2;
(c)当数据线CH2a及其耦接的像素的极性未转换,且数据变化幅度信号DTDU_c的值为1,则表示第一取样数据信号S1与第二取样数据信号S2的差异大于预定值,也就是代表数据线CH2a上的电位变化较大,此时若数据信号DS的电位大于该预定电平,则判断数据线CH2a的极性为正极性,第一开关SW1即被导通,使数据线CH2a电连接于第一电荷分享线CS_P;但若数据信号DS的电位小于该预定电平,则判断数据线CH2a的极性为负极性,则第一开关SW1即被导通,使数据线CH2a电连接于第一电荷分享线CS_P。
请参考图4与图5。图4为本发明实施例中数据线CH4a及其耦接的像素410与数据线CH4b及其耦接的像素420的示意图,其中数据线CH4a可通过数据信号电荷分享单元CS_Switch_4a耦接于第一电荷分享线CS_P与第二电荷分享线CS_N,且数据线CH4b可通过数据信号电荷分享单元CS_Switch_4b耦接于第一电荷分享线CS_P与第二电荷分享线CS_N。
图5为图4的数据线CH4a、数据线CH4b及数据驱动器中相关的信号电位的波形示意图。如图4所示,数据线CH4a与数据线CH4b互为相邻,耦接于数据线CH4a的所有像素410于此图框周期内皆为正极性(以+符号示意),且耦接于数据线CH4b的所有像素420于此图框周期内皆为负极性(以-符号示意)。请搭配图4参考图5,图5的波形示意图包含以下信号与电位,其说明如下列的表1所示:
(表1:本发明一实施例的信号说明)
请搭配上列表1,参考图5,图5中,由于极性转态信号POL_c_4a与POL_c_4b皆保持为0,故可知自时段t51至时段t59中,数据线CH4a与数据线CH4b皆未发生极性转态;由于极性比较信号的值COMP_c_4a为1且极性比较信号的值COMP_c_4b为0,故可知数据线CH4a与耦接于数据线CH4a的像素为正极性,且数据线CH4b与耦接于数据线CH4b的像素为负极性;且可见到时段t52、时段t54、时段t56与时段t58中,因控制信号STB致能为1,故数据线CH4a与数据线CH4b执行数据线电位的改变,其中:时段t52时,数据线CH4a的电位由电位Vp3改变至电位Vp1,及数据线CH4b的电位由电位Vn3改变至电位Vn2;时段t54时,数据线CH4a的电位由电位Vp1改变至电位Vp2,及数据线CH4b的电位由电位Vn2改变至电位Vn3;时段t56时,数据线CH4a的电位由电位Vp2改变至电位Vp1,及数据线CH4b的电位由电位Vn3改变至电位Vn1;及时段t58时,数据线CH4a的电位由电位Vp3改变至电位Vp1,及数据线CH4b的电位由电位Vn1改变至电位Vn2。
根据本发明实施例,因为图5的时段t52中,数据线CH4a的电位由电位Vp3改变至电位Vp1,其改变幅度超过预定值,例如电位Vp3代表的灰阶值与电位Vp1代表的灰阶值,其最大有效位元(MSB)相异,故时段t52内,数据变化幅度信号DTDU_c_4a的值为1,同理,于时段t58内,数据变化幅度信号DTDU_c_4a的值亦为1,以表示数据线CH4a的电位的改变幅度超过预定值。于时段t56,数据线CH4b的电位由电位Vn3改变至电位Vn1,其改变幅度已超过预定值,故时段t56内,数据变化幅度信号DTDU_c_4b的值为1,以表示数据线CH4b的电位的改变幅度超过预定值;同理,于时段t58内,数据变化幅度信号DTDU_c_4b的值亦为1,以表示数据线CH4b的电位的改变幅度超过预定值。根据本发明实施例,于图5时段t52与时段t58内,因数据变化幅度信号DTDU_c_4a的值为1且极性比较信号COMP_c_4a为1,故执行第二电荷分享动作,导通图5的数据信号电荷分享单元CS_Switch_4a内的第一开关,使数据线CH4a电连接于第一电荷分享线CS_P;于图5时段t56与时段t58内,因数据变化幅度信号DTDU_c_4b的值为1且极性比较信号COMP_c_4b为0,故执行第二电荷分享动作,导通图4的数据信号电荷分享单元CS_Switch_4b内的第二开关,使数据线CH4b电连接于第二电荷分享线CS_N。
上段落所述的“第二电荷分享动作”与现有技术不同之处在于,其并非执行于图框周期转换的时点,也并非执行于数据线与耦接的像素的极性转态时,而是于极性未转态,但数据线及耦接于数据线的像素的电位改变幅度太大时,执行的电荷分享,以加速数据线的电位变化的时间,达到省电的目的。当数据线与其耦接的像素的极性转态,需执行现有技术所述的电荷分享时,根据本发明实施例公开的数据驱动器,只要将电荷分享单元CS导通,第一电荷分享线CS_P与第一电荷分享线CS_N即形成一电荷分享线,并再将数据信号电荷分享单元中的第一开关与第二开关均导通,使数据线电连接于第一电荷分享线CS_P与第一电荷分享线CS_N,即可执行如现有技术的电荷分享,根据本发明实施例,其可称为第一电荷分享动作。如图4与图5所示的电荷数据线CH4a、数据线CH4b,其于每一时段内是否需执行第一电荷分享动作或第二电荷分享动作,由本发明实施例公开的数据驱动器根据各数据线的极性比较信号、数据变化幅度信号及极性转态信号等独立地决定,而与其他数据线并不互相影响。此外,预定电平Vthreshold的值可例如为电源电压的半值,或半灰阶伽马电压(VGMMAN/2);第一电荷分享电位VCS_P的值可例如为3/4灰阶伽马电压(VGMMA3N/4);及第二电荷分享电位VCS_N的值可例如为1/4灰阶伽马电压(VGMMAN/4);举例而言,当显示装置的灰阶可分为256阶时,则N为256,半灰阶伽马电压(VGMMAN/2)即为VGMMA128,也就是256阶灰阶中的第128阶灰阶相对应的像素电压,而3/4灰阶伽马电压(VGMMA3N/4)与1/4灰阶伽马电压(VGMMAN/4)则分别为第192阶灰阶与第64阶灰阶相对应的像素电压。
请参考图6至图12。其中,数据线CH1至数据线CH6依序为显示装置600、800、1000、1200的数据线,且像素610、810、1010、1210为显示装置600、800、1000、1200的像素,其耦接于数据线上。图7、图9与图13中的数据变化幅度信号DTDU_c_1为数据线CH1的数据变化幅度信号,当数据线CH1上的取样数据信号变化前后的最高有效位元值(MSB)相异时,数据变化幅度信号DTDU_c_1的值即为1,同理,数据变化幅度信号DTDU_c_2至DTDU_c_4分别为相对应于数据线CH2至CH4的数据变化幅度信号。数据信号电荷分享单元CS_Switch_1至CS_Switch_6分别为连接至数据线CH1至CH6的数据信号电荷分享单元。电荷分享单元CS1至CS6分别为数据线CH1至CH6的电荷分享单元。
图6为本发明实施例可适用的逐行转换(column inversion)方式的像素极性排列方式示意图,由图6可见,于一图框周期内,耦接于同一数据线的像素为同极性,但与相邻的数据线的像素极性相反。图7是图6的逐行转换(column inversion)像素极性排列方式的信号转换波形图。图7中的电源电压AVDD为电源的电平,GND为地端电平,HAVDD为电源电压的半值,也就是相对应于图5的预定电平Vthreshold,VCS_P为第一电荷分享电位,VCS_N为第二电荷分享电位。VCH1到VCH4则分别是图6中,数据线CH1到CH4的数据线电位。由图7可见,数据线CH1与CH3的像素为正极性,故当其电位变化、且因电位变化前后的最高有效位元(MSB)相异时,则执行第二电荷分享动作,使数据线CH1与CH3皆耦接到电荷分享线CS_P;数据线CH2与CH4的像素为负极性,故当其电位变化、且因电位变化前后的最高有效位元(MSB)相异时,则执行第二电荷分享动作,使数据线CH2与CH4皆耦接到电荷分享线CS_N。
图8为本发明实施例可适用的图框转换(Frame inversion)方式的像素极性排列方式示意图,由图8可见,于一图框周期内,所有的像素均为同极性,并于下一图框周期,所有像素才一齐转换为相反的极性。请参考图9,其为对应于图8的图框转换(Frameinversion)像素极性排列方式的信号转换波形图。图9中,执行电荷分享的原理类似于图7,故不赘述,但请注意因为数据线CH1到CH6耦接的像素均为正极性,故电荷分享前后,数据线均耦接于第一电荷分享电位VCS_P。
图10为本发明实施例可适用的点转换(dot inversion)方式的像素极性排列方式示意图,由图10可见,每一像素的极性相反于其上侧、下侧、左侧及右侧的相邻像素。请参考图11,其为对应于图10的点转换像素极性排列方式的信号转换波形图。由于点转换中,相邻的像素必为极性相反,故执行电荷分享时,执行第一电荷分享动作,连接于第一电荷分享线CS_P与第二电荷分享线CS_N之间的电荷分享单元CS1与CS2为导通,第一电荷分享线CS_P、第二电荷分享线CS_N、数据线CH1与数据线CH2均彼此耦接,并执行电荷分享于电源电压的半值HAVDD。
图12为本发明实施例可适用的2V+1转换(2V+1inversion)方式的像素极性排列方式示意图,由图12可见,如分别耦接至数据线CH1至数据线CH4的像素所示,其像素的极性例如耦接于数据线CH1至数据线CH4的顺序,每四条数据线为一组,其依序为正极性、负极性、负极性、及正极性。由于本发明实施例公开的数据驱动器与显示装置驱动方法对于每条数据线与其耦接的像素独立地判断是否执行第一电荷分享动作(适用于极性转态时)或第二电荷分享动作(适用于极性未转换且数据线上的电位改变幅度大于预定值时)。请参考图13,其为对应于图12的2V+1转换像素极性排列方式的信号转换波形图。图13的原理与图7类似故不赘述,唯耦接至数据线CH1与CH4的像素为正极性,而数据线CH2与CH3则为负极性。
由图6的图13可知,本发明实施例公开的数据驱动器与驱动方法可适用于各种不同的像素极性排列方式。
请搭配图2与图3,参考图14。图14为本发明实施例中公开的显示装置的驱动方法的流程图。其步骤如下:
步骤1410:耦接于数据线CH2a的像素的共电压信号的极性是否改变?若是,进入步骤1420;若否,进入步骤1430;
步骤1420:执行第一电荷分享动作,导通电荷分享单元CS,第一开关SW1,与第二开关SW2,以导通数据线CH2a、第一电荷分享线CS_P及第二电荷分享线CS_N之间的电连接。
步骤1430:输出至该像素的第一取样数据信号S1的最高有效位元与输出至该像素的第二取样数据信号S2的最高有效位元是否相同?若是,进入步骤1440;若否,进入步骤1450;
步骤1440:不需执行电荷分享动作。
步骤1450:该像素的共电压信号是否大于预定电平?若是,进入步骤1460;若否,进入步骤1470;
步骤1460:该像素与其耦接的数据线CH2a为正极性,执行第二电荷分享动作,导通第一开关SW1以导通数据线CH2a与第一电荷分享线CS_P之间的电连接。
步骤1470:该像素与其耦接的数据线CH2a为负极性,执行第二电荷分享动作,导通第二开关SW2以导通数据线CH2a与第二电荷分享线CS_N之间的电连接。
又请搭配图2与图3,参阅图15。图15为本发明另一实施例中公开的显示装置的驱动方法的流程图,此实施例中,仅执行上述的第二电荷分享动作,其步骤如下列:
步骤1530:输出至该像素的第一取样数据信号S1的最高有效位元与输出至该像素的第二取样数据信号S2的最高有效位元是否相同?若是,进入步骤1540;若否,进入步骤1550;
步骤1540:不需执行电荷分享动作。
步骤1550:该像素的共电压信号是否大于预定电平?若是,进入步骤1560;若否,进入步骤1570;
步骤1560:该像素与其耦接的数据线CH2a为正极性,执行第二电荷分享动作,导通第一开关SW1以导通数据线CH2a与第一电荷分享线CS_P之间的电连接。
步骤1570:该像素与其耦接的数据线CH2a为负极性,执行第二电荷分享动作,导通第二开关SW2以导通数据线CH2a与第二电荷分享线CS_N之间的电连接。
综上所述,利用本发明实施例公开的数据驱动器与显示装置的驱动方法,于显示装置的数据线及其耦接的像素的极性未转换时,亦可执行电荷分享,进而可达到省电的功效。根据软体模拟,相较于现有技术,本发明实施例公开的数据驱动器于一较佳情况下,可降低像素与数据线的电位变化的耗能达到现有技术的50%,故本发明实施例公开的数据驱动器与显示装置的驱动方法相较于现有技术,实有大幅的改善。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (18)
1.一电荷分享装置,电连接一数据驱动器与一数据线,该电荷分享装置包含:
一数据检测单元,判断来自该数据驱动器的一第一取样数据信号及一第二取样数据信号的最高有效位元值是否相同;
一第一电荷分享线;
一第二电荷分享线;及
一数据信号电荷分享单元,用以从该数据驱动器接收一数据信号,电连接于该数据检测单元、该第一电荷分享线及该第二电荷分享线;其中,
当该数据线的一像素的一共电压信号的极性未改变,且该第一取样数据信号的最高有效位元与该第二取样数据信号的最高有效位元不同时,即根据连接于该数据线的该像素的该共电压信号的极性选择性地导通该数据线及该第一电荷分享线或该第二电荷分享线其中之一,以于预充电动作之前执行电荷分享动作。
2.如权利要求1所述的电荷分享装置,还包含:
一电容,具有一第一端电连接该第一电荷分享线,一第二端接地。
3.如权利要求1所述的电荷分享装置,还包含:
一电容,具有一第一端电连接该第二电荷分享线,一第二端接地。
4.如权利要求1所述的电荷分享装置,还包含:
一电容,具有一第一端电连接该第一电荷分享线,一第二端电连接该第二电荷分享线。
5.一数据驱动电路,电连接于一数据线,该数据驱动器包含:
一第一闩锁器,用以输出一第一取样数据信号;
一第二闩锁器,电连接于该第一闩锁器,用以输出一第二取样数据信号;
一数字模拟转换器,电连接该第二闩锁器,用以输出一数据信号至耦接于该数据线的一像素;
一数据检测单元,耦接于该第一闩锁器及该第二闩锁器,用以接收该第一取样数据信号与该第二取样数据信号;
一第一电荷分享线;
一第二电荷分享线;及
一数据信号电荷分享单元,耦接于该数据线、该数据检测单元、该第一电荷分享线及该第二电荷分享线;
其中,当该数据线的该像素的一共电压信号的极性未改变,且该第一取样数据信号的最高有效位元与该第二取样数据信号的最高有效位元不同时,根据该像素的该共电压信号的极性选择性地导通该第一电荷分享线或该第二电荷分享线其中之一,且电连接该数据线,以于预充电动作之前执行电荷分享动作。
6.如权利要求5所述的数据驱动电路,还包含:
一极性判断单元,当该像素的该共电压信号的极性改变,输出一极性转态信号。
7.如权利要求5所述的数据驱动电路,还包含:
一电荷分享单元,耦接于该第一电荷分享线及该第二电荷分享线,其中当该像素的该共电压信号的极性改变,导通该电荷分享单元及该数据信号电荷分享单元。
8.如权利要求5所述的数据驱动电路,还包含:
一电容,具有一第一端电连接该第一电荷分享线,一第二端接地。
9.如权利要求5所述的数据驱动电路,还包含:
一电容,具有一第一端电连接该第二电荷分享线,一第二端接地。
10.如权利要求5所述的数据驱动电路,还包含:
一电容,具有一第一端电连接该第一电荷分享线,一第二端电连接该第二电荷分享线。
11.如权利要求5所述的数据驱动电路,其中该数据信号电荷分享单元包含:
一第一开关,包含:
一第一端,耦接于该第一电荷分享线;
一第二端,耦接于该数据线;及
一控制端;
一第二开关,包含:
一第一端,耦接于该第二电荷分享线;
一第二端,耦接于该数据线;及
一控制端;
一第一逻辑单元,耦接于该第一开关的该控制端,根据该数据线的极性是否转态、该第一取样数据信号与该第二取样数据信号的差异是否大于一预定值及该数据线的极性控制该第一开关是否导通;及
一第二逻辑单元,耦接于该第二开关的该控制端,根据该数据线的极性是否转态、该第一取样数据信号与该第二取样数据信号的差异是否大于该预定值及该数据线的极性控制该第二开关是否导通;及
一比较器,用以比较该数据信号与一预定电平的电压值以决定该数据线及耦接于该数据线的该像素的极性,包含:
一第一端,耦接于该数据线;
一第二端,耦接于该预定电平;及
一输出端,耦接于该第一逻辑单元与该第二逻辑单元。
12.如权利要求11所述的数据驱动电路,其中:
该第一逻辑单元包含:
一第一或门,包含:
一第一输入端,用以接收一极性转态信号,以得知该数据线的极性是否转态;
一第二输入端;及
一输出端,耦接于该第一开关的该控制端;及
一第一与门,包含:
一第一输入端,耦接于该数据检测单元;
一第二输入端,耦接于该极性比较器;及
一输出端,耦接于该第一或门的该第二输入端;及
该第二逻辑单元包含:
一第二或门,包含:
一第一输入端,用以接收该极性转态信号,以得知该数据线的极性是否转态;
一第二输入端;及
一输出端,耦接于该第二开关的该控制端;
一第二与门,包含:
一第一输入端,耦接于该数据检测单元;
一第二输入端;及
一输出端,耦接于该第二或门的该第二输入端;及
一反相器,其包含:
一输入端,耦接于该极性比较器;及
一输出端,耦接于该第二与门的该第二输入端。
13.一种显示装置的驱动方法,该显示装置包含多个像素,多条数据线以及一数据驱动器用以输出多个数据信号,该数据驱动器包含一第一闩锁器输出一第一取样数据信号至一第二闩锁器,该第二闩锁器输出一第二取样数据信号,及至少一电荷分享线,该方法包含:
当该数据线的该像素的一共电压信号的极性未改变,且该第一取样数据信号的最高有效位元与该第二取样数据信号的最高有效位元不同时,以于预充电之前执行该数据信号与所述多个电荷分享线其中之一的电荷分享,以输出一第一校正数据信号至所述多个数据线其中之一。
14.如权利要求13所述的方法,其中当该第一取样数据信号的最高有效位元与该像素的该第二取样数据信号的最高有效位元不同时,执行该数据信号与所述多个电荷分享线其中之一的电荷分享,以输出该第一校正数据信号至所述多个数据线其中之一,包含:
当该像素的该共电压信号的电压大于一预定电平时,导通所述多个数据线其中之一与所述多个电荷分享线中的第一电荷分享线之间的电连接;及
当该共电压信号的电压小于该预定电平时,导通所述多个数据线其中之一与所述多个电荷分享线中的第二电荷分享线之间的电连接。
15.如权利要求13所述的方法,还包含:
当所述多个像素其中之一的该共电压信号的极性改变时,执行该数据信号与所述多个电荷分享线的电荷分享,以输出一第二校正数据信号至所述多个数据线其中之一。
16.如权利要求15所述的方法,还包含:
检测该共电压信号的电压电平。
17.如权利要求15所述的方法,其中当所述多个像素其中之一的该共电压信号的极性改变时,执行该数据信号与所述多个电荷分享线的电荷分享,以输出该第二校正数据信号至所述多个数据线其中之一,包含:
导通所述多个数据线其中之一、所述多个电荷分享线中的第一电荷分享线及第二电荷分享线之间的电连接。
18.如权利要求14所述的方法,还包含:
设定所述多个电荷分享线中的第一电荷分享线的电位于3/4灰阶伽马电压;
设定所述多个电荷分享线中的第二电荷分享线的电位于1/4灰阶伽马电压;及
设定该预定电平的电位于半灰阶伽马电压或一电源电压的半值其中之一。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103112893A TWI529691B (zh) | 2014-04-08 | 2014-04-08 | 資料驅動方法及其顯示裝置 |
TW103112893 | 2014-04-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103985347A CN103985347A (zh) | 2014-08-13 |
CN103985347B true CN103985347B (zh) | 2016-10-05 |
Family
ID=51277295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410225199.8A Active CN103985347B (zh) | 2014-04-08 | 2014-05-26 | 电荷分享装置、数据驱动电路及显示装置的驱动方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9558698B2 (zh) |
CN (1) | CN103985347B (zh) |
TW (1) | TWI529691B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI552138B (zh) * | 2014-08-11 | 2016-10-01 | 友達光電股份有限公司 | 顯示器及其閘極驅動電路 |
KR20160029544A (ko) * | 2014-09-05 | 2016-03-15 | 삼성전자주식회사 | 디스플레이 드라이버 및 디스플레이 방법 |
KR102342739B1 (ko) * | 2014-10-13 | 2021-12-24 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
TW201627977A (zh) * | 2015-01-21 | 2016-08-01 | 中華映管股份有限公司 | 顯示器及觸控顯示器 |
KR102388710B1 (ko) * | 2015-04-30 | 2022-04-20 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
TWI559768B (zh) * | 2015-06-22 | 2016-11-21 | 友達光電股份有限公司 | 用於被動畫素之取樣控制電路與其方法 |
CN106324929A (zh) * | 2015-07-01 | 2017-01-11 | 奇景光电股份有限公司 | 显示面板的电荷共享装置及方法 |
WO2017035383A1 (en) * | 2015-08-26 | 2017-03-02 | Parade Technologies, Ltd. | Data pattern-based charge sharing for display panel systems |
CN105869594B (zh) | 2016-06-02 | 2018-09-18 | 京东方科技集团股份有限公司 | 驱动方法、液晶显示面板和电子装置 |
CN108020967B (zh) | 2016-11-01 | 2021-01-26 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板以及显示装置 |
CN107068082B (zh) * | 2017-03-03 | 2019-07-05 | 京东方科技集团股份有限公司 | 液晶显示面板的反转控制方法、装置和液晶显示面板 |
CN109410815B (zh) | 2018-11-01 | 2021-06-01 | 惠科股份有限公司 | 显示面板及其灰阶电压的生成方法和计算机可读存储介质 |
CN109410821B (zh) * | 2018-12-19 | 2022-02-18 | 合肥奕斯伟集成电路有限公司 | 一种显示装置及其自动判断电荷分享方法 |
WO2021056158A1 (zh) * | 2019-09-23 | 2021-04-01 | 京东方科技集团股份有限公司 | 源极驱动电路及驱动方法、显示装置 |
CN110599942A (zh) * | 2019-09-30 | 2019-12-20 | 京东方科技集团股份有限公司 | 显示面板的驱动方法及装置、显示装置 |
CN113140174A (zh) * | 2020-01-16 | 2021-07-20 | 联咏科技股份有限公司 | 显示面板以及用于驱动显示面板的显示驱动电路 |
CN112216242B (zh) * | 2020-09-30 | 2022-10-14 | 合肥捷达微电子有限公司 | 数据驱动电路以及显示装置 |
CN112669781B (zh) * | 2020-12-14 | 2022-04-12 | 北京奕斯伟计算技术有限公司 | 显示处理方法、显示处理装置及显示面板 |
KR20220132786A (ko) | 2021-03-24 | 2022-10-04 | 삼성전자주식회사 | 전하 공유를 수행하는 디스플레이 장치 |
CN113257165B (zh) * | 2021-04-16 | 2022-09-20 | 深圳天德钰科技股份有限公司 | 数据驱动电路以及显示装置 |
US11810503B2 (en) | 2021-05-13 | 2023-11-07 | Samsung Electronics Co., Ltd. | Display device for performing a charge sharing operation |
CN114399979B (zh) * | 2021-12-20 | 2023-03-24 | 北京奕斯伟计算技术股份有限公司 | 一种电路结构及显示驱动芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002207450A (ja) * | 2001-12-25 | 2002-07-26 | Fujitsu Ltd | 表示パネル駆動制御装置 |
CN1396580A (zh) * | 2001-07-06 | 2003-02-12 | 日本电气株式会社 | 驱动电路和液晶显示装置 |
CN1402212A (zh) * | 2001-08-29 | 2003-03-12 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
CN101826311A (zh) * | 2009-03-06 | 2010-09-08 | 华映视讯(吴江)有限公司 | 可加长充电时间的液晶显示装置及相关驱动方法 |
CN102436789A (zh) * | 2011-11-18 | 2012-05-02 | 友达光电股份有限公司 | 显示面板及驱动显示面板的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101201127B1 (ko) * | 2005-06-28 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
JP4592582B2 (ja) * | 2005-07-14 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | データ線ドライバ |
CN100514404C (zh) | 2006-03-13 | 2009-07-15 | 中华映管股份有限公司 | 显示面板的电荷共享装置 |
KR100849214B1 (ko) | 2007-01-16 | 2008-07-31 | 삼성전자주식회사 | 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치 |
KR101224459B1 (ko) * | 2007-06-28 | 2013-01-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
-
2014
- 2014-04-08 TW TW103112893A patent/TWI529691B/zh active
- 2014-05-26 CN CN201410225199.8A patent/CN103985347B/zh active Active
- 2014-12-10 US US14/566,672 patent/US9558698B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1396580A (zh) * | 2001-07-06 | 2003-02-12 | 日本电气株式会社 | 驱动电路和液晶显示装置 |
CN1402212A (zh) * | 2001-08-29 | 2003-03-12 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
JP2002207450A (ja) * | 2001-12-25 | 2002-07-26 | Fujitsu Ltd | 表示パネル駆動制御装置 |
CN101826311A (zh) * | 2009-03-06 | 2010-09-08 | 华映视讯(吴江)有限公司 | 可加长充电时间的液晶显示装置及相关驱动方法 |
CN102436789A (zh) * | 2011-11-18 | 2012-05-02 | 友达光电股份有限公司 | 显示面板及驱动显示面板的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201539419A (zh) | 2015-10-16 |
CN103985347A (zh) | 2014-08-13 |
TWI529691B (zh) | 2016-04-11 |
US9558698B2 (en) | 2017-01-31 |
US20150287374A1 (en) | 2015-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103985347B (zh) | 电荷分享装置、数据驱动电路及显示装置的驱动方法 | |
JP5052475B2 (ja) | 液晶表示装置とその駆動方法 | |
US9847063B2 (en) | Liquid crystal display and driving method thereof | |
US20110310080A1 (en) | Drive circuit, drive method, and display device | |
JP4514695B2 (ja) | 液晶表示装置の駆動装置及び駆動方法 | |
KR101022581B1 (ko) | 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법 | |
TWI396179B (zh) | 低功率之顯示面板驅動方法及驅動電路 | |
KR101666578B1 (ko) | 영상 표시장치의 구동장치와 그 구동방법 | |
KR100637060B1 (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
KR20160147126A (ko) | 표시장치 및 그의 구동방법 | |
TWI420459B (zh) | 顯示裝置之資料驅動電路及其控制方法 | |
JP3161870B2 (ja) | プラズマディスプレイ装置 | |
US20180190220A1 (en) | Data Pattern-Based Charge Sharing for Display Panel Systems | |
TWI489430B (zh) | 顯示器的驅動裝置 | |
TWI745117B (zh) | 數據驅動電路以及顯示裝置 | |
US20110181570A1 (en) | Display apparatus, display panel driver and display panel driving method | |
KR101958654B1 (ko) | 도트 인버젼 액정표시장치 | |
CN109427304B (zh) | 用于设定帧率的处理器及帧率设定方法 | |
US20170092206A1 (en) | Pre-emphasis circuit | |
TW201913615A (zh) | 用於設定幀率的處理器及幀率設定方法 | |
KR20140025169A (ko) | 디지털 아날로그 변환기, 디스플레이 구동 회로 및 그것을 포함하는 표시 장치 | |
JP3162040B2 (ja) | プラズマディスプレイ装置 | |
TWI660334B (zh) | 顯示面板及其驅動方法 | |
JP4179729B2 (ja) | ディスプレイのデータ駆動方法およびその回路 | |
JP2012058692A (ja) | 液晶表示装置の駆動装置および液晶表示システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |