CN103943549B - 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法 - Google Patents
一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法 Download PDFInfo
- Publication number
- CN103943549B CN103943549B CN201410174759.1A CN201410174759A CN103943549B CN 103943549 B CN103943549 B CN 103943549B CN 201410174759 A CN201410174759 A CN 201410174759A CN 103943549 B CN103943549 B CN 103943549B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- gate polysilicon
- trench oxide
- etching
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 85
- 238000007667 floating Methods 0.000 title claims abstract description 84
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 84
- 238000005530 etching Methods 0.000 claims abstract description 61
- 230000008569 process Effects 0.000 claims abstract description 51
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000001039 wet etching Methods 0.000 claims abstract description 23
- 238000011049 filling Methods 0.000 claims abstract description 21
- 229920000642 polymer Polymers 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000003701 mechanical milling Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 2
- 238000001764 infiltration Methods 0.000 claims description 2
- 230000008595 infiltration Effects 0.000 claims description 2
- 230000008030 elimination Effects 0.000 claims 7
- 238000003379 elimination reaction Methods 0.000 claims 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 101100042630 Caenorhabditis elegans sin-3 gene Proteins 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002389 environmental scanning electron microscopy Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，通过增加SiN硬掩膜的厚度，扩大多晶硅平坦化的工艺窗口；通过引入可产生高分子聚合物的刻蚀气体，实现大斜度的SiN硬掩膜倾角，以增强沟槽氧化物填充的工艺能力；通过分2次进行湿法刻蚀去除SiN硬掩膜，使晶圆经过氢氟酸槽两次，利用各向同性刻蚀特性使沟槽氧化物顶部圆滑化，有利于浮栅极多晶硅的填充。本发明应用于0.18μm及以下闪存器件的自对准浮栅极多晶硅填充工艺中，可同时消除自对准浮栅极多晶硅填充工艺中浅沟槽氧化物空洞和浮栅极多晶硅凹点的产生，进一步完善了现有工艺。
Description
技术领域
本发明涉及一种半导体制造领域中的自对准多晶硅工艺，更具体地，涉及一种对0.18μm及以下闪存器件所采用的自对准浮栅极多晶硅填充工艺中，消除浅沟槽氧化物空洞和浮栅极多晶硅凹点产生的方法。
背景技术
在0.18μm及以下的NOR闪存工艺中，自对准多晶硅(Self-Aligned Poly，SAP)方案由于不存在有源区和浮栅对准问题以及较低的流片成本而被广泛采用，其主要流程就是在浅沟槽隔离(Shallow Trench Isolation，STI)形成之后做浮栅极多晶硅(Floating Gate Poly，FGP)的填充以及平坦化。
请参阅图1～图6，图1～图6是传统的自对准浮栅极多晶硅填充的闪存工艺流程各步骤后的器件构造示意图。如图所示，传统的自对准浮栅极多晶硅填充的闪存工艺流程包括以下步骤：
步骤一：提供具有垫氧层2和SiN硬掩膜3表层的晶圆衬底1，进行浅沟槽4隔离刻蚀，形成具有竖直侧壁5的硬掩膜形貌(如图1所示)；
步骤二：进行沟槽氧化物6填充和平坦化(如图2所示)；
步骤三：去除SiN硬掩膜层(如图3所示)；
步骤四：湿法去除垫氧层并生长隧道氧化层7(如图4所示)；
步骤五：生长浮栅极多晶硅8层和平坦化(如图5所示)；
步骤六：将湿法和干法刻蚀结合起来，去除部分厚度的沟槽氧化物6(如图6所示)。
在上述的自对准浮栅极多晶硅填充工艺流程中，涉及到沟槽氧化物的填充和浮栅极多晶硅在有源区填充的工艺平衡问题。随着存储密度增加，有源区线宽持续微缩化，沟槽氧化物的填充和多晶硅填充的工艺矛盾开始变得突出：为了扩大浮栅极多晶硅平坦化的工艺窗口，需要增加SiN硬掩膜的厚度，增大的沟槽深宽比就会导致沟槽氧化物填充空洞化(STI Void)的出现。这就进一步增加了沟槽氧化物填充的挑战性。
如图1所示，步骤一中，SiN硬掩膜3在刻蚀后，形成具有竖直侧壁5的硬掩膜形貌，即形成垂直90度的硬掩膜倾角。具有此形貌的硬掩膜，在硬掩膜的厚度增加后，增大的沟槽深宽比就容易导致在之后的沟槽氧化物填充时出现空洞。
针对上述问题，通常的改进做法是优化浅沟槽隔离刻蚀程式，通过增加硬掩膜刻蚀过程中的高分子聚合物(heavy polymer)来形成较为倾斜的硬掩膜形貌，有助于解决沟槽氧化物填充的空洞问题。增大的沟槽隔离顶端线宽就意味着沟槽深宽比的减小，这样就大大增强了沟槽氧化物填充的工艺能力。
请参阅图7～图12，图7～图12是改进的自对准浮栅极多晶硅填充的闪存工艺流程各步骤后的器件构造示意图。如图所示，改进的自对准浮栅极多晶硅填充的闪存工艺流程包括以下步骤：
步骤一：提供具有垫氧层2和SiN硬掩膜3表层的晶圆衬底1，进行浅沟槽4隔离刻蚀，通过增加硬掩膜刻蚀过程中的聚合物生成，来形成具有一定斜度倾角9的梯形硬掩膜形貌(如图7所示)；
步骤二：进行沟槽氧化物6填充和平坦化(如图8所示)；
步骤三：去除SiN硬掩膜层(如图9所示)；
步骤四：湿法去除垫氧层并生长隧道氧化层7(如图10所示)；
步骤五：生长浮栅极多晶硅8层和平坦化(如图11所示)；
步骤六：将湿法和干法刻蚀结合起来，去除部分厚度的沟槽氧化物6(如图12所示)。
上述改进的自对准浮栅极多晶硅填充的闪存工艺流程存在的负面效应是，当如图9所示的步骤三中的硬掩膜去除后，由于沟槽氧化物具有倾斜的侧壁10，在如图11所示的步骤五中进行自对准浮栅极多晶硅8填充时，这种梯形的工艺形貌，就容易导致浮栅极多晶硅凹点(Floating Gate PolyPits)的出现。
因此，现有的自对准浮栅极多晶硅填充的闪存工艺，存在造成浅沟槽氧化物空洞或浮栅极多晶硅凹点产生的一定的工艺缺陷。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的自对准浮栅极多晶硅填充的闪存工艺，通过增加SiN硬掩膜的厚度，扩大多晶硅平坦化的工艺窗口；通过引入可产生高分子聚合物的刻蚀气体来实现大斜度的SiN硬掩膜倾角，以增强沟槽氧化物填充的工艺能力；通过分2次进行湿法刻蚀去除SiN硬掩膜，使晶圆经过氢氟酸槽(HF tank)两次，利用各向同性刻蚀特性使沟槽氧化物顶部圆滑化，有利于浮栅极多晶硅的填充。本发明采用上述新的改进方法，可同时消除自对准浮栅极多晶硅填充工艺中浅沟槽氧化物空洞和浮栅极多晶硅凹点的产生。
为实现上述目的，本发明的技术方案如下：
一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，应用于0.18μm及以下闪存器件的自对准浮栅极多晶硅填充工艺中，其特征在于，包括提供具有垫氧层和增厚的SiN硬掩膜表层的晶圆衬底，先使用浸润式光刻方法进行曝光和显影，以在晶圆上形成浅沟槽隔离图案，之后，依次进行以下步骤：
步骤一：进行浅沟槽隔离刻蚀，在SiN硬掩膜刻蚀过程中，通过增加刻蚀气体的C/F比来增加SiN硬掩膜刻蚀过程中的聚合物生成，以形成侧壁具有大斜度倾角的梯形SiN硬掩膜形貌，可以增强后续沟槽氧化物填充的工艺能力；
步骤二：采用高深宽比填充工艺(High Aspect Ratio Process，HARP)的热化学沉积法进行沟槽氧化物的填充，然后使用化学机械研磨法(Chemical Mechanical Polishing，CMP)做沟槽氧化物的平坦化处理；
步骤三：以氢氟酸为刻蚀剂，按照工艺要求的SiN硬掩膜去除的湿刻总量，分二次湿法刻蚀以去除SiN硬掩膜，其中，第一次先去除部分厚度的SiN硬掩膜，第二次再去除剩余厚度的SiN硬掩膜，使晶圆经过氢氟酸槽两次，利用氢氟酸对晶圆的各向同性刻蚀特性，使在步骤二中填充的沟槽氧化物的顶部侧壁被部分刻蚀去除，形成顶部的圆滑化形貌，有利于后续浮栅极多晶硅的填充；
步骤四：使用化学清洗法去除垫氧层，再通过炉管工艺在原位生长一层隧道氧化层；
步骤五：在被去除的SiN硬掩膜处通过炉管工艺生长一层浮栅极多晶硅层，厚度最好控制在以上，然后使用化学机械研磨法做浮栅极多晶硅的平坦化处理，并保证有足够的过度研磨量来去除浅沟槽隔离上端的浮栅极多晶硅；
步骤六：对沟槽氧化物依次进行湿法刻蚀和干法刻蚀，以去除部分厚度的沟槽氧化物，并利用刻蚀中的各向同性刻蚀特性，使浮栅极多晶硅的侧壁被部分刻蚀去除，来形成侧壁具有大斜度倾角的梯形浮栅极多晶硅形貌。之后在SEM(Scanning electron microscopy，扫描电镜)进行观测，就能清楚地观察到浅沟槽氧化物空洞和浮栅极多晶硅凹点现象已消除。
进一步地，所述增厚的SiN硬掩膜表层的厚度为增加SiN硬掩膜的厚度，可以扩大多晶硅平坦化的工艺窗口。
进一步地，步骤一中，所述刻蚀气体包括CHF3、CH2F2、CH3F的其中之一。
进一步地，所述刻蚀气体的C/F比为0.5：1～2：1。
进一步地，步骤一中，所述浅沟槽隔离刻蚀的时间为45～65秒，可依据具体的刻蚀程式而定。
进一步地，步骤一中，所述梯形SiN硬掩膜的侧壁具有80～85度的倾角。
进一步地，步骤一中，使用先进图形化膜层(Advanced PatterningFilm，APF)作为阻挡层进行浅沟槽隔离刻蚀。
进一步地，步骤三中，按所去除SiN硬掩膜的厚度计，所述二次湿法刻蚀的刻蚀量之比为0.5：1～2：1。
进一步地，步骤六中，对沟槽氧化物依次进行湿法刻蚀和干法刻蚀，按所去除沟槽氧化物的厚度计，所述湿法刻蚀和干法刻蚀的刻蚀量之比为0.5：1～2：1。
进一步地，步骤六中，所述沟槽氧化物的刻蚀去除厚度为
从上述技术方案可以看出，本发明新的自对准浮栅极多晶硅填充的闪存工艺，主要进行了三个方面的工艺优化：
1、通过增加SiN硬掩膜的厚度，扩大了多晶硅平坦化的工艺窗口；
2、通过引入可产生高分子聚合物的刻蚀气体，来实现大斜度的SiN硬掩膜倾角，以增强沟槽氧化物填充的工艺能力；
3、通过分2次进行湿法刻蚀去除SiN硬掩膜，使晶圆经过氢氟酸槽两次，利用各向同性刻蚀特性使沟槽氧化物顶部圆滑化，有利于浮栅极多晶硅的填充。
本发明采用上述新的改进方法，可同时消除自对准浮栅极多晶硅填充工艺中浅沟槽氧化物空洞和浮栅极多晶硅凹点的产生，进一步完善了现有工艺。
附图说明
图1～图6是传统的自对准浮栅极多晶硅填充的闪存工艺流程各步骤后的器件构造示意图；
图7～图12是改进的自对准浮栅极多晶硅填充的闪存工艺流程各步骤后的器件构造示意图；
图13是本发明一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法的工艺流程图；
图14～图20是应用本发明的实施例中的工艺流程各步骤后的器件构造示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
在本实施例中，请参阅图13，图13是本发明一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法的工艺流程图。本发明一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，应用于0.18μm及以下闪存器件的自对准浮栅极多晶硅填充工艺中。首先，提供具有垫氧层和厚度为的增厚的SiN硬掩膜表层的晶圆衬底，增加SiN硬掩膜的厚度，可以扩大多晶硅平坦化的工艺窗口；然后，使用浸润式光刻方法进行曝光和显影，以在晶圆上形成浅沟槽隔离图案。之后，如图13所示，依次进行以下工艺步骤：
步骤一：进行浅沟槽隔离刻蚀；使用CHF3、CH2F2或CH3F的其中之一作为刻蚀气体，依据具体的刻蚀程式，在刻蚀时间为45～65秒的SiN硬掩膜刻蚀过程中，通过增加刻蚀气体的C/F比、并将C/F比控制在0.5：1～2：1之间，来增加SiN硬掩膜刻蚀过程中的聚合物生成，以形成侧壁具有80～85度大斜度倾角的梯形SiN硬掩膜形貌，可以增强后续沟槽氧化物填充的工艺能力；
步骤二：进行沟槽氧化物填充和平坦化；采用高深宽比填充工艺的热化学沉积法进行沟槽氧化物的填充，然后使用化学机械研磨法做沟槽氧化物的平坦化处理；
步骤三：分二次湿法刻蚀去除SiN硬掩膜；以氢氟酸为刻蚀剂，按照工艺要求的SiN硬掩膜去除的湿刻总量，分二次湿法刻蚀以去除SiN硬掩膜，其中，第一次先去除部分厚度的SiN硬掩膜，第二次再去除剩余厚度的SiN硬掩膜，按所去除SiN硬掩膜的厚度计，将二次湿法刻蚀的刻蚀量之比控制在0.5：1～2：1之间，使晶圆经过氢氟酸槽两次，利用氢氟酸对晶圆的各向同性刻蚀特性，使在步骤二中填充的沟槽氧化物的顶部侧壁被部分刻蚀去除，形成顶部的圆滑化形貌，有利于后续浮栅极多晶硅的填充；
步骤四：进行垫氧层去除和隧氧层生长；使用化学清洗法去除垫氧层，再通过炉管工艺在原位生长一层隧道氧化层；
步骤五：进行浮栅极多晶硅生长和平坦化；在被去除的SiN硬掩膜处通过炉管工艺生长一层浮栅极多晶硅层，厚度最好控制在以上，然后使用化学机械研磨法做浮栅极多晶硅的平坦化处理，并保证有足够的过度研磨量来去除浅沟槽隔离上端的浮栅极多晶硅；
步骤六：对沟槽氧化物依次进行湿法刻蚀和干法刻蚀。通过二种刻蚀去除厚度的部分沟槽氧化物，按所去除沟槽氧化物的厚度计，将湿法刻蚀和干法刻蚀的刻蚀量之比控制在0.5：1～2：1之间，并利用刻蚀中的各向同性刻蚀特性，使浮栅极多晶硅的侧壁被部分刻蚀去除，来形成侧壁具有大斜度倾角的梯形浮栅极多晶硅形貌。
从上述方法可以看出，本发明新的自对准浮栅极多晶硅填充的闪存工艺，主要进行了三个方面的工艺优化：
1、通过增加SiN硬掩膜的厚度，扩大了多晶硅平坦化的工艺窗口；
2、通过引入可产生高分子聚合物的刻蚀气体，来实现大斜度的SiN硬掩膜倾角，以增强沟槽氧化物填充的工艺能力；
3、通过分2次进行湿法刻蚀去除SiN硬掩膜，使晶圆经过氢氟酸槽两次，利用各向同性刻蚀特性使沟槽氧化物顶部圆滑化，有利于浮栅极多晶硅的填充。
本发明采用上述新的改进方法，可同时消除自对准浮栅极多晶硅填充工艺中浅沟槽氧化物空洞和浮栅极多晶硅凹点的产生，进一步完善了现有工艺。
下面结合图14～图20，对本发明的实施例作具体的说明。
请参阅图14～图20，图14～图20是应用本发明的实施例中的工艺流程各步骤后的器件构造示意图。如图14所示，首先提供具有厚度的垫氧层2和厚度的增厚的SiN硬掩膜3表层的晶圆衬底1；然后，使用浸润式光刻方法进行曝光和显影。其中，使用厚度为的APF作为阻挡层进行浅沟槽隔离刻蚀，DARC(Dielectric Anti-Reflective Coating，抗放射介电涂层)的厚度为然后涂布的BARC(Bottom Anti-ReflectiveCoating，底部抗反射涂层)和的光刻胶，使用ArF进行显影，以在晶圆上形成浅沟槽隔离图案。之后，使用CHF3作为刻蚀气体，刻蚀时间为50秒，将刻蚀气体的C/F比控制在1：1，来增加适度的聚合物生成，形成侧壁11具有85度倾角的SiN硬掩膜形貌，以增强后续沟槽氧化物填充的工艺能力，并在晶圆衬底1形成的刻蚀深度。
如图15所示，采用HARP工艺的热化学沉积法进行沟槽氧化物6的填充，然后使用化学机械研磨法做沟槽氧化物的平坦化处理。
如图16所示，分二次湿法刻蚀去除SiN硬掩膜3。以氢氟酸为刻蚀剂，按照工艺要求的SiN硬掩膜去除的湿刻总量，分二次湿法刻蚀以去除SiN硬掩膜，在本图中，第一次先去除约厚度的SiN硬掩膜。
如图17所示，第二次湿法刻蚀再去除剩余厚度的SiN硬掩膜。从图中可以看到，晶圆在经过氢氟酸槽两次后，利用氢氟酸对晶圆的各向同性刻蚀特性，沟槽氧化物的顶部侧壁被部分刻蚀去除，形成顶部的圆滑化形貌12，该形貌有利于后续浮栅极多晶硅的填充。
如图18所示，使用化学清洗法去除垫氧层，再通过炉管工艺在原位生长一层厚度为的隧道氧化层7。
如图19所示，在被去除的SiN硬掩膜处，通过炉管工艺生长一层厚度为的浮栅极多晶硅8层，然后使用化学机械研磨法做浮栅极多晶硅的平坦化处理，并保证有足够的过度研磨量来去除浅沟槽隔离上端的浮栅极多晶硅。
最后，如图20所示，通过对沟槽氧化物6依次进行湿法刻蚀和干法刻蚀，去除约厚度的部分沟槽氧化物，按所去除沟槽氧化物的厚度计，将湿法刻蚀和干法刻蚀的刻蚀量之比控制在0.5：1～2：1之间，并利用刻蚀中的各向同性刻蚀特性，使浮栅极多晶硅的侧壁13被部分刻蚀去除，来形成侧壁具有大斜度倾角的梯形浮栅极多晶硅形貌。
之后，在扫描电镜下就能清楚地观察到，在现有的工艺中容易出现的浅沟槽氧化物空洞和浮栅极多晶硅凹点现象已消失。说明本发明的工艺改进获得了应用的成功。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，应用于0.18μm及以下闪存器件的自对准浮栅极多晶硅填充工艺中，其特征在于，包括提供具有垫氧层和增厚的SiN硬掩膜表层的晶圆衬底，先使用浸润式光刻方法进行曝光和显影，以在晶圆上形成浅沟槽隔离图案，之后，依次进行以下步骤：
步骤一：进行浅沟槽隔离刻蚀，在SiN硬掩膜刻蚀过程中，通过增加刻蚀气体的C/F比来增加SiN硬掩膜刻蚀过程中的聚合物生成，以形成侧壁具有大斜度倾角的梯形SiN硬掩膜形貌；
步骤二：采用高深宽比填充工艺的热化学沉积法进行沟槽氧化物的填充，然后使用化学机械研磨法做沟槽氧化物的平坦化处理；
步骤三：以氢氟酸为刻蚀剂，按照工艺要求的SiN硬掩膜去除的湿刻总量，分二次湿法刻蚀以去除SiN硬掩膜，其中，第一次先去除部分厚度的SiN硬掩膜，第二次再去除剩余厚度的SiN硬掩膜，使晶圆经过氢氟酸槽两次，利用氢氟酸对晶圆的各向同性刻蚀特性，使在步骤二中填充的沟槽氧化物的顶部侧壁被部分刻蚀去除，形成顶部的圆滑化形貌；
步骤四：使用化学清洗法去除垫氧层，再通过炉管工艺在原位生长一层隧道氧化层；
步骤五：在被去除的SiN硬掩膜处通过炉管工艺生长一层浮栅极多晶硅层，然后使用化学机械研磨法做浮栅极多晶硅的平坦化处理，并保证有足够的过度研磨量来去除浅沟槽隔离上端的浮栅极多晶硅；
步骤六：对沟槽氧化物依次进行湿法刻蚀和干法刻蚀，以去除部分厚度的沟槽氧化物，并利用刻蚀中的各向同性刻蚀特性，使浮栅极多晶硅的侧壁被部分刻蚀去除，来形成侧壁具有大斜度倾角的梯形浮栅极多晶硅形貌。
2.如权利要求1所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，所述增厚的SiN硬掩膜表层的厚度为
3.如权利要求1所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，步骤一中，所述刻蚀气体包括CHF3、CH2F2、CH3F的其中之一。
4.如权利要求1或3所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，所述刻蚀气体的C/F比为0.5：1～2：1。
5.如权利要求1所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，步骤一中，所述浅沟槽隔离刻蚀的时间为45～65秒。
6.如权利要求1所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，步骤一中，所述梯形SiN硬掩膜的侧壁具有80～85度的倾角。
7.如权利要求1所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，步骤一中，使用先进图形化膜层作为阻挡层进行浅沟槽隔离刻蚀。
8.如权利要求1所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，步骤三中，按所去除SiN硬掩膜的厚度计，所述二次湿法刻蚀的刻蚀量之比为0.5：1～2：1。
9.如权利要求1所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，步骤六中，对沟槽氧化物依次进行湿法刻蚀和干法刻蚀，按所去除沟槽氧化物的厚度计，所述湿法刻蚀和干法刻蚀的刻蚀量之比为0.5：1～2：1。
10.如权利要求1或9所述的浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法，其特征在于，步骤六中，所述沟槽氧化物的刻蚀去除厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410174759.1A CN103943549B (zh) | 2014-04-28 | 2014-04-28 | 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410174759.1A CN103943549B (zh) | 2014-04-28 | 2014-04-28 | 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103943549A CN103943549A (zh) | 2014-07-23 |
| CN103943549B true CN103943549B (zh) | 2016-08-17 |
Family
ID=51191155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410174759.1A Active CN103943549B (zh) | 2014-04-28 | 2014-04-28 | 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103943549B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575811B (zh) * | 2014-10-14 | 2019-01-29 | 中芯国际集成电路制造(上海)有限公司 | FinFET鳍片的制作方法 |
| CN105789277A (zh) * | 2014-12-24 | 2016-07-20 | 上海格易电子有限公司 | 一种闪存存储器的浮栅结构及制作方法 |
| CN105789137B (zh) * | 2014-12-25 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106158613A (zh) * | 2015-04-15 | 2016-11-23 | 上海格易电子有限公司 | 一种提高浮栅器件电子保持性的方法及浮栅结构 |
| CN108717931A (zh) | 2018-05-23 | 2018-10-30 | 武汉新芯集成电路制造有限公司 | 一种改善浮栅缺陷的方法及半导体结构 |
| CN113808930A (zh) * | 2021-09-17 | 2021-12-17 | 恒烁半导体(合肥)股份有限公司 | 一种nor闪存的浮栅制作方法、电路以及其应用 |
| CN116364658B (zh) * | 2023-05-31 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200408064A (en) * | 2002-11-08 | 2004-05-16 | Winbond Electronics Corp | A method for fabricating a floating gate of flash rom |
| CN103187258A (zh) * | 2011-12-30 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 浮栅制造过程中氮化硅层的去除方法 |
| CN103441075A (zh) * | 2013-08-02 | 2013-12-11 | 上海华力微电子有限公司 | 浮栅mos晶体管的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6808980B2 (en) * | 2002-12-05 | 2004-10-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of process simplification and eliminating topography concerns for the creation of advanced 1T-RAM devices |
-
2014
- 2014-04-28 CN CN201410174759.1A patent/CN103943549B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200408064A (en) * | 2002-11-08 | 2004-05-16 | Winbond Electronics Corp | A method for fabricating a floating gate of flash rom |
| CN103187258A (zh) * | 2011-12-30 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 浮栅制造过程中氮化硅层的去除方法 |
| CN103441075A (zh) * | 2013-08-02 | 2013-12-11 | 上海华力微电子有限公司 | 浮栅mos晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103943549A (zh) | 2014-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103943549B (zh) | 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法 | |
| KR100801771B1 (ko) | 반도체 디바이스에서 높은 종횡비의 트렌치 에칭 방법 | |
| US8153519B1 (en) | Method for fabricating semiconductor device using spacer patterning | |
| US9449821B2 (en) | Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches | |
| CN108807445B (zh) | 图像传感器的形成方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN103972076A (zh) | 一种自对准双层图形的形成方法 | |
| TWI569326B (zh) | 在過度蝕刻中控制凹槽深度以及底部蝕刻關鍵尺寸的方法 | |
| CN107968050B (zh) | 沟道孔的底部刻蚀方法 | |
| CN105390433A (zh) | 半导体器件制造方法 | |
| TWI378508B (en) | Oxide pattern forming method and patterning method of semiconductor device | |
| CN107919318A (zh) | 一种半导体器件的制造方法 | |
| CN104835738B (zh) | 一种形成FinFET器件的鳍片的方法 | |
| KR20050003011A (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| KR20090091523A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| TW201539649A (zh) | 溝槽隔離結構的製造方法 | |
| CN107768375A (zh) | 一种***栅的栅极形成方法 | |
| CN103943555B (zh) | 一种有源区制备方法 | |
| CN104538360B (zh) | 一种闪存的存储单元栅极制备方法 | |
| JP2010087130A (ja) | 半導体装置の製造方法 | |
| CN103531473B (zh) | 氧化硅及氮化硅双层复合侧墙的刻蚀方法 | |
| CN103972078A (zh) | 一种自对准双层图形的形成方法 | |
| CN109994420A (zh) | 一种深槽隔离结构的制造方法 | |
| KR20130063089A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN103972077A (zh) | 一种自对准双层图形的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |