CN103942372B - 基于fpga的有源配电网暂态实时仿真多速率接口方法 - Google Patents

Abstract

一种基于FPGA的有源配电网暂态实时仿真多速率接口方法，在离线环境下中读取算例基本信息，计算电气和控制***在FPGA中每一时步计算所需的时间t_e和t_c；根据t_e设定电气***实时仿真步长△t_e；根据公式自动确定控制***实时仿真步长△t_c；计算各元件相关计算参数与算例基本信息，上传至在线仿真环境，进行计算资源分配，仿真时刻t=0；电气和控制***分别同时进行一个时步和k个时步的计算，t=t+△t_c，t=t+k△t_e；电气和控制***进行多速率接口通信；判断仿真时间是否达到仿真终了时刻。本发明易于实现，能够提前计算电气和控制***解算时间，设定合适的实时计算步长，实现多速率接口并行仿真，在保证仿真精度的前提下，极大地减少了解算时间，降低了有源配电网暂态实时仿真的实现难度。

Description

基于FPGA的有源配电网暂态实时仿真多速率接口方法

技术领域

本发明涉及一种有源配电网暂态实时仿真方法。特别是涉及一种基于FPGA的有源配电网暂态实时仿真多速率接口方法。

背景技术

近年来，智能电网已成为广受关注的研究领域。配电网作为智能电网的重要组成部分，分布式电源、电动汽车以及用户侧负荷响应等众多新的需求将给传统的被动无源的配电***带来巨大的变化，使之成为主动有源的配电***，这对配电网在规划设计、运行调度、控制保护、仿真分析等诸多方面提出了新的要求与挑战。发展快速有效的仿真工具和仿真方法对有源配电网的各种稳态、暂态行为特征进行分析，进而为配电网规划设计、优化调度、故障自动定位和排除、网络自愈、谐波分析、短路电流计算、保护装置整定、实际物理***试验与验证等提供技术支持，成为迫切且意义重大的研究课题。

同面向输电***的实时仿真相比，面向有源配电网***的实时仿真有其自身的特点：1）配电网在结构和运行方式上具备明显的特殊性，可以依据研究问题的需要以馈线、变电站及所属馈线、若干变电站构成的供电区域、整个配电***为仿真对象进行实时仿真；2）由于有源配电网***中大量电力电子装置的存在，采用传统的实时仿真步长已不能满足有源配电网实时仿真的精度需求；3）配电网本身一般具有明显的结构和参数的不对称性，再加上分布式电源种类的多样性、控制的复杂性等因素，使得有源配电网***的实时仿真从模型的复杂性到计算规模都成为十分具有挑战性的工作。

为了实现有源配电网暂态实时仿真***，需要先进的底层计算硬件以及快速的仿真算法。在底层计算硬件层面，一般性***实时仿真器的开发与应用中，大多实时仿真器采用基于精简指令集的计算机RISC工作站、多DSP、多CPU计算机、PC机群、多核技术等，通过并行技术达到实时计算能力。这类方法涉及的大部分数据处理工作仍是串行进行。另外，为了实现大规模***仿真，需要设置大量数据处理单元，处理单元之间的数据通讯又会成为计算速度的主要瓶颈。相比之下，基于现场可编程逻辑门阵列(field-programmable gatearray，FPGA)的全硬件计算为实时仿真提供了一种新思路。FPGA本质上具有完全可配置的固有硬件并行结构，其逻辑资源可配置为很多并行处理单元并实现多层级高度并行计算；同时，FPGA芯片上具有大量嵌入式块RAM，可配置为大量分布式ROM或RAM，其数据和地址宽度、端口数量皆可配置，而传统实时仿真器中内存和总线大多是共享的，且端口有限，限制了数据的传输效率；FPGA允许使用流水线技术，加强了数据处理效率，并且，FPGA还拥有大量传输速度极快的内部连线，不会引入过大的通讯延迟。

因此基于FPGA的有源配电网暂态实时仿真***具有以下优势：

（1）允许更快的计算速度和更小的计算步长，可以为有源配电网暂态实时仿真中对于步长要求严格的部分提供速度和精度支持；

（2）基于可重构架构的FPGA体积小巧，在开发周期与成本的经济性上也更具优势；

（3）随着FPGA技术的不断发展，单片FPGA集成度越来越高，日益丰富的逻辑模块、存储器等硬件资源使得FPGA具备了承载有源配电网暂态实时仿真的能力，日益下降的成本也使得FPGA成为未来用户的合理选择；

（4）考虑到传统实时仿真器的模型与算法等内容基本上不对用户开放，进一步研究开发准确、高效的仿真算法不大可能。相比之下，基于FPGA的配电网暂态实时仿真器具有可开发性、可拓展性，能够为有源配电网控制、保护策略的研究，新设备调试等提供测试平台。

在仿真算法层面，常规电力***暂态实时仿真问题的基本求解方法可以分为节点分析法(nodal analysis)以及状态变量分析法(state space analysis)两类。相对于状态变量分析，节点分析法在算法实现难度、仿真计算速度等方面具有较大优势，因此在EMTP、PSCAD/EMTDC等暂态离线仿真工具以及RTDS、HYPERSIM等暂态实时仿真工具中，都以节点分析法作为基本框架。

暂态仿真节点分析法包含2个基本步骤：

1）采用某种数值积分方法(如梯形积分法)对***中动态元件的特性方程进行差分化，得到等效计算电导与历史项电流源并联形式的诺顿等效电路。以图1所示的电感支路为例，其基本伏安关系方程如式(1)所示，应用梯形积分法后可得到式(2)和(3)形式的差分方程。

$u_k\left(t\right)-u_m\left(t\right)=L\frac{{\mathrm{di}}_{\mathrm{km}}\left(t\right)}{\mathrm{dt}}---\left(1\right)$

$i_{\mathrm{km}}\left(t\right)=\frac{\mathrm{\Δt}}{2L}[u_k\left(t\right)-u_m\left(t\right)]+I_h[t-\mathrm{\Δt}]---\left(2\right)$

$I_h(t-\mathrm{\Δt})=i_{\mathrm{km}}(t-\mathrm{\Δt})+\frac{\mathrm{\Δt}}{2L}[u_k(t-\mathrm{\Δt})-u_m(t-\mathrm{\Δt})]---\left(3\right)$

差分方程式(2)可看作是对一个值为G_eqΔt/(2L)的电导与历史项电流源并联的诺顿等效电路形式。

2）联立整个电气***的差分方程，可形成如式(4)中所示节点电导矩阵G，求解该方程可得到***中各节点电压的瞬时值，进而得到支路电压和支路电流。该求解过程的不断推进即可完成整个***的暂态过程求解。

Gu=i (4)

式(4)所示的节点电导方程为线性方程组，可采用各种成熟的数值软件包进行求解，而对于电气***中的各种非线性元件，如非线性阻抗、电机等可采用分段线性化、伪非线性、预测校正法、补偿法等方法进行局部处理，而***整体上仍是对式(4)形式的线性方程组的求解。

在电气***中，电气元件的元件特性是以元件的伏安关系描述的，如线路、变压器、开关元件、电机、阻抗等。与此不同的是，包括传递函数、延迟环节、限幅环节等一大类模型的元件特性则是以输入输出关系描述的，这里称其为控制元件。在传统的电力***电磁暂态仿真中控制元件主要用于对发电机的励磁控制、原动部分进行建模，在分布式发电有源配电网***的暂态仿真中，控制***不仅可以对由各种线性环节、动态环节以及非线性环节构成的二次***进行建模，还可以对具有复杂非线性特征的电气元件、分布式电源等一次设备进行建模，在分布式发电有源配电网***暂态仿真建模中具有十分重要的作用。联立整个控制***元件的输入输出关系将得到一组非线性方程，它通常采用如式(5)形式的牛顿法迭代格式进行求解。

F(x^(k))+J^(k)△x^(k)=0 (5)

如前所述，对式(4)所描述的电气***的求解可得到包括节点电压等在内的各种电气量，而对式(5)所描述的控制***的求解则可以得到各种控制环节的输出。理论上，式(4)与(5)应联立求解以获得准确的数值解，但一般为了降低计算量，电气***和控制***分开求解，因而控制***的求解落后电气***一个计算步长。这个时延将带来计算误差，但在仿真步长较小时对暂态仿真是可以接受的。图2给出了电气***与控制***求解过程的简要示意图。

图3更清楚地描述了上述过程的计算时序。从图3中可以看出，在某一仿真时刻t，首先使用上一时步t-Δt求解出的控制***解算值作为输入，完成本时步电气***的求解，然后再利用该解算出的电气量作为输入，完成本时步控制***的求解。此时，电气***的解算由于使用上一时步的输出量，存在一个步长的时延，而控制***的解算使用了该时步的电气量作为输入，可以近似认为控制***的解算是准确的，整个仿真计算过程将按图3中所示的[1]→[2]→[3]→[4]的时序进行。

根据目前各EMTP类程序的仿真计算结果与经验，这种串行时序是能够保证计算精度的。然而在分布式发电单元中，电力电子设备的开关频率越来越高，从几kHz到10kHz甚至更高，使得满足电力电子设备仿真的计算步长越来越小。从暂态仿真角度看，电力电子设备的存在会造成计算矩阵时变、步长间开关动作、数值震荡等问题，对于这些问题的精确求解要求较长的仿真时间。更重要的是，这些额外计算的时间占用往往是不可估计的。另一方面，由于分布式电源种类多样，其控制***中数学计算复杂，逻辑判断较多，具有强非线性，使得控制***求解规模同样较为庞大。因此从计算效率上说，串行的求解顺序较为低效，当***规模较大时需要耗费较长的计算时间，从暂态实时仿真层面看，整个***的求解需要在一个时步内完成，电气***和控制***串行求解的计算耗时为两个***计算用时的叠加，而对于电力电子的仿真又需要尽量小的步长以保证仿真精度，因此这种矛盾增加了仿真实时性的实现难度。

专利“适于节点分析框架的有源配电网暂态仿真并行计算方法”提出了电气与控制***并行计算方法，适用于暂态仿真中电气和控制***的解算步长一致的情况，然而在有源配电网暂态实时仿真中，电气***的仿真需要较小的计算步长，而控制***解算需要处理分布式电源本身及其控制***，其解算规模较大，很难在电气***的仿真步长内完成计算，因此控制***实时仿真的计算步长有可能无法与电气***计算步长保持一致。为此，本发明提出了一种适于FPGA实现的有源配电网暂态实时仿真多速率接口方法。该方法易于实现，能够根据提前计算出基于FPGA的实时仿真器中电气和控制***的解算时间，设定合适的电气和控制***实时计算步长，实现电气***和控制***的多速率接口并行仿真，在保证实时仿真精度的前提下，极大地减少了整个***的解算时间，降低了有源配电网暂态实时仿真的实现难度。

发明内容

本发明所要解决的技术问题是，提供一种能够实现电气***和控制***的多速率接口并行仿真的基于FPGA的有源配电网暂态实时仿真多速率接口方法。

本发明所采用的技术方案是：一种基于FPGA的有源配电网暂态实时仿真多速率接口方法，包括如下步骤：

第一步：在离线环境下，采用电气***和控制***基本元件对有源配电***进行建模，读取各类基本元件的基本参数信息和拓扑连接关系，根据实时仿真器中电气***和控制***的整体求解框架、各类基本元件的处理方式、矩阵求解方式等，分别计算电气***进行一个时步解算所需的时钟周期数n_e和控制***进行一个时步解算所需的时钟周期数n_c，根据FPGA的驱动时钟频率f以及电气***时钟周期数n_e和控制***时钟周期数n_c，计算电气***和控制***所对应的每一时步仿真所需的计算时间t_e和t_c，其中t_e=n_e/f，t_c=n_c/f；

第二步：在离线环境下，设定电气***的实时仿真步长Δt_e，电气***的解算要首先保证实时性，即t_e<Δt_e，并在保证仿真精度的前提下选择步长；

第三步：在离线环境下，根据电气***实时仿真步长Δt_e自动确定控制***的实时仿真步长Δt_c，控制***的解算要首先保证实时性，即t_c<Δt_c，同时，将控制***的实时仿真步长Δt_c设为电气***实时仿真步长Δt_e的整数倍k，并根据公式 $\left\{\begin{array}{cc}\mathrm{\&Delta;}{t}_c=\mathrm{k\&Delta;}{t}_e,k=1& t_c\&le;\mathrm{\&Delta;}{t}_e\\ \mathrm{\&Delta;}{t}_c=\mathrm{k\&Delta;}{t}_e,k=\mathrm{ceil}(t_c/\mathrm{\&Delta;}{t}_e)& t_c>\mathrm{\&Delta;}{t}_e\end{array}\right.$ 计算得到控制***的实时仿真步长Δt_c，其中函数ceil用于获得大于或者等于输入值的最小整数；

第四步：在离线环境下，根据选定的电气***实时仿真步长Δt_e与控制***的实时仿真步长Δt_c，计算各类基本元件等效电导、历史项电流源、更新计算参数，计算节点导纳矩阵逆矩阵，将所述参数以及第一步中所述的各类基本元件的基本参数信息和拓扑连接关系，上传至在线仿真环境，并在FPGA中为电气***和控制***分配独立的计算资源，设置仿真时刻t=0；

第五步：在在线环境下，开始下一时步的仿真；

第六步：控制***进行一个时步的计算，t=t+Δt_c，计算得到控制***每个基本环节的输出值；同时，电气***进行k个时步计算，t=t+kΔt_e，计算得到电气***的节点电压瞬时值和支路电流，其中，所述的k与第三步所述的k相同，所述的控制***的计算和电气***的计算是采用并行方式加以实现的；

第七步：进行数据交互，电气***和控制***在FPGA中进行多速率接口通信，将控制***的输出值存入电气***中的电源模块和电力电子模块中，所述控制***的输出值包括受控源输出值以及电力电子控制信号，而控制***通过测量元件读取电气***第k个时步计算后的接口变量输出值，并存入存储器，所述的接口变量输出值包括电压和电流测量值；

第八步：判断仿真时间是否达到仿真终了时刻，如达到仿真终了时刻，则仿真结束；否则返回第五步。

第一步所述的各类基本元件包括：基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件。

第二步和第三步中的电气***和控制***所对应的每一时步仿真所需的计算时间t_e和t_c均小于等于各自所对应的实时仿真步长Δt_e和Δt_c，以保证仿真的实时性。

第三步所述 $\left\{\begin{array}{cc}\mathrm{\&Delta;}{t}_c=\mathrm{k\&Delta;}{t}_e,k=1& t_c\&le;\mathrm{\&Delta;}{t}_e\\ \mathrm{\&Delta;}{t}_c=\mathrm{k\&Delta;}{t}_e,k=\mathrm{ceil}(t_c/\mathrm{\&Delta;}{t}_e)& t_c>\mathrm{\&Delta;}{t}_e\end{array}\right.$ 的含义为：当控制***每一步仿真所需的计算时间t_c小于电气***实时仿真步长Δt_e时，将控制***的实时仿真步长Δt_c设定为与电气***实时仿真步长Δt_e一致，即Δt_c=kΔt_e，k＝1；当控制***每一步仿真所需的计算时间t_c大于电气***实时仿真步长Δt_e时，则设定Δt_c=kΔt_e，其中，倍数k为满足条件下的最小值，以降低多速率接口下的仿真精度缺失。

本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法，能够根据提前计算出基于FPGA的实时仿真器中电气***和控制***的解算时间，设定合适的电气***和控制***实时计算步长，实现电气***和控制***的多速率接口并行仿真，在保证实时仿真精度的前提下，极大地减少了整个***的解算时间，降低了有源配电网暂态实时仿真的实现难度。具有较好的可行性与适用性，为实现含分布式电源、储能设备的有源配电网暂态实时仿真中提供了一种很好的解决思路。

附图说明

图1是电感支路示意图；

图2是电气***与控制***串行求解过程示意图；

图3是电气***与控制***串行求解过程详细示意图；

图4是本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法的流程图；

图5是单极光伏发电***示意图；

图6是不同步长下电气***与控制***并行求解计算时序示意图；

图7是光伏阵列输出电压；

图8是光伏阵列输出电流；

图9是光伏发电***输出无功功率；

图10是光伏发电***输出有功功率。

具体实施方式

下面结合实施例和附图对本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法做出详细说明。

本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法，属于电力***仿真领域，特别适用于含分布式电源、储能装置的有源配电网实时暂态仿真。本发明作者所在课题组开发了基于FPGA的有源配电网暂态实时仿真***RTDG（Real-Time TransientSimulator for Distributed Generation and Microgrid），本发明在该实时仿真***和离线仿真***的基础上实现了适于FPGA实现的有源配电网暂态实时仿真多速率接口方法。这里以单极光伏发电***为实施算例进行说明，其***结构如图5所示。逆变器采用V-Q控制，其中光伏电压参考值V_ref设置为350V，无功功率参考值Q_ref设为0Var。算例中温度设置为298K，光照强度为1000W/m²，断路器接线如图5所示，并设置为0.6秒发生C相接地短路故障，0.8秒故障切除。

本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法，具体包括如下步骤：

第一步：在离线环境下，采用电气***和控制***基本元件对有源配电***进行建模，读取各类基本元件的基本参数信息和拓扑连接关系，根据实时仿真器中电气***和控制***的整体求解框架、各类基本元件的处理方式、矩阵求解方式等，分别计算电气***进行一个时步解算所需的时钟周期数n_e和控制***进行一个时步解算所需的时钟周期数n_c，根据FPGA的驱动时钟频率f以及电气***时钟周期数n_e和控制***时钟周期数n_c，计算电气***和控制***所对应的每一时步仿真所需的计算时间t_e和t_c，其中t_e=n_e/f，t_c=n_c/f；所述的各类基本元件包括：基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件。

如本实施例在离线环境下中，采用电气***基本元件对算例中的电力电子设备、滤波器、直流电容以及线路等元件进行建模；采用控制***的基本环节对单极光伏发电***中的光伏阵列、光伏控制***进行建模；读取各类元件的基本参数信息和拓扑连接关系，根据实时仿真器中电气和控制***的整体求解框架、各类元件的处理方式、矩阵求解方式等，计算电气和控制***进行一个时步解算所需的时钟周期数n_e和n_c，根据FPGA的驱动时钟频率f以及n_e和n_c，计算电气***和控制***每一步仿真所需的计算时间t_e和t_c，其中t_e=n_e/f，t_c=n_c/f；在该算例中，n_e和n_c分别为131和238个时钟周期，时钟频率f取135MHz，因此t_e和t_c分别为0.971_μs以及1.763μs。

第二步：在离线环境下，设定电气***的实时仿真步长Δt_e，电气***的解算要首先保证实时性，即t_e<Δt_e，并在保证仿真精度的前提下选择步长，即尽可能选择较小的步长，所述的电气***和控制***所对应的每一时步仿真所需的计算时间t_e和t_c均小于等于各自所对应的实时仿真步长Δt_e和Δt_c，以保证仿真的实时性，因此在本实施例中设Δt_e=1_μs；

第三步：在离线环境下，根据电气***实时仿真步长Δt_e自动确定控制***的实时仿真步长Δt_c，控制***的解算要首先保证实时性，即t_c<Δt_c，同时，将控制***的实时仿真步长Δt_c设为电气***实时仿真步长Δt_e的整数倍k，并根据公式 $\left\{\begin{array}{cc}\mathrm{\&Delta;}{t}_c=\mathrm{k\&Delta;}{t}_e,k=1& t_c\&le;\mathrm{\&Delta;}{t}_e\\ \mathrm{\&Delta;}{t}_c=\mathrm{k\&Delta;}{t}_e,k=\mathrm{ceil}(t_c/\mathrm{\&Delta;}{t}_e)& t_c>\mathrm{\&Delta;}{t}_e\end{array}\right.$ 计算得到控制***的实时仿真步长Δt_c，其中函数ceil用于获得大于或者等于输入值的最小整数，

所述 $\left\{\begin{array}{cc}\mathrm{\&Delta;}{t}_c=\mathrm{k\&Delta;}{t}_e,k=1& t_c\&le;\mathrm{\&Delta;}{t}_e\\ \mathrm{\&Delta;}{t}_c=\mathrm{k\&Delta;}{t}_e,k=\mathrm{ceil}(t_c/\mathrm{\&Delta;}{t}_e)& t_c>\mathrm{\&Delta;}{t}_e\end{array}\right.$ 的含义为：当控制***每一步仿真所需的计算时间t_c小于电气***实时仿真步长Δt_e时，将控制***的实时仿真步长Δt_c设定为与电气***实时仿真步长Δt_e一致，即Δt_c=kΔt_e，k＝1；当控制***每一步仿真所需的计算时间t_c大于电气***实时仿真步长Δt_e时，则设定Δt_c=kΔt_e，其中，倍数k为满足条件下的最小值，以降低多速率接口下的仿真精度缺失，根据第一步和第二步的取值，本实施例中取k=2，即Δt_c=2μs；

所述的电气***和控制***所对应的每一时步仿真所需的计算时间t_e和t_c均小于等于各自所对应的实时仿真步长Δt_e和Δt_c，以保证仿真的实时性；

第四步：在离线环境下，根据选定的电气***实时仿真步长Δt_e与控制***的实时仿真步长Δt_c，计算各类基本元件等效电导、历史项电流源、更新计算参数，计算节点导纳矩阵逆矩阵，将所述参数以及第一步中所述的各类基本元件的基本参数信息和拓扑连接关系，上传至在线仿真环境，并在FPGA中为电气***和控制***分配独立的计算资源，设置仿真时刻t=0；

第五步：在在线环境下，开始下一时步的仿真；

第六步：控制***进行一个时步的计算，t=t+Δt_c，计算得到控制***每个基本环节的输出值；同时，电气***进行k个时步计算，t=t+kΔt_e，计算得到电气***的节点电压瞬时值和支路电流，其中，所述的k与第三步所述的k相同，所述的控制***的计算和电气***的计算是采用并行方式加以实现的，在本实施例中电气***进行2步计算，t=t+2Δt_e；

第七步：为进行下一时步计算先进行数据交互，电气***和控制***在FPGA中进行多速率接口通信，将控制***的输出值存入电气***中的电源模块和电力电子模块中，所述控制***的输出值包括受控源输出值以及电力电子控制信号，而控制***通过测量元件读取电气***第k个（本实施例是第2个）时步计算后的接口变量输出值，并存入存储器，所述的接口变量输出值包括电压和电流测量值；

第八步：判断仿真时间是否达到仿真终了时刻，如达到仿真终了时刻，则仿真结束；否则返回第五步。

本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法具体执行过程如图6所示，从图6可知，电气***由t积分到t+kΔt时刻的k个步长中均采用t时刻的控制***输出量作为输入，而控制***同样直接采用t时刻的电气***输出量作为输入进行计算，因此在t到t+kΔt时刻的计算过程中，双方的求解过程独立进行，可分配独立的FPGA计算资源进行并行求解。

本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法的执行环境为Altera公司的IV GX FPGA530官方开发板。开发板配有Stratix IV系列FPGAEP4SGX530KH40C2N，该芯片包含531200个逻辑单元，212480个自适应逻辑模块，1280个M9K存储器，64个M144K存储器，1024个18x18专用乘法器，8个PLL以及744个I/O。除了EP4SGX530KH40C2N芯片，开发板还提供了多个频率的时钟电路，3个用户可配置按钮，大量外部存储器，PCI Express插槽，10/100/1000Ethernet接口等***电路。

在仿真速度方面，通过本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法，能够在电气***使用小步长的前提下，保证整个***计算的实时性；附图7～10比较了采用本发明方法的基于FPGA的有源配电网暂态实时仿真***与商业仿真软件PSCAD/EMTDC的仿真结果。从图中可以看出，PSCAD/EMTDC仿真结果与FPGA的仿真结果在稳态与暂态过程中都能够完全吻合，二者的动态响应特性保持了高度一致，体现出了良好的仿真精度，充分验证了本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法的可行性。

以上算例测试结果证明，本发明的基于FPGA的有源配电网暂态实时仿真多速率接口方法具有较好的可行性与适用性，为实现含分布式电源、储能设备的有源配电网暂态实时仿真中提供了一种很好的解决思路。

Claims (4)

1.一种基于FPGA的有源配电网暂态实时仿真多速率接口方法，其特征在于，包括如下步骤：

第一步：在离线环境下，采用电气***和控制***基本元件对有源配电***进行建模，读取各类基本元件的基本参数信息和拓扑连接关系，根据实时仿真器中电气***和控制***的整体求解框架、各类基本元件的处理方式、矩阵求解方式，分别计算电气***进行一个时步解算所需的时钟周期数n_e和控制***进行一个时步解算所需的时钟周期数n_c，根据FPGA的驱动时钟频率f以及电气***时钟周期数n_e和控制***时钟周期数n_c，计算电气***和控制***所对应的每一时步仿真所需的计算时间t_e和t_c，其中t_e＝n_e/f，t_c＝n_c/f；

第二步：在离线环境下，设定电气***的实时仿真步长Δt_e，电气***的解算要首先保证实时性，即t_e<Δt_e，并在保证仿真精度的前提下选择步长；

第三步：在离线环境下，根据电气***实时仿真步长Δt_e自动确定控制***的实时仿真步长Δt_c，控制***的解算要首先保证实时性，即t_c<Δt_c，同时，将控制***的实时仿真步长Δt_c设为电气***实时仿真步长Δt_e的整数倍k，并根据公式计算得到控制***的实时仿真步长Δt_c，其中函数ceil用于获得大于或者等于输入值的最小整数；

第四步：在离线环境下，根据选定的电气***实时仿真步长Δt_e与控制***的实时仿真步长Δt_c，计算各类基本元件等效电导、历史项电流源、更新计算参数，计算节点导纳矩阵逆矩阵，将所述参数以及第一步中所述的各类基本元件的基本参数信息和拓扑连接关系，上传至在线仿真环境，并在FPGA中为电气***和控制***分配独立的计算资源，设置仿真时刻t＝0；

第五步：在在线环境下，开始下一时步的仿真；

第六步：控制***进行一个时步的计算，t＝t+Δt_c，计算得到控制***每个基本环节的输出值；同时，电气***进行k个时步计算，t＝t+kΔt_e，计算得到电气***的节点电压瞬时值和支路电流，其中，所述的k与第三步所述的k相同，所述的控制***的计算和电气***的计算是采用并行方式加以实现的；

第七步：进行数据交互，电气***和控制***在FPGA中进行多速率接口通信，将控制***的输出值存入电气***中的电源模块和电力电子模块中，所述控制***的输出值包括受控源输出值以及电力电子控制信号，而控制***通过测量元件读取电气***第k个时步计算后的接口变量输出值，并存入存储器，所述的接口变量输出值包括电压和电流测量值；

第八步：判断仿真时间是否达到仿真终了时刻，如达到仿真终了时刻，则仿真结束；否则返回第五步。

2.根据权利要求1所述的基于FPGA的有源配电网暂态实时仿真多速率接口方法，其特征在于，第一步所述的各类基本元件包括：基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件。

3.根据权利要求1所述的基于FPGA的有源配电网暂态实时仿真多速率接口方法，其特征在于，第二步和第三步中的电气***和控制***所对应的每一时步仿真所需的计算时间t_e和t_c均小于等于各自所对应的实时仿真步长Δt_e和Δt_c，以保证仿真的实时性。

4.根据权利要求1所述的基于FPGA的有源配电网暂态实时仿真多速率接口方法，其特征在于，第三步所述的含义为：当控制***每一步仿真所需的计算时间t_c小于电气***实时仿真步长Δt_e时，将控制***的实时仿真步长Δt_c设定为与电气***实时仿真步长Δt_e一致，即Δt_c＝kΔt_e，k＝1；当控制***每一步仿真所需的计算时间t_c大于电气***实时仿真步长Δt_e时，则设定Δt_c＝kΔt_e，其中，倍数k为满足条件下的最小值，以降低多速率接口下的仿真精度缺失。