CN109002660B - 基于fpga的有源配电网实时仿真解算器通用化设计方法 - Google Patents

Abstract

一种基于FPGA的有源配电网实时仿真解算器通用化设计方法，在基于FPGA的有源配电网实时仿真器的上位机中：读取待仿真的有源配电网元件基本参数，形成节点电导矩阵；对节点电导矩阵求逆，得到节点电导矩阵的逆矩阵；判断逆矩阵的维数是否超过了能够计算的线性方程组最大维数；对节点电导矩阵的逆矩阵进行扩充；得到节点电导矩阵的逆矩阵的计算矩阵；在基于FPGA的有源配电网实时仿真器中启动仿真；计算得到总历史项电流源列向量；如达到仿真时间结束。本发明充分考虑线性方程组的矩阵向量乘法方式求解的基本数学原理和FPGA硬件设计的特点，有效地提高了基于FPGA的有源配电网实时仿真解算器的通用性。

Description

基于FPGA的有源配电网实时仿真解算器通用化设计方法

技术领域

本发明涉及一种有源配电网实时仿真解算器通用化设计方法。特别是涉及一种基于FPGA的有源配电网实时仿真解算器通用化设计方法。

背景技术

随着分布式电源、储能装置、微电网等各种配电侧资源的广泛接入，有源配电网的组织形态和运行特征发生了较为深刻而持久地变化。有源配电网的这些变化使其在规划设计、运行优化、保护控制、仿真分析等方面与传统配电***相比均存在较大的差异与挑战。在仿真计算层面，有源配电***中广泛接入的各种分布式电源、储能、电力电子装置等新型设备使得其自身的动态特性更加复杂，针对传统配电网的稳态仿真分析已不能满足需求，需要借助精细的暂态仿真来深入了解有源配电网的运行机理与动态特征。在此基础上，有源配电网详细动态特性的分析与研究还需要实现实时仿真的功能需求，尤其是对各种控制器、保护装置、智能终端、新型能量管理***等的试验、测试均需要在硬件在环(hardware-in-the-loop，HIL)的环境中进行。目前，国外开发的商业实时仿真器有RTDS、ARENE、HYPERSIM、NETOMAC、RT-LAB等，这些实时仿真器全部采用DSP(Digital SignalProcessor)、CPU(Central Processing Unit)、PowerPC等串行处理器作为底层硬件计算资源，通过多个处理器的并行计算，从而达到实时仿真的计算能力。

有源配电网复杂的网络结构和庞大的***规模对实时仿真器的仿真精度、计算速度、硬件资源等提出了新的挑战。在有源配电网中，电力电子开关具有高频的开关特性，对该类元件的仿真需要较小的仿真步长；分布式电源及储能元件自身的控制器、电力电子变流器的控制器等建模进一步增加了***的仿真规模，给硬件计算资源带来了较大的负担。基于串行处理器的实时仿真器囿于信号处理速度、物理结构的限制，实时仿真计算能力较为有限，同时，多个处理器之间数据的传输延时限制了仿真步长的选择与数值稳定性。

FPGA具有大量并行底层结构，分布式内存，可实现深度并行计算；同时采用流水线操作的方式，提高了数字信号的处理速度。FPGA自身的I/O资源丰富，包括全双工LVDS通道、用户自定义I/O接口、高速收发器等，可实现大量数据的板级交互。随着FPGA技术的发展，其集成的高速收发器可实现14.1Gbps的数据传输速率，使得多FPGA之间的高速通讯成为可能，为大规模有源配电网实时仿真的奠定了坚实的基础。

解算器是有源配电网实时仿真器的核心模块，它主要负责暂态实时仿真中线性方程组的求解。在基于FPGA的有源配电网实时仿真器中，采用预存节点电导矩阵逆矩阵的方式进而利用高度并行的矩阵向量乘法来进行线性方程组的求解。对于n维线性方程组，在采用完全并行计算求解时，则需要n组矩阵向量乘法单元，不同的有源配电网算例线性方程组维数往往不同，如若每次更换算例均需要更改所用矩阵向量乘法单元的个数，不便于用户使用。如果将解算器模块设计通用化，使解算器模块不再需因算例改变而改动，则可节省用户时间和操作使用难度，为整个实时仿真器的通用化奠定基础。

发明内容

本发明所要解决的技术问题是，提供一种可适用于小于所用FPGA最大仿真规模的任意算例的基于FPGA的有源配电网实时仿真解算器通用化设计方法。

本发明所采用的技术方案是：一种基于FPGA的有源配电网实时仿真解算器通用化设计方法，包括如下步骤：

1)在基于FPGA的有源配电网实时仿真器的上位机中，读取待仿真的有源配电网元件基本参数，形成节点电导矩阵，设定实时仿真步长Δt，将待仿真的有源配电网相关信息下载到FPGA中，在设定的实时仿真步长下，基于FPGA的有源配电网实时仿真器所用的FPGA芯片能够计算的线性方程组的最大维数记为N；

2)在上位机中对节点电导矩阵求逆，得到节点电导矩阵的逆矩阵Y，其中所述的逆矩阵Y为n×n矩阵，n为逆矩阵Y的维数；

3)在上位机中判断n是否小于等于N，若n≤N，则进入下一步骤，否则上位机输出信息：逆矩阵Y的维数n超过了能够计算的线性方程组最大维数N，无法仿真，跳转至结束；

4)在上位机中对节点电导矩阵的逆矩阵Y进行扩充，得到节点电导矩阵的逆矩阵的计算矩阵

其中O为零矩阵，计算矩阵Y_e为N×N矩阵，将计算矩阵Y_e存入FPGA的只读存储器ROM_Y中；

5)在基于FPGA的有源配电网实时仿真器中设置仿真时刻t＝0，启动仿真；

6)仿真时间向前推动一个步长，t＝t+Δt；

7)计算得到总历史项电流源列向量i，将n行总历史项电流源列向量i扩充为N行列向量i_e并存入随机存取存储器RAM_i中，

其中i为总历史项电流源列向量，O为零矩阵，i为n×1列向量，将步骤4)所述的节点电导矩阵的逆矩阵的计算矩阵Y_e和扩充后的N行总历史项电流源列向量i_e输入到矩阵向量乘法计算模块得到扩充后的N行节点电压列向量v_e，

其中v为节点电压列向量，O为零矩阵，v为n×1列向量，根据v_e完成待仿真有源配电网所有元件支路电压、支路电流的计算；

8)判断物理时间是否达到仿真时间t，如达到仿真时间t，则进入下一步骤，否则基于FPGA的有源配电网实时仿真器待机至仿真时间t后，进入下一步骤；

9)判断仿真时间t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤6)。

步骤4)中所述的只读存储器ROM_Y是由N个只读存储器构成，其中第k个只读存储器为

矩阵Y_e的第k行

存入

中，其中k＝1,2,…,N。

步骤7)中所述的矩阵向量乘法计算模块，是由N个浮点数乘法器、N个浮点数到定点数转化模块、N个累加模块和N个定点数到浮点数转化模块构成，分别从第k个只读存储器

和随机存取存储器RAM_i中同时读出计算矩阵Y_e的第k行

和列向量i_e，

和i_e以流水线形式输入到第k个浮点数乘法器中得到流水线形式的浮点数乘积计算结果，将所述的浮点数乘积计算结果输入到第k个浮点数到定点数转化模块得到流水线形式的定点数乘积计算结果，将所述的定点数乘积计算结果输入到第k个累加模块得到定点数向量点乘结果，将定点数向量点乘结果输入到第k个定点数到浮点数转化模块得到浮点数向量点乘结果。

所述的累加模块将流水线形式的定点数乘积计算结果进行累加得到定点数向量点乘结果。

本发明的基于FPGA的有源配电网实时仿真解算器通用化设计方法，充分考虑线性方程组的矩阵向量乘法方式求解的基本数学原理和FPGA硬件设计的特点，有效地提高了基于FPGA的有源配电网实时仿真解算器的通用性，目前可实现对于任意小于给定最大仿真能力的算例均无需改变线性方程组求解模块有关参数和结构的解算器通用化，为实现基于FPGA的有源配电网实时仿真器通用化进而实现商业化推广应用奠定了基础。

附图说明

图1是本发明基于FPGA的有源配电网实时仿真解算器通用化设计方法的流程图；

图2是实例1：单极光伏发电单元连接无穷大母线拓扑图；

图3是实例2：单极光伏发电单元连接无穷大母线(加线路)拓扑图；

图4是实例1光伏单元并网点A相电压V_a仿真结果图；

图5是实例1光伏单元并网点A相电流I_a仿真结果图；

图6是实例2光伏单元并网点A相电压V_a仿真结果图；

图7是实例2光伏单元并网点A相电流I_a仿真结果图。

具体实施方式

下面结合实施例和附图对本发明的基于FPGA的有源配电网实时仿真解算器通用化设计方法做出详细说明。

如图1所示，本发明的基于FPGA的有源配电网实时仿真解算器通用化设计方法，包括如下步骤：

1)在基于FPGA的有源配电网实时仿真器的上位机中，读取待仿真的有源配电网元件基本参数，形成节点电导矩阵，设定实时仿真步长Δt，将待仿真的有源配电网相关信息下载到FPGA中，在设定的实时仿真步长下，基于FPGA的有源配电网实时仿真器所用的FPGA芯片能够计算的线性方程组的最大维数记为N；

2)在上位机中对节点电导矩阵求逆，得到节点电导矩阵的逆矩阵Y，其中所述的逆矩阵Y为n×n矩阵，n为逆矩阵Y的维数；

3)在上位机中判断n是否小于等于N，若n≤N，则进入下一步骤，否则上位机输出信息：逆矩阵Y的维数n超过了能够计算的线性方程组最大维数N，无法仿真，跳转至结束；

4)在上位机中对节点电导矩阵的逆矩阵Y进行扩充，得到节点电导矩阵的逆矩阵的计算矩阵Y_e，

其中O为零矩阵，计算矩阵Y_e为N×N矩阵，将计算矩阵Y_e存入FPGA的只读存储器ROM_Y中；

所述的只读存储器ROM_Y是由N个只读存储器构成，其中第k个只读存储器为

矩阵Y_e的第k行

存入

中，其中k＝1,2,…,N。

5)在基于FPGA的有源配电网实时仿真器中设置仿真时刻t＝0，启动仿真；

6)仿真时间向前推动一个步长，t＝t+Δt；

7)计算得到总历史项电流源列向量i，将n行总历史项电流源列向量i扩充为N行列向量i_e并存入随机存取存储器RAM_i中，

其中i为总历史项电流源列向量，O为零矩阵，i为n×1列向量，将步骤4)所述的节点电导矩阵的逆矩阵的计算矩阵Y_e和扩充后的N行总历史项电流源列向量i_e输入到矩阵向量乘法计算模块得到扩充后的N行节点电压列向量v_e，

其中v为节点电压列向量，O为零矩阵，v为n×1列向量，根据v_e完成待仿真有源配电网所有元件支路电压、支路电流的计算；

所述的矩阵向量乘法计算模块，是由N个浮点数乘法器、N个浮点数到定点数转化模块、N个累加模块和N个定点数到浮点数转化模块构成，分别从第k个只读存储器

和随机存取存储器RAM_i中同时读出计算矩阵Y_e的第k行

和列向量i_e，

和i_e以流水线形式输入到第k个浮点数乘法器中得到流水线形式的浮点数乘积计算结果，将所述的浮点数乘积计算结果输入到第k个浮点数到定点数转化模块得到流水线形式的定点数乘积计算结果，将所述的定点数乘积计算结果输入到第k个累加模块得到定点数向量点乘结果，将定点数向量点乘结果输入到第k个定点数到浮点数转化模块得到浮点数向量点乘结果。

其中，所述的累加模块将流水线形式的定点数乘积计算结果进行累加得到定点数向量点乘结果。

8)判断物理时间是否达到仿真时间t，如达到仿真时间t，则进入下一步骤，否则基于FPGA的有源配电网实时仿真器待机至仿真时间t后，进入下一步骤；

9)判断仿真时间t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤6)。

下面给出具体实例：

本发明实施例中基于FPGA的实时仿真器采用单块Altera公司的Stratix V系列FPGA5SGSMD5K2F40C2N及其配套官方开发板完成含光伏发电***的有源配电网实时仿真。整个实时仿真器通过125MHz的时钟驱动。

两个测试实例图如图2和图3所示，主体结构均为单极光伏发电单元与无穷大母线相连。图2、图3中含有基本无源元件、电源元件(包括理想源和受控源)、断路器元件、电力电子元件、测量元件和光伏电池及其控制***等有源配电网典型元件，可以验证基于FPGA的有源配电网实时仿真解算器通用化设计的可行性。在光伏发电单元中，逆变器采用V_dc-Q控制，光伏电压参考值V_ref以常量形式给出，实例中温度设置为298K，V_ref设为350V，Q_ref设为0Var，保证单位功率因数运行。电源和变压器采用电压源串联恒定阻抗模拟。在该实例中，FPGA仿真的电气***包含5个电源类元件(包括2个受控电流源和1个三相电压源)、11个RLC元件、6个IGBT、6个二极管、8个测量元件，算例2中含有1个线路元件。

为验证实时仿真解算器通用化设计功能的实现，采用如下两实例进行验证：测试实例1为单极光伏发电单元与无穷大母线相连，如图2所示，仿真步长为3μs，算例中不含线路元件，求解电气***线性方程组的维数为21维；测试实例2为单极光伏发电单元与无穷大母线相连，如图3所示，仿真步长为3μs，在光伏发电单元滤波后并网点增加一段三相耦合线路，求解电气***线性方程组的维数为24维。算例2比算例1多一段三相线路，因而节点数增加3，故而两算例线性方程组维数不同，算例2比算例1增加3维。

基于FPGA的有源配电网实时仿真器与商业软件PSCAD/EMTDC的仿真结果对比如图4～图7所示，PSCAD/EMTDC同样采用3μs仿真步长。事先测得，采用Stratix V系列FPGA5SGSMD5K2F40C2N作为有源配电网实时仿真器的载体，当方程组维数为110维时，占用逻辑资源100％、存储器资源10％、DSP模块32％，考虑留有适当裕量，故设定能仿真的有源配电网最大仿真维数N为100维。进行实验时，在不修改实时仿真解算器所用乘法器、存储器等资源个数及结构的情况下，先在实时仿真器中运行方程组维数为21维的算例1，仿真结果如图4图5所示；而后切换为方程组维数为24维的算例2，仿真结果如图6图7所示。仿真结果看出，基于FPGA的有源配电网实时仿真器与PSCAD/EMTDC给出的结果基本一致，从而验证了本的基于FPGA的有源配电网实时仿真解算器通用化设计方法的正确性与通用化功能的实现。

Claims (4)

1.一种基于FPGA的有源配电网实时仿真解算器通用化设计方法，其特征在于，包括如下步骤：

1)在基于FPGA的有源配电网实时仿真器的上位机中，读取待仿真的有源配电网元件基本参数，形成节点电导矩阵，设定实时仿真步长Δt，将待仿真的有源配电网相关信息下载到FPGA中，在设定的实时仿真步长下，基于FPGA的有源配电网实时仿真器所用的FPGA芯片能够计算的线性方程组的最大维数记为N；

2)在上位机中对节点电导矩阵求逆，得到节点电导矩阵的逆矩阵Y，其中所述的逆矩阵Y为n×n矩阵，n为逆矩阵Y的维数；

3)在上位机中判断n是否小于等于N，若n≤N，则进入下一步骤，否则上位机输出信息：逆矩阵Y的维数n超过了能够计算的线性方程组最大维数N，无法仿真，跳转至结束；

4)在上位机中对节点电导矩阵的逆矩阵Y进行扩充，得到节点电导矩阵的逆矩阵的计算矩阵Y_e，

其中O为零矩阵，计算矩阵Y_e为N×N矩阵，将计算矩阵Y_e存入FPGA的只读存储器ROM_Y中；

5)在基于FPGA的有源配电网实时仿真器中设置仿真时刻t＝0，启动仿真；

6)仿真时间向前推动一个步长，t＝t+Δt；

7)计算得到总历史项电流源列向量i，将n行总历史项电流源列向量i扩充为N行列向量i_e并存入随机存取存储器RAM_i中，

其中i为总历史项电流源列向量，O为零矩阵，i为n×1列向量，将步骤4)所述的节点电导矩阵的逆矩阵的计算矩阵Y_e和扩充后的N行总历史项电流源列向量i_e输入到矩阵向量乘法计算模块得到扩充后的N行节点电压列向量v_e，

其中v为节点电压列向量，O为零矩阵，v为n×1列向量，根据v_e完成待仿真有源配电网所有元件支路电压、支路电流的计算；

8)判断物理时间是否达到仿真时间t，如达到仿真时间t，则进入下一步骤，否则基于FPGA的有源配电网实时仿真器待机至仿真时间t后，进入下一步骤；

9)判断仿真时间t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤6)。

2.根据权利要求1所述的基于FPGA的有源配电网实时仿真解算器通用化设计方法，其特征在于，步骤4)中所述的只读存储器ROM_Y是由N个只读存储器构成，其中第k个只读存储器为

矩阵Y_e的第k行

存入

中，其中k＝1,2,…,N。

3.根据权利要求1所述的基于FPGA的有源配电网实时仿真解算器通用化设计方法，其特征在于，步骤7)中所述的矩阵向量乘法计算模块，是由N个浮点数乘法器、N个浮点数到定点数转化模块、N个累加模块和N个定点数到浮点数转化模块构成，分别从第k个只读存储器

和随机存取存储器RAM_i中同时读出计算矩阵Y_e的第k行

和列向量i_e，

和i_e以流水线形式输入到第k个浮点数乘法器中得到流水线形式的浮点数乘积计算结果，将所述的浮点数乘积计算结果输入到第k个浮点数到定点数转化模块得到流水线形式的定点数乘积计算结果，将所述的定点数乘积计算结果输入到第k个累加模块得到定点数向量点乘结果，将定点数向量点乘结果输入到第k个定点数到浮点数转化模块得到浮点数向量点乘结果。

4.根据权利要求3所述的基于FPGA的有源配电网实时仿真解算器通用化设计方法，其特征在于，所述的累加模块将流水线形式的定点数乘积计算结果进行累加得到定点数向量点乘结果。

Images