CN103793562B - 基于fpga的有源配电网暂态实时仿真***设计方法 - Google Patents

Abstract

一种基于FPGA的有源配电网暂态实时仿真***设计方法，分为离线仿真环境和在线仿真环境，离线仿真环境负责计算每时步计算的总时钟周期数n_total以及仿真用时t_total，根据实时仿真用时t_total设置仿真步长Δt，并将根据仿真步长Δt计算出的相关参数以及读取到的基本参数信息上传至基于FPGA的在线仿真环境；在线仿真环境完成仿真的实时计算，通过有限状态机控制仿真状态，每一时步包括每个步长中各类元件的历史项电流源列向量计算、总历史项电流源列向量形成、线性方程组求解及更新步骤，各类元件的历史项电流源列向量计算以及更新步骤是完全独立的，可并发处理。本发明保证了整个***暂态仿真过程中的实时性，具有较好的可行性与适用性。

Description

基于FPGA的有源配电网暂态实时仿真***设计方法

技术领域

本发明涉及一种电力***仿真设计方法。特别是涉及一种基于FPGA的有源配电网暂态实时仿真***设计方法。

背景技术

有源配电网暂态实时仿真是一种与现实时钟同步的数字仿真方式，通过将实时仿真器与实际物理设备相连可开展各种控制与保护装置的开发与测试工作，并可模拟光照、风速变化、电压跌落、短路故障、甩负荷等多种运行场景下的有源配电网复杂暂态过程，可有效降低研发及试验成本，避免待测设备对实际***的影响。有源配电网暂态实时仿***要用于分布式发电(储能)单元控制器设计与试验、有源配电网能量管理***测试、有源配电网保护装置调试等。

在有源配电网中，为了精确刻画包括电力电子开关动作等在内的一系列快动态过程，暂态仿真的步长变得越来越小。从仿真角度看，电力电子设备的存在会造成计算矩阵时变、步长间开关动作、数值震荡等一系列问题，对于这些问题的精确求解需要耗费较长的计算时间与较多的计算资源。更重要的是，这些额外的计算时间的消耗往往是不可估计的。由于分布式电源种类多样，其控制***的数学模型十分复杂，且逻辑判断多，具有强非线性特征，从而导致控制***求解规模庞大。基于常规CPU处理器或DSP等串行硬件的传统实时仿真器，在较小的仿真步长下很难实现详细建模的暂态实时仿真。相比之下，基于现场可编程逻辑门阵列(field-programmable gate array，FPGA)的全硬件计算为实时仿真提供了一种新思路。FPGA本质上具有完全可配置的固有硬件并行结构，其逻辑资源可配置为很多并行处理单元并实现多层级高度并行计算；同时，FPGA芯片上具有大量嵌入式块RAM，可配置为大量分布式ROM或RAM，其数据和地址宽度、端口数量皆可配置，而传统实时仿真器中内存和总线大多是共享的，且端口有限，限制了数据的传输效率；FPGA允许使用流水线技术，加强了数据处理效率，并且，FPGA还拥有大量传输速度极快的内部连线，不会引入过大的通讯延迟。

因此基于FPGA的有源配电网暂态实时仿真***允许更快的计算速度和更小的计算步长，可以为有源配电网暂态实时仿真中对于步长有要求严格的部分提供速度和精度支持，体积小巧，在开发周期与成本的经济性上也更具优势；而且考虑到传统实时仿真器的模型与算法等内容基本上不对用户开放，进一步研究开发准确、高效的仿真算法不大可能。相比之下，基于FPGA的有源配电网暂态实时仿真器具有可开发性、可拓展性，能够为有源配电网控制、保护策略的研究，新设备调试等提供测试平台。

暂态实时仿真问题的基本求解方法可以分为节点分析法(nodal analysis)以及状态变量分析法(state space analysis)两类。相对于状态变量分析，节点分析法在算法实现难度、仿真计算速度等方面具有较大优势，因此在EMTP、PSCAD／EMTDC等暂态离线仿真工具以及RTDS、HYPERSIM等暂态实时仿真工具中，都以节点分析法作为基本框架。

暂态仿真节点分析法包含2个基本步骤：

1)采用某种数值积分方法(如梯形积分法)对***中动态元件的特性方程进行差分化，得到等效计算电导与历史项电流源并联形式的诺顿等效电路。以附图1所示的电感支路为例，其基本伏安关系方程如式(1)所示，应用梯形积分法后可得到式(2)和(3)形式的差分方程。

$u_k\left(t\right)-u_m\left(t\right)=L\frac{{\mathrm{di}}_{\mathrm{km}}\left(t\right)}{\mathrm{dt}}---\left(1\right)$

$i_{\mathrm{km}}\left(t\right)=\frac{\mathrm{\Δt}}{2L}[u_k\left(t\right)-u_m\left(t\right)]+I_h[t-\mathrm{\Δt}]---\left(2\right)$

$I_h(t-\mathrm{\Δt})=i_{\mathrm{km}}(t-\mathrm{\Δt})+\frac{\mathrm{\Δt}}{2L}[u_k(t-\mathrm{\Δt})-u_m(t-\mathrm{\Δt})]$

差分方程式(2)可看作是对一个值为G_eqΔt／(2L)的电导与历史项电流源并联的诺顿等效电路形式。

2)联立整个电气***的差分方程，可形成如式(4)中所示节点电导矩阵G，求解该方程可得到***中各节点电压的瞬时值，进而得到支路电压和支路电流。该求解过程的不断推进即可完成整个***的暂态过程求解。

Gv=I_h (4)

式(4)所示的节点电导方程为线性方程组，可采用各种成熟的数值软件包进行求解，而对于电气***中的各种非线性元件，如非线性阻抗、电机等可采用分段线性化、伪非线性、预测校正法、补偿法等方法进行局部处理，而***整体上仍是对式(4)形式的线性方程组的求解。在基于FPGA的有源配电网暂态实时仿真器中，需要充分发挥FPGA硬件并行优势以及流水线技术的***求解框架，才能满足基于小步长的有源配电网暂态实时仿真的需求。为此，本发明提出了一种基于FPGA的有源配电网暂态实时仿真***设计方法。该设计方法提出的***框架能够充分发挥FPGA硬件并行性以及流水线架构的技术优势，保证了整个***暂态仿真过程中的实时性，并为采用较小步长精确求解有源配电网的详细动态过程提供了可靠的基础。

发明内容

本发明所要解决的技术问题是，提供一种基于FPGA的有源配电网暂态实时仿真***设计方法。其能够充分发挥FPGA硬件并行性以及流水线架构技术优势，保证了整个***暂态仿真过程中的实时性，并为采用较小步长精确求解有源配电网的详细动态过程提供了可靠基础。

本发明所采用的技术方案是：一种基于FPGA的有源配电网暂态实时仿真***设计方法，有源配电网暂态实时仿真***分为离线仿真环境和在线仿真环境，其中离线仿真环境负责实时仿真用时t_total的计算，根据实时仿真用时t_total设置仿真步长Δt，并将根据仿真步长Δt计算出的相关参数以及读取到的基本参数信息上传至基于FPGA的在线仿真环境；在线仿真环境完成仿真的实时计算，包括每个步长中各类元件的历史项电流源列向量计算、总历史项电流源列向量形成、线性方程组求解以及更新步骤，具体包括如下步骤：

第一步：在离线环境下，采用基本元件对有源配电网进行建模，读取基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件的基本参数信息，统计得到所述各类元件的数量；

第二步：在离线环境下，分别计算基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件的历史项电流源列向量求解的时钟周期数：n_h，RLC，n_h，LINE，n_h，SOURCE，n_h，BREAKER，n_h，PE，以及更新步骤的时钟周期数：n_u，RLC，n_u，LINE，n_u，SOURCE，n_u，BREAKER，n_u，PE，其中，n_h表示历史项电流源列向量求解的时钟周期数，取大于等于0的整数，n_u表示更新步骤的时钟周期数，取大于等于0的整数，RLC表示基本无源元件，LINE表示线路元件，SOURCE表示电源元件，BREAKER表示断路器元件，PE表示电力电子开关元件；

第三步：在离线环境下，计算第一步所述的各类元件历史项电流源列向量形成总历史项电流源列向量所需的时钟周期数n_hist，计算采用并行的矩阵向量乘法实现线性方程组求解的时钟周期数n_matrix；

第四步：在离线环境下，计算每一步仿真所需的计算时钟周期总数为n_total=max(n_h，RLC，n_h，Line，n_h，SOURCE，n_h，BREAKER，n_h，PE)+n_hist+n_matrix+max(n_u，RLC，n_u，Line，n_u，SOURCE，n_u，BREAKER，n_u，PE)+n_other，其中第一步所述的各类元件的历史项电流源列向量求解以及更新步骤的计算并发进行，max函数表示取最大值，n_other表示一些零散操作的总时钟周期数；

第五步：在离线环境下，根据FPGA的驱动时钟频率f以及时钟周期总数n_total，得到第四步中每一步仿真所需的实际时间t_total，t_total=n_total/f，设定仿真计算步长Δt，Δt需满足t_total<Δt以保证仿真实时性；

第六步：在离线环境下，根据仿真步长Δt计算第一步所述的各类元件的等效电导，形成节点电导矩阵，计算所述的各类元件模型中历史项电流源以及更新运算所需的计算参数，计算节点电导矩阵的逆矩阵；

第七步：将第六步已得到的等效电导、各类元件模型中历史项电流源以及更新运算所需的计算参数、节点电导矩阵的逆矩阵、第一步所述的基本参数信息、第五步所述的仿真步长Δt上传至基于FPGA的在线仿真环境；

第八步：在在线环境下，设置仿真时刻t=0，全局控制模块中有限状态机的仿真状态为空闲状态，启动仿真；

第九步：在在线环境下，仿真状态进入状态一，仿真计时器开始计时，计算第一步所述的各类元件的历史项电流源，生成历史项电流源列向量，其中所述的各类元件的计算是并行的，各类元件的计算任务完成后将各自的结束信号置高电平；

第十步：在在线环境下，对第九步所述的各类元件的结束信号进行逻辑与操作，当该信号为高电平，即所有元件完成历史项电流源计算后，将所有元件生成的历史项电流源列向量组合，得到总的历史项电流源列向量I_h，并进行存储，生成状态一结束信号；

第十一步：在在线环境下，仿真状态进入状态二，根据断路器开关状态读取相应的节点电导矩阵的逆矩阵G^-1，采用并行的矩阵向量乘法由逆矩阵G^-1及总的历史项电流源列向量I_h计算节点电压列向量v，生成状态二结束信号；

第十二步：在在线环境下，仿真状态进入状态三，对所述的各类元件分别进行更新运算，计算每个元件的端电压以及支路电流，并进行存储，其中所述的各类元件的更新计算是并行的；

第十三步：在在线环境下，将用户指定的仿真结果传回离线环境，以便于用户查看；

第十四步：在在线环境下，判断仿真计时器是否计时至Δt时，如满足条件，则生成步长结束信号，否则仿真器等待直至计时至Δt；

第十五步：判断仿真时间是否达到仿真终了时刻，如达到仿真终了时刻，则仿真结束，否则返回第九步。

第一步所述的基本元件包括：基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件。

第一步所述的基本参数信息包括：基本无源元件的电阻、电感和电容参数，线路元件的电阻和电感矩阵，电源元件的幅值、频率和初始相位，断路器元件的开路电阻、闭合电阻、断路器动作时间，电力电子开关元件表示开路的电阻、电容以及表示闭合的电感，各类元件的节点编号，节点电导矩阵维数。

实时仿真中的仿真状态一、仿真状态二和仿真状态三的控制调度，是由有限状态机实现的。

本发明的基于FPGA的有源配电网暂态实时仿真***设计方法，能够充分发挥FPGA硬件并行性以及流水线架构的技术优势，保证了整个***暂态仿真过程中的实时性，并为采用较小步长精确求解有源配电网的详细动态过程提供了可靠的基础。本发明的仿真结果与商业仿真软件的仿真结果在稳态与暂态过程中都能够完全吻合，二者的动态响应特性保持了高度一致，体现出了良好的仿真精度，充分验证了本发明提出的适于FPGA实现的有源配电网暂态实时仿真***框架设计方法的可行性。本发明具有较好的可行性与适用性，为实现含分布式电源、储能设备的有源配电网暂态实时仿真中提供了一种很好的解决思路。

附图说明

附图1是电感支路示意图；

附图2是基于FPGA的有源配电网暂态实时仿真***求解框架；

附图3是基于有限状态机的全局控制模块示意图；

附图4是基于FPGA的基本无源元件历史量求解框图；

附图5是基于FPGA的线路元件历史量求解框图；

附图6是基于FPGA的电源类元件历史量求解框图；

附图7是基于FPGA的电力电子开关元件历史量求解框图；

附图8是基于FPGA的线性方程组求解框图；

附图9是本发明的基于FPGA的有源配电网暂态实时仿真***设计方法的流程图；

附图10是算例***接线图；

附图11是节点11流向节点12的三相电流；

附图12是节点12的三相电压。

具体实施方式

下面结合实施例和附图对本发明的基于FPGA的有源配电网暂态实时仿真***设计方法做出详细说明。

本发明的基于FPGA的有源配电网暂态实时仿真***设计方法，如附图2所示，有源配电网暂态实时仿真***分为离线仿真环境和在线仿真环境，其中离线仿真环境负责实时仿真用时t_total的计算，根据实时仿真用时t_total设置仿真步长Δt，并将根据仿真步长Δt计算出的相关参数以及读取到的基本参数信息上传至基于FPGA的在线仿真环境；在线仿真环境完成仿真的实时计算，包括每个步长中各类元件的历史项电流源列向量计算、总历史项电流源列向量形成、线性方程组求解以及更新步骤，具体如图9所示，包括如下步骤：

第一步：在离线环境下，采用基本元件对有源配电网进行建模，读取各类基本元件的基本参数信息，统计得到所述各类元件的数量，其中，所述的基本元件包括：基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件等；所述的基本参数信息包括：基本无源元件的电阻、电感和电容参数，线路元件的电阻和电感矩阵，电源元件的幅值、频率和初始相位，断路器元件的开路电阻、闭合电阻、断路器动作时间，电力电子开关元件表示开路的电阻、电容以及表示闭合的电感，各类元件的节点编号，节点电导矩阵维数。

第二步：在离线环境下，分别计算基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件等各类元件的历史项电流源列向量求解的时钟周期数：n_h，RLC，n_h，LINE，n_h，SOURCE，n_h，BREAKER，n_h，PE，以及更新步骤的时钟周期数：n_u，RLC，n_u，LINE，n_u，SOURCE，n_u，BREAKER，n_u，PE，其中，n_h表示历史项电流源列向量求解的时钟周期数，取大于等于0的整数，n_u表示更新步骤的时钟周期数，取大于等于0的整数；

有源配电网中包括电源、电机、变压器、线路与开关模型等多类基本元件。考虑到有源配电网中涉及的元件较多，这里仅针对具有典型处理方式的基本无源元件、线路元件、电源类元件和电力电子开关元件进行说明，并给出离线环境下这几类元件的历史项电流源列向量求解和更新步骤的时钟周期总数的计算方法。

(1)基本无源元件

基本无源元件包括电阻R、电感L和电容C以及由它们组成的RL、RC复合元件等。对于此类元件，其历史量求解和更新步骤的一般形式如式(5)和式(6)所示。式中，根据R、L、C组合形式不同，A₁、A₂、G_eq的具体表达式也有所不同，如表1所示。

I_h(t-Δt)=A₁v(t-Δt)+A₂i(t-Δt) (5)

i(t)=G_eqv(t)+I_h(t-Δt) (6)

表1基本无源元件计算参数表达式

对于基本无源元件的仿真，可充分利用FPGA的高度并行性并实现深度流水线结构。以历史项求解为例，如附图4所示。根据历史项求解计算公式，A₁、A₂及上一时步的支路电压v(t-Δt)和支路电流i(t-Δt)可同时从4个RAM中读出，并通过2个浮点数乘法器同时进行乘法运算，最后通过浮点数加法器求出历史项I_h(t-Δt)，存入RAM_hist中，用于下一时步计算。在该模块中，由RAM读取数据需要2个时钟周期，浮点数乘法和加法运算使用了集成编译环境自带的IP核，其计算时钟数n_multiply和n_add分别为5和7个时钟周期。因此，模块初始延时为14个时钟周期。在流水线架构下，第一个基本无源元件的计算结果将在14个时钟周期后得到，当N_RLC个无源元件依次通过历史项求解模块进行处理时，其总时钟周期数n_h，RLC=14+(N_RLC-1)个时钟周期。同理，其更新步骤包含两个浮点数加法和一个浮点数乘法，其总时钟周期数n_u，RLC=21+(N_RLC-1)个时钟周期。

(2)线路元件

线路元件的历史项计算公式以及更新计算公示如式(7)和式(8)所示：

$\left[\begin{array}{c}{I}_{h1}(t-\mathrm{\&Delta;t})\\ I_{h2}(t-\mathrm{\&Delta;t})\\ I_{h3}(t-\mathrm{\&Delta;t})\end{array}\right]=\left[\begin{array}{ccc}{A}_{11}& A_{12}& A_{13}\\ A_{21}& A_{22}& A_{23}\\ A_{31}& A_{32}& A_{33}\end{array}\right]\left[\begin{array}{c}{v}_1(t-\mathrm{\&Delta;t})\\ v_2(t-\mathrm{\&Delta;t})\\ v_3(t-\mathrm{\&Delta;t})\end{array}\right]+\left[\begin{array}{ccc}{B}_{11}& B_{12}& B_{13}\\ B_{21}& B_{22}& B_{23}\\ B_{31}& B_{32}& B_{33}\end{array}\right]\left[\begin{array}{c}{i}_1(t-\mathrm{\&Delta;t})\\ i_2(t-\mathrm{\&Delta;t})\\ i_3(t-\mathrm{\&Delta;t})\end{array}\right]---\left(7\right)$

$\left[\begin{array}{c}{i}_1\left(t\right)\\ i_2\left(t\right)\\ i_3\left(t\right)\end{array}\right]=\left[\begin{array}{ccc}{A}_{11}& A_{12}& A_{13}\\ A_{21}& A_{22}& A_{23}\\ A_{31}& A_{32}& A_{33}\end{array}\right]\left[\begin{array}{c}{v}_1\left(t\right)\\ v_2\left(t\right)\\ v_3\left(t\right)\end{array}\right]+\left[\begin{array}{c}{I}_{h1}(t-\mathrm{\&Delta;t})\\ I_{h2}(t-\mathrm{\&Delta;t})\\ I_{h3}(t-\mathrm{\&Delta;t})\end{array}\right]$

以历史项求解为例，如附图5所示。[A]和[B]均为3x3矩阵，可分别使用RAM_A1、RAM_A2、RAM_A3、RAM_B1、RAM_B2、RAM_B3存储每一个线路元件[A]和[B]矩阵的一行。仿真开始时，[A]和[B]以及上一时步的支路电压向量和支路电流向量同时从RAM中读出，并依照附图5所示流程进行并行矩阵向量点乘运算以及并行向量加法运算。当每一个线路元件的历史项电流源I_h1(t-Δt)、I_h2(t-Δt)、I_h3(t-Δt)计算得到后，将其重新转化为浮点数，并通过延时、整合、提取操作后存入存储器RAM_hist。附图5中的Delay_nclk模块表示进行n个时钟周期的延时，多为数据对齐而设置，Fix2Float和Float2Fix模块用于定点数和浮点数的相互转换。当N_LINE个线路元件依次通过历史项求解模块进行处理时，求解过程的时钟周期数n_h，LINE=22+(3*N_LINE-1)。另外，其更新过程的时钟周期数n_u，LINE=33+(3*N_LINE-1)。

(3)电源类元件

电源模块可以处理包括单相电压源、单相电流源、三相电压源、三相电流源以及受控电压源和受控电流源等多种电源。以交流源为例，其输出量一般都如式(9)所示：

f(t)=Asin(ωt+θ) (9)

其中，A表示幅值，ω表示角频率，θ表示初始相位。采用查表法实现这一函数的求解，其原理如附图6所示。

首先使用小于仿真步长Δt的采样步长T_s提前计算出一个周期内所有的单位正弦值sin(ωt+θ)，并存入RAM_sin，同时每一个交流源的初始相位θ推算出对应于RAM_sin的初始地址并依次存入RAM_θ中，同时RAM_θ中存储的每一个相位都随仿真推进而递增，其增量Inc为仿真步长与采样步长的比值Δt／T_s。这样就无需通过复杂的算法计算非线性正弦函数，只需通过RAM_θ的地址数据从RAM_sin中读取单位正弦值并与幅值A进行浮点数乘法即可，每个交流源的幅值A同样提前存入存储器RAM_A中。当N_SOURCE个电源元件依次通过历史项求解模块进行处理时，求解过程的时钟周期数n_h，SOURCE=9+(N_SOURCE-1)。另外，其更新步骤用于求解的时钟周期数n_u，SOURCE=7+(N_SOURCE-1)。

(4)电力电子开关元件

本发明使用如下方法进行开关建模，具体方法为：开关闭合时使用小电感模拟，开关断开时使用小电容与电阻串联形式模拟，式(10)列写了使用梯形法差分得到的开关断开和闭合时的特性方程。

$i\left(t\right)=\frac{\mathrm{\&Delta;t}}{2L_s}u\left(t\right)+\frac{\mathrm{\&Delta;t}}{2L_s}u(t-\mathrm{\&Delta;t})+i(t-\mathrm{\&Delta;t})$

$i\left(t\right)\frac{1}{\frac{\mathrm{\&Delta;t}}{2C_s}+R_s}u\left(t\right)-\frac{1}{\frac{\mathrm{\&Delta;t}}{2C_s}+R_s}u(t-\mathrm{\&Delta;t})-\frac{\frac{\mathrm{\&Delta;t}}{2C_s}-R_s}{\frac{\mathrm{\&Delta;t}}{2C_s}+R_s}i(t-\mathrm{\&Delta;t})---\left(10\right)$

式(10)中L_s表示开关闭合时的电感，C_s表示开关断开时的电容，R_s表示开关断开时的电阻，i(t)和i(t-Δt)表示本时步以及上一时步的开关电流，u(t)和u(t-Δt)表示本时步以及上一时步的开关两侧电压，Δt表示仿真步长。若式(10)中开关断开和闭合时的导纳满足式(11)则保证了开关状态切换时导纳矩阵不变，仅依靠历史量变化即可切换开关状态。

$\frac{\mathrm{\&Delta;t}}{2L_s}=\frac{1}{\frac{\mathrm{\&Delta;t}}{2C_s}+R_s}---\left(11\right)$

使用该方法时，不论开关如何变化，导纳矩阵始终保持不变，因此只需存储一个逆矩阵即可，极大地缓解了逆矩阵的存储压力。

对于开关元件的仿真实现可充分利用FPGA的高度并行性，并实现深度流水线结构。以其历史量求解为例进行说明，其求解公式如式(12)所示，由式(10)中的两个表达式综合而成，具体FPGA实现框图如附图7所示。

i(t)=Gu(t)+I_h(t-Δt) (12)

I_h(t-Δt)=A₁u(t-Δt)+A2_i(t-Δt)

式(12)中，A₁和A₂的取值由开关状态决定，RAM_v、RAM_i及RAM_hist用于存储开关电压、开关电流以及历史量，RAM_{A1_open}、RAM_{A1_closed}、RAM_{A2_open}和RAM_{A2_closed}分别用于存储每一个开关断开或闭合时A₁和A₂的取值A_{1_open}、A_{1_closed}、A_{2_open}和A_{2_closed}，RAM_state用于存储每个IGBT的开关状态state。如附图8所示，每一时步计算开始时，A_{1_open}、A_{1_closed}、A_{2_open}、A_{2_closed}以及state同时从存储器中读出，其中A_{1_open}、A_{1_closed}、A_{2_open}和A_{2_closed}分别通过两个数据分配器，并由通过开关状态state判断该时步A₁和A₂的取值。上一时步的开关端电压v(t-Δt)和开关电流i(t-Δt)延迟一个时钟读出，与数据分配器的输出结果A₁、A₂保持数据对齐，并同时通过2个浮点数乘法器进行乘法运算，最后通过浮点数加法器求出历史量I_h(t-Δt)，存入RAM_hist中，用于下一时步计算。当N_PE个电力电子开关元件依次通过历史项求解模块进行处理时，求解过程的时钟周期数n_h，PE=15+(N_PE-1)。另外，其更新过程的时钟周期数n_u，PE=21+(N_PE-1)。

第三步：在离线环境下，计算第一步所述的各类元件历史项电流源列向量形成总历史项电流源列向量所需的时钟周期数n_hist，计算采用并行的矩阵向量乘法实现线性方程组求解的时钟周期数n_matrix；

附图2中包含总历史项电流源列向量生成模块以及基于并行矩阵向量乘法的线性方程组求解模块，其所需的时钟周期数如下面所述。

在总历史项电流源列向量生成模块中，需要根据各类元件计算出的历史项电流源列向量，叠加求出总历史项电流源。在该过程中叠加运算是在定点数数制下完成的，需要考虑浮点数与定点数的相互转换所消耗的时钟周期n_convert，叠加运算的时钟周期数等于矩阵维数N_matrix，其中浮点数与定点数的相互转换使用了集成编译环境自带的IP核，其计算时钟数n_convert为6，因此该步骤的时钟周期数n_hist=2*n_convert+N_matrix。

线性方程组求解往往是暂态仿真中最为耗时的部分，为了达到较快的计算速度，保证仿真实时性，可以预存电导矩阵逆矩阵，其计算公式如式(10)所示。对于维数为N_matrix的矩阵，使用N_matrix个RAM进行存储，每个RAM存储矩阵的一行数据。此时，可将线性方程组求解转化为N_matrix个可并行的向量点乘运算，如式(11)所示。该模块在累加处理上与线路元件相同，这里不再赘述，其计算需要先后考虑浮点数乘法、浮点数与定点数的相互转换以及定点数累加，因此其时钟周期数n_matrix=n_multiply+2n_convert。模块实现方式如附图8所示，通过该模块可计算得到每个节点的瞬时电压值。

v=YI_h，Y=G^-1 (10)

$\left[\begin{array}{c}{v}_1\\ v_2\\ ...\\ v_N\end{array}\right]=\begin{array}{c}\left[\begin{array}{cccc}{Y}_{\mathrm{1,1}}& Y_{\mathrm{1,2}}& ....& Y_{1,N}\\ Y_{\mathrm{2,1}}& Y_{\mathrm{2,2}}& ....& Y_{2,N}\\ ....& ....& ....& ....\\ Y_{N,1}& Y_{N,2}& ....& Y_{N,N}\end{array}\right]\left[\begin{array}{c}{I}_{h,1}\\ I_{h,2}\\ ....\\ I_{h,N}\end{array}\right]---\left(11\right)\end{array}$

考虑到断路器使用双电阻模型进行模拟，即断路器断开时，使用阻值较大的电阻表示，断路器闭合时，使用阻值很小的电阻表示，断路器状态变化造成了***电导矩阵的变化。因此在实时仿真中，所有可能的矩阵结构都需要提前计算并存储至RAM中，需要存储的计算矩阵个数为2^Nbreaker，其中N_breaker为断路器个数，通过每个断路器的当前状态形成状态序列，从而读取相应的电导矩阵逆矩阵。

第四步：在离线环境下，如附图2所示，第一步所述的各类元件的历史项电流源列向量求解以及更新步骤的计算并发进行，它们的求解时钟周期数由耗时最长者确定，因此计算每一步仿真所需的计算时钟周期总数为n_total=max(n_h，RLC，n_h，Line，n_h，SOURCE，n_h，BREAKER，n_h，PE，......)+n_hist+n_matrix+max(n_u，RLC，n_u，Line，n_u，SOURCE，n_u，BREAKER，n_u，PE，......)+n_other，max函数表示取最大值，n_other表示一些零散操作的总时钟周期数，如生成功能模块结束信号的操作等；

第五步：在离线环境下，根据FPGA的驱动时钟频率f以及时钟周期总数n_total，得到第四步中每一步仿真所需的实际时间t_total，t_total=n_total/f，设定仿真计算步长Δt，Δt需满足t_total<Δt以保证仿真实时性；

第六步：在离线环境下，根据仿真步长Δt计算第一步所述的各类元件的等效电导，形成节点电导矩阵，计算所述的各类元件模型中历史项电流源以及更新运算所需的计算参数，计算节点电导矩阵的逆矩阵；

第七步：将第六步已得到的等效电导、各类元件模型中历史项电流源以及更新运算所需的计算参数、节点电导矩阵的逆矩阵、第一步所述的基本参数信息、第五步所述的仿真步长Δt等上传至基于FPGA的在线仿真环境；

如上所述的第一步～第七步，是在离线环境下完成的，而在线环境中的仿真状态控制是通过有限状态机实现的，如附图3所示，设置了四种运行状态并为每种状态分配一个3位二进制数表示，分别为空闲状态(IDLE：000)；仿真状态一(STEP_I：001)；仿真状态二(STEP_II：010)；仿真状态三(STEP_III：100)。

该有限状态机的运行流程为：仿真器初始处于空闲状态IDLE，当仿真开始信号Start拉高后，***进入仿真状态一STEP_I；当总历史项电流源列向量生成后，仿真状态一结束信号end_STEP_I置1，促使仿真进入仿真状态二STEP_II；当线性方程组求解完成后，***拉高仿真状态二结束信号end_STEP_II，促使仿真进入仿真状态三STEP_III；当仿真计时器计时至Δt，拉高步长结束信号end_Δt，该时步计算结束，促使仿真重新回到仿真状态一STEP_I并开始下一时步的仿真。由此，实时仿真在仿真状态一STEP_I、状态二STEP_II、状态三STEP_III三个状态间循环推进，直至仿真结束。当复位信号Reset拉高时，***可重新回到空闲状态。具体流程如下所述。

第八步：在在线环境下，设置仿真时刻t=0，全局控制模块中有限状态机的仿真状态为空闲状态(IDLE)，启动仿真；

第九步：在在线环境下，仿真状态进入状态一(STEP_I)，仿真计时器开始计时，计算第一步所述的各类元件的历史项电流源，生成历史项电流源列向量，其中所述的各类元件的计算是并行的，各类元件的计算任务完成后将各自的结束信号置高电平；

第十步：在在线环境下，对第九步所述的各类元件的结束信号进行逻辑与操作，当该信号为高电平，即所有元件完成历史项电流源计算后，将所有元件生成的历史项电流源列向量组合，得到总的历史项电流源列向量I_h，并进行存储，生成状态一结束信号(end_STEP_I)；

第十一步：在在线环境下，仿真状态进入状态二(STEP_II)，根据断路器开关状态读取相应的节点电导矩阵的逆矩阵G^-1，采用并行的矩阵向量乘法由逆矩阵G^-1及总的历史项电流源列向量I_h计算节点电压列向量v，生成状态二结束信号(end_STEP_II)；

第十二步：在在线环境下，仿真状态进入状态三(STEP_III)，对所述的各类元件分别进行更新运算，计算每个元件的端电压以及支路电流，并进行存储，其中所述的各类元件的更新计算是并行的；

第十三步：在在线环境下，将用户指定的仿真结果传回离线环境，以便于用户查看；

第十四步：在在线环境下，判断仿真计时器是否计时至Δt时，如满足条件，则生成步长结束信号(end_Δt)，否则仿真器等待直至计时至Δt；

第十五步：判断仿真时间是否达到仿真终了时刻，如达到仿真终了时刻，则仿真结束，否则返回第九步。

该设计方法提出的***框架能够充分发挥FPGA硬件并行性以及流水线架构的技术优势，保证了整个***暂态仿真过程中的实时性，并为采用较小步长精确求解有源配电网的详细动态过程提供了可靠的基础。

本发明中所述的实时仿真中的仿真状态一(STEP_I)、仿真状态二(STEP_II)和仿真状态三(STEP_III)的控制调度，是由有限状态机实现的。

本发明提出的基于FPGA的有源配电网暂态实时仿真***设计方法，属于电力***仿真领域，特别适用于含分布式电源、储能装置的有源配电网实时暂态仿真。本发明提出了基于FPGA的有源配电网暂态实时仿真***RTDG(Real-Time Transient Simulator forDistributed Generation and Microgrid)。这里以欧盟低压有源配电网算例***为例进行说明，如附图10所示，***中含有多种线路与负荷类型。实施步骤详细说明如下：

第一步：在离线环境下，采用基本元件对有源配电网进行建模，读取基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件等各类基本元件的基本参数信息，统计得到各类元件的数量，在该算例中，电源元件3个、基本无源元件42个、线路元件15个，断路器元件1个，电力电子开关元件0个；

第二步：在离线环境下，计算基本无源元件、线路元件、电源元件、断路器元件、电力电子开关等元件的历史项电流源列向量求解的时钟周期总数(n_h，RLC，n_h，LINE，n_h，SOURCE，n_h，BREAKER，n_h，PE，......)以及更新步骤的时钟周期总数(n_u，RLC，n_u，LINE，n_u，SOURCE，n_u，BREAKER，n_u，PE，......)。在该算例中n_h，RLC=55，n_h，LINE=66，n_h，SOURCE=11，n_h，BREAKER=0，n_h，PE=0，n_u，RLC=62，n_u，LINE=77，n_u，SOURCE=13，n_u，BREAKER=22，n_u，PE=0；

第三步：在离线环境下，计算各类元件历史项电流源列向量形成总历史项电流源列向量所需的处理时钟周期数n_hist，计算采用并行矩阵向量乘法实现线性方程组求解的时钟周期数n_matrix；在该算例中N_matrix=67，n_hist=79，n_matrix=17；

第四步：在离线环境下，计算每一步仿真所需的总计算时钟周期数为n_total=max(n_h，RLC，n_h，Line，n_h，SOURCE，n_h，BREAKER，n_h，PE，......)+n_hist+n_matrix+max(n_u，RLC，n_u，Line，n_u，SOURCE，n_u，BREAKER，n_u，PE，......)+n_other，其中各类元件的历史项电流源列向量求解以及更新步骤的计算并发进行，max函数表示取最大值，n_other=25，在该算例中，依照公式计算出的n_total为264；

第五步：在离线环境下，根据FPGA的驱动时钟频率f以及n_total，得到每一步计算所需的实际时间t_total，t_total=n_total/f，设定仿真计算步长Δt，Δt需满足t_total<Δt以保证仿真实时性。在该算例中，时钟频率f为135MHz，因此t_total为1.956μs，Δt设定为2μs；

第六步：在离线环境下，根据仿真步长Δt计算第一步所述的各类元件的等效电导，形成节点电导矩阵，计算所述的各类元件模型中历史项电流源以及更新运算所需的计算参数，计算节点电导矩阵的逆矩阵；

第七步：将第六步已得到的等效电导、各类元件模型中历史项电流源以及更新运算所需的计算参数、节点电导矩阵的逆矩阵、第一步所述的基本参数信息、第五步所述的仿真步长Δt上传至基于FPGA的在线仿真环境；

第八步：在在线环境下，设置仿真时刻t=0，全局控制模块中有限状态机的仿真状态为空闲状态(IDLE)，启动仿真；

第九步：在在线环境下，仿真状态进入状态一(STEP_I)，仿真计时器开始计时，计算第一步所述的各类元件的历史项电流源，生成历史项电流源列向量，其中所述的各类元件的计算是并行的，各类元件的计算任务完成后将各自的结束信号置高电平；

第十步：在在线环境下，对第九步所述的各类元件的结束信号进行逻辑与操作，当该信号为高电平，即所有元件完成历史项电流源计算后，将所有元件生成的历史项电流源列向量组合，得到总的历史项电流源列向量I_h，并进行存储，生成状态一结束信号(end_STEP_I)；

第十一步：在在线环境下，仿真状态进入状态二(STEP_II)，根据断路器开关状态读取相应的节点电导矩阵的逆矩阵G^-1，采用并行的矩阵向量乘法由逆矩阵G^-1及总的历史项电流源列向量I_h计算节点电压列向量v，生成状态二结束信号(end_STEP_II)；

第十二步：在在线环境下，仿真状态进入状态三(STEP_III)，对所述的各类元件分别进行更新运算，计算每个元件的端电压以及支路电流，并进行存储，其中所述的各类元件的更新计算是并行的；

第十三步：在在线环境下，将用户指定的仿真结果传回离线环境，以便于用户查看；

第十四步：在在线环境下，判断仿真计时器是否计时至Δt时，如满足条件，则生成步长结束信号(end_Δt)，否则仿真器等待直至计时至Δt；

第十五步：判断仿真时间是否达到仿真终了时刻，如达到仿真终了时刻，则仿真结束，否则返回第九步。

该算例的执行环境为Altera公司的IV GX FPGA530官方开发板。开发板配有Stratix IV系列FPGA EP4SGX530KH40C2N，该芯片包含531200个逻辑单元，212480个自适应逻辑模块，1280个M9K存储器，64个M144K存储器，1024个18x18专用乘法器，8个PLL以及744个I／O。除了EP4SGX530KH40C2N芯片，开发板还提供了多个频率的时钟电路，3个用户可配置按钮，大量外部存储器，PCI Express插槽，10／100／1000Ethernet接口等***电路。

在仿真速度方面，通过本发明提出的基于FPGA的有源配电网暂态实时仿真***设计方法，能够充分发挥FPGA硬件并行性以及流水线架构，保证整个***暂态仿真的实时性；附图11～12比较了采用本发明方法的基于FPGA的有源配电网暂态实时仿真***与商业仿真软件Matlab／SimPowerSystems的仿真结果。从附图中可以看出，Matlab／SimPowerSystems的仿真结果与FPGA的仿真结果在稳态与暂态过程中都能够完全吻合，二者的动态响应特性保持了高度一致，体现出了良好的仿真精度，充分验证了本发明提出的适于FPGA实现的有源配电网暂态实时仿真***框架设计方法的可行性。

以上算例测试结果证明，本发明提出的一种基于FPGA的有源配电网暂态实时仿真***设计方法具有较好的可行性与适用性，为实现含分布式电源、储能设备的有源配电网暂态实时仿真中提供了一种很好的解决思路。

Claims (3)

1.一种基于FPGA的有源配电网暂态实时仿真***设计方法，其特征在于，有源配电网暂态实时仿真***分为离线仿真环境和在线仿真环境，其中离线仿真环境负责实时仿真用时t _total的计算，根据实时仿真用时t _total设置仿真步长Δt，并将根据仿真步长Δt计算出的相关参数以及读取到的基本参数信息上传至基于FPGA的在线仿真环境；在线仿真环境完成仿真的实时计算，包括每个步长中各类元件的历史项电流源列向量计算、总历史项电流源列向量形成、线性方程组求解以及更新步骤，具体包括如下步骤：

第一步：在离线环境下，采用基本元件对有源配电网进行建模，读取基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件的基本参数信息，统计得到所述各类元件的数量；

第二步：在离线环境下，分别计算基本无源元件、线路元件、电源元件、断路器元件、电力电子开关元件的历史项电流源列向量求解的时钟周期数：n _h,RLC, n _h,LINE, n _h,SOURCE,n _h,BREAKER, n _h,PE，以及更新步骤的时钟周期数：n _u,RLC, n _u,LINE, n _u,SOURCE, n _u,BREAKER, n _u,PE，其中，n _h表示历史项电流源列向量求解的时钟周期数，取大于等于0的整数，n _u表示更新步骤的时钟周期数，取大于等于0的整数，RLC表示基本无源元件，LINE表示线路元件，SOURCE表示电源元件，BREAKER表示断路器元件，PE表示电力电子开关元件；

第三步：在离线环境下，计算第一步所述的各类元件历史项电流源列向量形成总历史项电流源列向量所需的时钟周期数n _hist，计算采用并行的矩阵向量乘法实现线性方程组求解的时钟周期数n _matrix；

第四步：在离线环境下，计算每一步仿真所需的计算时钟周期总数为n _total=max(n _h,RLC,n _h,Line, n _h,SOURCE, n _h,BREAKER, n _h,PE)+ n _hist+ n _matrix+ max(n _u,RLC, n _u,Line, n _u,SOURCE, n _u,BREAKER,n _u,PE)+n _other，其中第一步所述的各类元件的历史项电流源列向量求解以及更新步骤的计算并发进行，max函数表示取最大值，n _other表示一些零散操作的总时钟周期数；

第五步：在离线环境下，根据FPGA的驱动时钟频率f以及时钟周期总数n _total，得到第四步中每一步实时仿真用时t _total，t _total=n _total/f，设定仿真计算步长Δt，Δt需满足t _total<Δt以保证仿真实时性；

第六步：在离线环境下，根据仿真步长Δt计算第一步所述的各类元件的等效电导，形成节点电导矩阵，计算所述的各类元件模型中历史项电流源以及更新运算所需的计算参数，计算节点电导矩阵的逆矩阵；

第七步：将第六步已得到的等效电导、各类元件模型中历史项电流源以及更新运算所需的计算参数、节点电导矩阵的逆矩阵、第一步所述的基本参数信息、第五步所述的仿真步长Δt上传至基于FPGA的在线仿真环境；

第八步：在在线环境下，设置仿真时刻t=0，全局控制模块中有限状态机的仿真状态为空闲状态（IDLE），启动仿真；

第九步：在在线环境下，仿真状态进入状态一（STEP_I），仿真计时器开始计时，计算第一步所述的各类元件的历史项电流源，生成历史项电流源列向量，其中所述的各类元件的计算是并行的，各类元件的计算任务完成后将各自的结束信号置高电平；

第十步：在在线环境下，对第九步所述的各类元件的结束信号进行逻辑与操作，当该信号为高电平，即所有元件完成历史项电流源计算后，将所有元件生成的历史项电流源列向量组合，得到总的历史项电流源列向量I _h，并进行存储，生成状态一结束信号（end_STEP_I）；

第十一步：在在线环境下，仿真状态进入状态二（STEP_II），根据断路器开关状态读取相应的节点电导矩阵的逆矩阵G ^-1，采用并行的矩阵向量乘法由逆矩阵G ^-1及总的历史项电流源列向量I _h计算节点电压列向量v，生成状态二结束信号（end_STEP_II）；

第十二步：在在线环境下，仿真状态进入状态三（STEP_III），对所述的各类元件分别进行更新运算，计算每个元件的端电压以及支路电流，并进行存储，其中所述的各类元件的更新计算是并行的；

第十三步：在在线环境下，将用户指定的仿真结果传回离线环境，以便于用户查看；

第十四步：在在线环境下，判断仿真计时器是否计时至Δt时，如满足条件，则生成步长结束信号（end_Δt），否则仿真器等待直至计时至Δt；

第十五步：判断仿真时间是否达到仿真终了时刻，如达到仿真终了时刻，则仿真结束，否则返回第九步。

2.根据权利要求1所述的基于FPGA的有源配电网暂态实时仿真***设计方法，其特征在于，第一步所述的基本参数信息包括：基本无源元件的电阻、电感和电容参数，线路元件的电阻和电感矩阵，电源元件的幅值、频率和初始相位，断路器元件的开路电阻、闭合电阻、断路器动作时间，电力电子开关元件表示开路的电阻、电容以及表示闭合的电感，各类元件的节点编号，节点电导矩阵维数。

3.如权利要求1所述的一种基于FPGA的有源配电网暂态实时仿真***设计方法，其特征在于，实时仿真中的仿真状态一（STEP_I）、仿真状态二（STEP_II）和仿真状态三（STEP_III）的控制调度，是由有限状态机实现的。